close

Вход

Забыли?

вход по аккаунту

?

Бажок

код для вставкиСкачать
Министерство образования и науки РФ
НГТУ
Кафедра BT
Курсовой проект
по дисциплине «Организация ЭВМ»
Факультет: АВТ
Группа: АМ-211
Студент: Бажок И.С.
Преподаватель: Гребенников В.Ф.
Новосибирск 2005
Содержание:
1. Задание на курсовой проект. ......................................................................................................3
2. Разработка и описание структурной схемы. .............................................................................3
2.1 Структурная схема ЭВМ: ..........................................................................................................3
2.2 Описание центрального процессора. .......................................................................................4
2.3 Описание системы прерываний. ...............................................................................................6
2.4 Кэш команд и данных. ...............................................................................................................6
2.5 Основная память. .......................................................................................................................7
2.6 Блок синхронизации и таймер. .................................................................................................7
2.7 Клавиатура и монитор. ..............................................................................................................8
3. Контроллер ПДП. .........................................................................................................................9
4.Выводы: .......................................................................................................................................11
2
1. Задание на курсовой проект.
Целью курсового проектирования является углубление и закрепление теоретических знаний
студентов, приобретение навыков разработки узлов ЭВМ на структурном, функциональном и
алгоритмическом уровнях. Курсовой проект посвящен разработке структурной схемы
гипотетической ЭВМ, функциональной схемы и алгоритма (ов) работы конкретного блока,
входящего в состав этой ЭВМ. Разработать структурную схему гипотетической ЭВМ,
функциональную схему и алгоритм работы конкретного блока, входящего в состав этой ЭВМ.
Исходные данные к проекту
Общие исходные данные
В состав ЭВМ входят следующие блоки:
- операционный блок (ОБ);
- микро-программное устройство управления (МУУ);
- оперативная память (ОП);
- блок синхронизации (БС);
- система прерывания программ (СПП);
- система ввода-вывода (СВВ);
- монитор и клавиатура.
Индивидуальные данные:
1. Структура — 2-х шинная
2. Система прерываний — цепочечная, микро.
3. КЭШ — объединенный команд и данных.
4. Организация ОП — обычная.
5. Ввод - вывод — контроллер ПДП.
6. Система контроля — по паритету.
2. Разработка и описание структурной схемы.
2.1
Структурная схема ЭВМ:
Структура ЭВМ – шинная (магистральная) (рис.1). Состав шин: мультиплексированная шина
адреса и данных (D/A) и шина управления (CB). Двухшинная организация предполагает
передачу адреса и данных по одним и тем же физическим проводникам в разные моменты
времени за счёт мультиплексирования. Разрядность шины адреса/данных – 32 бита. Очевидный
плюс двухшинной структуры – уменьшение количества проводников, как следствие –
упрощение разводки материнской платы, уменьшение тепловыделения. Не менее очевидный
минус – необходимость мультиплексирования шины между адресом и данными, как следствие –
затраты времени на последовательную передачу адреса и данных.
Шина управления предназначена для управления работой ЭВМ. При включении питания
процессор запускает подпрограмму инициализации. При этом сигнал сброса должен не только
быть подан на соответствующий вход секвенсора микрокоманд, но и должен перевести
выходные каскады всех узлов, работающих на магистраль в третье состояние, что бы избежать
конфликта на магистрали. Далее секвенсор МУУ выбирает микрокоманду, и ЭВМ уже работает
в обычном режиме.
3
Системная
шина
запросы
Контроллер
прерываний
ЦП
Блок
синхронизации
CLK
ОЗУ
КЭШ
команд и
данных
ПЗУ
Контроллер ОП
D/A
CB
Контроллеры монитора
и клавиатуры.
Монитор
Таймер
Контроллер ПДП
Клавиатура
ПУ1
…
ПУn
Рис.1
2.2
Описание центрального процессора.
В состав центрального процессора входит операционный блок, включающий в себя
процессорную секцию и микропрограммное устройство управления. МУУ осуществляет
управление работой ЭВМ (рис.2). Микропроцессорная секция вырабатывает на своих выходах
флаги переполнения, нуля, переноса и знака. Регистр выходных данных/адреса служит для
запоминания данных/адреса, предназначенных для ОП, либо для устройств ввода-вывода.
Адрес внутреннего регистрового файла МПС может задаваться как из команды, так и из
микрокоманды. Для выбора источника этого адреса служит мультиплексор. Управление всеми
мультиплексорами и регистрами операционного блока осуществляется микропрограммно.
В состав МУУ входят:
 Регистр команд;
 Преобразователь начального адреса (ПНА);
 Секвенсор микрокоманд;
 Микропрограммная память (МПП);
 Регистр микрокоманд.
Код операции из регистра команд поступает на вход преобразователя начального адреса,
который представляет собой комбинационную схему, структура которой зависит от системы
команд и микропрограмм, соответствующих этим командам и их распределению в памяти
микропрограмм. Другой способ организации ПНА – использовать ПЗУ, хранящее адреса
4
стартовой микрокоманды каждой команды. С ПНА выдается адрес подпрограммы. Секвенсор
выбирает источник адреса и выдает его на адресные входы микропрограммной памяти.
Из памяти выбирается микрокоманда и попадает в регистр микрокоманд. Микрокоманда
хранится в регистре микрокоманд в течении времени ее выполнения ( т.е. 1 такт). В момент,
когда микрокоманда начинает выполняться, секвенсор формирует адрес следующей
микрокоманды.
Конвейер позволяет повысить производительность ЭВМ. Однако, при условных или
безусловных переходах эффективность конвейера равна нулю, т.к. адрес следующей
микрокоманды поступает из текущей микрокоманды, т.е. операционный блок простаивает один
такт. Но так как отсутствие операций перехода значительно сокращает возможности ЭВМ, то в
разрабатываемой структуре реализована возможность таких переходов.
Для устранения конфликтов между выходами ПНА и RG MK (а точней той частью, которая
отвечает за адрес перехода) задействованы выходы секвенсора, которые управляют
разрешением выборки адреса или из ПНА или из регистра микрокоманд.
Рис.2
5
2.3 Описание системы прерываний.
Система прерываний цепочечная на уровне микрокоманд.
D/A
контроллер
INR
Запросы
INT
INTА
INT
INT
ПУ1
ПУ2
ПУN
Рис. 3. Структурная схема системы прерываний
При цепочечном методе для передачи запроса прерывания модули ввода/вывода совместно
используют одну общую линию. Линия подтверждения последовательно проходит через все
устройства. Когда ЦП обнаруживает запрос прерывания, он посылает сигнал по линии
подтверждения прерывания. Этот сигнал движется через цепочку модулей, пока не достигнет
того, который выставил запрос. Запросивший модуль реагирует путем выдачи на шину данных
(в нашем случае на шину адресов/данных) своего вектора прерывания. Вектор содержит либо
адрес устройства, либо какой-нибудь другой уникальный идентификатор, который ЦП
интерпретирует как указатель на соответствующую программу обработки прерывания. Такой
подход устраняет необходимость в предварительных действиях с целью определения источника
запроса прерывания и реализуется он с помощью хранящейся в ОП таблицы векторов
прерываний, где содержатся адреса программ обработки прерываний. Под таблицу отводится
вполне определенная область памяти (начальный адрес задается неявно). Данная
структура
характерна более низкими затратами как аппаратных, так и программных средств на
реализацию, но недостаток состоит в том, что приоритет устройства фиксирован и определяется
порядком подключения, а также сигнал Interrupt Acknowledge (INTA) распространяется с
некоторой временной задержкой. При обработке прерываний на макроуровне, запрос
прерывания, если он поступил в течение макроцикла, а уж тем более микроцикла (от
асинхронных устройств), обрабатывается по окончанию текущей микропрограммы. Плюс в том,
что не требуется дополнительных аппаратных затрат на проверку запроса прерывания в течение
микроцикла, а минус – это то, что не всегда удается обеспечить оперативность ответа
устройству, запросившему прерывание.
2.4 Кэш команд и данных.
Кэш команд и данных предназначен для хранения наиболее часто используемых команд и
данных. Использование КЭШа увеличивает эффективность работы процессора. Т.к. для данных
и адреса используется одна шина, то при передаче последнего записи в КЭШ не происходит, и
адрес попадает напрямую на D/A шину. Используется алгоритм сквозной записи, т.е. запись
осуществляется одновременно в кэш и в ОП. Алгоритм замещения информации в кэше приоритетный FIFO. Принцип действия заключается в том, что у каждого блока есть бит
активности, который устанавливается в 1, если к данному блоку происходило обращение.
Замещению подлежит блок у которого бит активности установлен в 0. При выявлении
многозначного ответа схема управления формирует сигнал ошибки.
6
2.5 Основная память.
Для организации работы ОЗУ необходимо использование контроллера памяти в котором
реализованы следующие основные функции:
 Прием управляющих сигналов с шины управления и выполнение соответствующих
действий.
 Дешифрацию поступающего адреса и определение физического местоположения указанной
ячейки памяти.
 Выработка мультиплексированного адреса для подачи на блок ЗУ.
 Формирование временных диаграмм работы ОЗУ для всех возможных режимов (чтение,
запись, регенерация).
 Формирование управляющих сигналов для ПЗУ.
Ниже на рис. 4. представлена структурная схема сопряжения памяти и контроллера.
D/A
CB
к PIC
Контроллер памяти
Ошибка четности
упр-е
…….
адрес
Блок контроля
по паритету
данные
контрольные
биты
Блок ОЗУ
упр-е
…….
адрес
данные
Блок ПЗУ
Рис. 4. Схема сопряжения памяти и контроллера
2.6 Блок синхронизации и таймер.
Блок синхронизации строится по стандартной схеме с кварцевой стабилизацией частоты. В нем
вырабатывается сигналы, синхронизирующие работу всех устройств ЭВМ (за исключением
монитора) и обмен информацией между ними. Генератор синхроимпульсов построен по схеме с
управляемой микропрограммно длительностью такта, что повышает быстродействие процессора
за счет уменьшения его простоев.
Таймер предназначен для деления машинного времени на временные интервалы. Представляет
собой кварцевые часы, которые можно программно опрашивать, устанавливать, использовать в
качестве будильника, в определённое время выдающего сигнал в процессор, или в качестве
секундомера при замерах интервалов времени между внешними событиями и т.д. Одно из
применений - регенерация оперативных запоминающих устройств, т.е. например каждые 55 мс
таймер выдаёт запрос на прерывание наивысшего приоритета, по наступлении которого
производится регенерация памяти. В генератора синхроимпульсов можно использовать
микросхему аналогичную К1804ГГ1.
7
Рис. 5. Схема таймера
По сути таймер представляет собой микро программируемый счетчик, который, досчитав до
установленного значения выдает сигнал запроса на прерывание. В качестве таймера можно
использовать микросхему Ам2942. При этом на вход управления I3 необходимо подать
логическую единицу, т.к. данная микросхема способна функционировать как генератор адреса
ПДП (при I3 = 0), а также как программируемый счетчик-таймер (при I3 = 1).
Рис. 6. Схема работы таймера
2.7 Клавиатура и монитор.
Клавиатура и монитор служат для организации интерактивного общения пользователя с ЭВМ.
Устройство ввода - клавиатура позволяет вводить информацию в компьютер. Клавиатура
служит для ведения диалоговой работы оператора и ЭВМ. Посредством клавиатуры
обеспечивается ввод данных и команд. Клавиатура подключается к системной шине через
соответствующий контроллер. Устройство вывода - монитор предназначено для передачи
информации из компьютера и отображения на экране. Так как вводимая информация должна
отображаться на дисплее, каждое нажатие клавиши инициирует передачу данных контроллеру
дисплея. Для снижения нагрузки на системную магистраль контроллер клавиатуры связан с
контроллером дисплея специальной шиной обмена. Само собой, что оба контроллера имеют
внутренние средства организации вышеописанного взаимодействия. Нажатие же специальных
клавиш, к примеру «Enter», «Esc» и т.д. вызывает прерывание процессора т.к. введенная
информация может содержать код к исполнению. Контроллер клавиатуры имеет свой диапазон
адресов ОП, с которым работает только он.
8
3. Контроллер ПДП.
Система ввода/вывода служит для обмена данными между периферийными устройствами (ПУ)
и ОП. Для таких устройств, как накопители на магнитных дисках, лентах желательно, чтобы
обмен с ОП происходил с достаточно большой скоростью. Поэтому для ЭВМ с магистральной
структурой предпочтительным будет ввод-вывод с ПДП. Данный способ ввода-вывода
освобождает ЦП от необходимости управлять обменом данных и, следовательно, во время
пересылки ЦП имеет возможность выполнять другие задачи. Правда, для этого команды ввода
должны следовать в программе заранее до потребности в данных, либо процесс,
инициировавший ввод должен быть отложен до завершения ввода (в многозадачной
операционной среде).
Для возможности сопряжения ЭВМ с несколькими ПУ разрабатываемый контроллер ПДП
должен иметь централизованную структуру и уметь обрабатывать запросы от ПУ.
Контроллер ПДП, имеющий централизованную структуру, должен обеспечивать выполнение
следующих функций:
1) Обнаружение запросов на ПДП от ПУ;
2) Возможность инициализации с шины данных начальными значениями: адреса и
числа слов;
3) Распознавание характера обмена: чтение или запись в ОП;
4) Поддержание диалога с ПУ во время обмена с целью выяснить готовность ПУ к
приёму или передаче данных;
5) Проверка возможности обращения к ОП;
6) Управление ОП во время обмена;
7) Информирование ЦП о завершении операции ввода-вывода.
Для построения контроллера целесообразно применить специализированную БИС Ам2940,
являющуюся генератором адреса ПДП (эта БИС имеет разрядность равную 8 бит, поэтому для
получения 32-разрядного контроллера необходимо объединить 4 микросхемы). Для построения
устройства управления используется секвенсор AM29331, который был использован при
разработке ЦП. Сброс контроллера ПДП в исходное состояние при включении питания или в
процессе работы будет производиться путём подачи на вход RST микросхемы AM29331 сигнала
#RESET, имеющего активный низкий уровень при этом на входе МПП установится адрес "000
....0". В отличие от сопроцессора ввода/вывода, контроллер ПДП не способен самостоятельно
выбирать управляющие слова из памяти. Поэтому при осуществлении ПДП необходимо участие
ЦП для выдачи управляющих слов. После выполнения команды контроллер оповещает
процессор о том, что команда выполнена путем инициации прерывания и записи в свой регистр
состояния бита, говорящего о завершении команды. Прерывание инициируется в трех случаях:
по завершению выданной контроллеру команды, по завершению передачи блока данных, если
передача блока данных выполнена верно, т.е. сигналы «конец блока» от генераторов адреса
контроллера и от ПУ совпадают. Третий случай – прерывание по ошибке передачи, это случай,
когда биты «конец блока» от КПДП и ПУ не совпали. В последнем случае используется схема
сумма по модулю 2. Контроллер ПДП имеет свой регистр управления памятью, особенность его
использования состоит в том, что вывод сигналов управления ОП выполняется только в том
случае, если ЦП разрешил контроллеру захват шины. После того как процессор выставляет
сигнал «шина занята», он отключается от магистрали, все же устройства кроме устройства,
выставившего запрос на захват шины, также отключаются от магистрали. Таким образом,
выдача управляющих сигналов памяти выполняется в том случае, если ЦП разрешил это и если
контроллер выставлял запрос на захват магистрали.
9
Алгоритм работы контроллера ПДП
(на примере операции записи в ОП):
1) ЦП, получив директиву ввода-вывода, записывает по адресу нужного ПУ параметры
ввода-вывода и делает пометку в ОП что данное ПУ занято;
2) Опрос процессором регистра состояния КПДП. Если контроллер не готов к работе то
опрос продолжается.
3) Если КПДП готов, то он получает и дешифрирует команду – начать опрос входа запроса
на ПДП от ПУ.
4) При обнаружении запроса – прерывание. Опрос регистра состояния процессором.
5) Параметры ввода/вывода передаются периферийному устройству. Контроллер получает
параметры ввода, начинает подготовку к обмену.
6) При завершении подготовки к ПДП, контроллер выставляет запрос прерывания
процессору. Опрос регистра состояния. КПДП получает команду на опрос входа
готовности ПУ.
7) ПУ, подготовив данные, выставляет активный уровень сигнала на линию "Готовность
ПУ";
8) Контроллер ПДП, получив данный сигнал, делает запрос на обращение к ОП (захват
шины). Получив разрешение, выставляет начальный адрес ОП, сигнал "Готов к обмену"
и сигналы управления памятью;
9) Получив последний сигнал, ПУ выставляет данные, и в этом же такте происходит
запись слова в ОП;
10) Происходит инкрементация адреса и декрементация счётчика числа слов, проверка
условия: "(Готовность ПУ) ИЛИ (DON)";
11) Если всё в порядке то продолжается обмен, до тех пор, пока не будет, определён конец
обмена (встроенными средствами 1804ВУ6) или не кончится подготовленный ПУ блок
данных;
12) Если условие "(Готовность ПУ) ИЛИ (DON)" даст отрицательный результат, то
необходимо: установить сигнал "Готов к обмену" в пассивное состояние, освободить
системную шину и выяснить причину такого результата:
a) ПУ не готово, обмен не завершен. Необходимо продолжить тестировать условие
"(Готовность ПУ) ИЛИ (DON)" и по получении положительного результата продолжить работу.
Если по прошествии определённого времени устройство всё ещё не готово, то необходимо
выставить сигнал "Завершение обмена" и запрос прерывания ЦП.
b) Обмен завершен. Необходимо выставить сигнал "Завершение обмена" и запрос
прерывания ЦП.
Программа-обработчик прерываний по вводу-выводу по меткам в ОП определяет самое
приоритетное занятое ПУ, сбрасывает метку и читает регистр состояния этого ПУ (определение
успешного или аварийного завершения операции).
10
Рис. 7 Функциональная схема контроллера ПДП
4.Выводы:
В процессе проделанной работы были получены навыки разработки структуры микроЭВМ.
Рассмотрен формат системных шин, взаимодействие между различными устройствами,
обработка прерываний. Также была разработана функциональная схема и алгоритм работы
контроллера прямого доступа к памяти.
11
5.Список литературы:
1. Гук М. Аппаратные средства IBM PC. Энциклопедия, 2-е изд. – СПб.: Питер, 2002. – 928 с.:
ил.
2. Лекции по дисциплине «ОЭВМ» - 2002г.
3. «Схемотехника»: Руководство к курсовой работе для студентов III курса АВТФ./Соболев
В.И. НГТУ-1997
12
Документ
Категория
Компьютеры и периферийные устройства
Просмотров
4
Размер файла
207 Кб
Теги
бажов
1/--страниц
Пожаловаться на содержимое документа