close

Вход

Забыли?

вход по аккаунту

?

Кветкин

код для вставкиСкачать
Введение
Целью курсового проектирования является углубление и закрепление
теоретических знаний студентов, приобретение навыков разработки узлов ЭВМ
на структурном, функциональном и алгоритмическом уровнях.
Курсовой проект посвящен разработке структурной схемы гипотетической ЭВМ, функциональной схемы и алгоритма работы конкретного блока,
входящего в состав этой ЭВМ.
Исходные данные к проекту
Общие исходные данные определяют минимальный состав проектируемой ЭВМ и ее основные параметры. В состав ЭВМ входят следующие блоки:
 центральное обрабатывающее устройство (ЦОУ);
 микропрограммное устройство управления (УУ);
 оперативная память (ОП);
 блок синхронизации (БС);
 система прерывания программ (СПП);
 таймер;
 система ввода-вывода (СВВ);
 монитор и клавиатура;
 НГМД;
 «Винчестер».
Основные параметры ЭВМ:
адресность ЭВМ - двухадресная;
длина команды - переменная.
Разрядность ЭВМ и минимальный объем оперативной памяти должны
удовлетворять следующим ограничениям: разрядность - не менее 16; емкость
ОП - не менее 4 Мбайт.
1.
2.
3.
4.
5.
6.
Индивидуальные исходные данные:
Структура ЭВМ - магистральная 3-х шинная.
Имеется арифметический сопроцессор, реализующий операции умножения
и деления.
Оперативная память - многоблочная.
Система прерываний - радиальная (с контроллером прерываний) и обработкой асинхронных прерываний на уровне команд.
Ввод - вывод: с прямым доступом в память.
Разработке подлежат:
6.1 Структурная схема ЭВМ с подробным описанием назначения состава,
выполняемых функций каждого узла и блока.
6.2 Функциональная схема контроллера ПДП.
6.3 Процедура ПДП.
2
Разработка и описание структурной схемы ЭВМ
В соответствии с заданием принята 3-х шинная организация ЭВМ:
 шина данных – обеспечивает обмен данными между всеми основными
блоками ЭВМ – 32-х разрядная.
 шина адреса – используется для задания адреса памяти. Им может быть
как адрес в ОЗУ, ПЗУ так и адрес памяти контроллера внешних устройств
– 32-х разрядная.
 шина управления – по этой шине осуществляется передача сигналов
управления между всеми блоками ЭВМ.
Структурная схема приведена на рисунке 1.
Блок
синхронизации
и таймер
СИ
Процессор
INT
ОЗУ
Адреса
Данные
Контроллер
памяти
Управление
Контроллер
прерываний
Шина Адреса
Шина Данных
Шина Управления
Контроллер
дисплея
Контроллер прямого
доступа в память
Контроллер
клавиатуры и мыши
Клавиатура
Мышь
Монитор
К периферийным
устройствам
Рисунок 1
Центральный процессор
Центральное процессорное устройство является основным блоком ЭВМ и
содержит следующие основные части (см. рисунок 2):
 управляющая часть (МУУ - микропрограммное устройство управления);
 операционная часть (ОБ - операционный блок).
ОБ выполняет арифметические, логические и сдвиговые операции с данными заданной разрядности (32 разряда). Имеет в своём составе АЛУ, файл регистров общего назначения, блок логики сдвигов, статусный регистр для хра3
нения словосостояния процессора. Для взаимодействия с шинами адреса и данных используются буферные регистры (регистр входных данных, регистр выходных данных, адресный регистр).
Шина управления
Шина адреса
Шина данных
команда
Кэш команд
Регистр команд
Регистр данных
Регистр адреса
Регистр данных
КОП
Внутренняя шина процессора
ПНА
Из контроллера
прерываний
INT
Секвенсор
Флаги
Адрес МК
Операционный блок
Регистровый
файл
МПП
МК
Регистр
микрокоманд
Внутренняя шина микрокоманд
Рисунок 2
МУУ управляет работой ОБ и всей ЭВМ в целом. За основу МУУ взят
конвейер первого порядка с регистром микрокоманд. Из регистра команд КОП
(код операции) поступает на ПНА (преобразователь начального адреса). Преобразованный адрес с ПНА поступает на секвенсор. Секвенсор адресует МПП
(микропрограммная память). Далее микрокоманда фиксируется в регистре микрокоманд. В момент, когда микрокоманда начинает выполняться, секвенсор
формирует адрес следующей микрокоманды.
Структурная схема процессора приведена на рис. 2.
Арифметический сопроцессор
Арифметический сопроцессор предназначен для ускорения работы основного процессора при выполнении операций умножения и деления.
Взаимодействие микропроцессора и сопроцессора осуществляется по
схеме последовательного выполнения операций, т.е. пока работает сопроцессор
- микропроцессор ждет.
4
Для выполнения умножения необходимо загрузить во входные регистры
сопроцессора операнды из внутрипроцессорной шины или из регистра команд.
После выполнения умножения полученное 32-разрядное произведение из
внутренних выходных регистров умножителя подается на вход микропроцессора и происходит его занесение в РОН. Также результат можно сразу занести в
регистр данных.
Контроллер прерываний.
Обеспечивает восприятие сигналов управления от блоков ЭВМ и от периферийных устройств предварительную обработку их и выдачу вектора прерывания в процессор.
Предусматривается возможность считывания и вывода слова маски и статусного слова на с/на шину данных.
Система прерываний – радиальная на макроуровне.
При такой системе прерываний приостановление работы программы возможно после завершения выполнения текущей команды. Это обеспечивает малое время обслуживания запроса прерывания по сравнению с микропрерываниями, так как количество информации, подлежащей запоминанию и восстановлению сравнительно не велико.
Так используется радиальная система прерываний, каждый источник прерывания имеет свою линию запроса (см. рисунок 3).
Зп0
I1
Зп1
I2
ЦП
Контроллер
прерываний
INT
ЗпK
Ik
Вектор
Маска
Шина данных
Рисунок 3
Для обработки сигналов прерываний используется контроллер прерываний, на вход которого поступают запросы с устройств.
Контроллер имеет возможность обмениваться с шиной данных для чтения или записи слова маски и слова статуса.
Маска прерывания представляет собой двоичный код, разряды которого
поставлены в соответствие запросам прерывания. Состояние «1» в данном разряде регистра маски разрешает, а состояние «0» маскирует прерывание от соответствующего запроса. Изменяя маску прерывания можно устанавливать произвольные приоритетные соотношения без перекоммутации линий, по которым
поступают запросы прерываний.
Последовательность действий при обработке прерываний:
1. при поступлении запроса, в соответствии с заданными приоритетами и
словом маски контроллер формирует вектор прерывания, который пере5
2.
3.
4.
5.
6.
7.
8.
дается для дешифрации в ПЗУ Адресов Обработчиков Прерываний
(АОП);
на выходе АОП формируется адрес микропрограммы обработки прерывания;
выдается сигнал запроса на прерывание в секвенсор INTR;
секвенсор выдает сигнал подтверждения прерывания INTA, который поступает на вход разрешения вывода OE АОП;
секвенсор переводит свой выход в МПП в третье состояние, а адрес микрокоманды поступает с АОП;
начинает выполняться микропрограмма обработки прерывания, которая
производит сохранение слова состояния текущей микропрограммы и программы в памяти. Для этого может использоваться как ОЗУ, так и часть
регистрового файла АЛУ;
производится непосредственно выполнение программы обработки прерывания;
осуществляется восстановление всех сохраненных данных и возврат к
прерванной микропрограмме.
Оперативной память
Оперативная память служит для хранения информации (данных, программ, промежуточных и конечных результатов обработки). Максимальная емкость ОП, исходя из 32-разрядного адреса, равна 4Гб. Структура ОП – многоблочная, т.е. имеет в своем составе блоки фиксированной длины.
В системе решено использовать ОЗУ динамического типа (DRAM), емкостью более 16Мб.
Управление памятью осуществляется с помощью контроллера памяти, в
котором реализованы следующие основные функции:
• Прием управляющих сигналов с шины управления и выполнение соответствующих действий.
• Дешифрацию поступающего адреса и определение физического местоположения указанной ячейки памяти.
• Выработка мультиплексированного адреса для подачи на блок ЗУ.
• Формирование временных диаграмм работы ОЗУ для всех возможных
режимов (чтение, запись, регенерация).
Система ввода-вывода
Для организации передачи данных между памятью и периферийными
устройствами в системе ввода-вывода используется контроллер прямого доступа к памяти (ПДП). Это позволяет освободить процессор от управления пересылкой вводимых и выводимых данных. Описание работы и схема контроллера
ПДП будет приведено в следующей главе (Разработка функциональной схемы).
6
Блок синхронизации и таймер
Блок синхронизации (БС) предназначен для обеспечения синхронной
работы всех узлов ЭВМ. В его задачи входит генерация синхропоследовательностей заданной формы и длительности для ЦПУ, контроллеров, ОП и других
устройств, входящих в состав ЭВМ. Необходимо предусмотреть возможность
приостановления такта, изменения его длительности, что бывает нужно,
например, для обмена информацией процессора с «медленными» внешними
устройствами.
Таймер предназначен для деления машинного времени на временные интервалы. Представляет собой кварцевые часы, которые можно программно
опрашивать, устанавливать, использовать в качестве будильника, в определённое время выдающего сигнал в процессор, или в качестве секундомера при замерах интервалов времени между внешними событиями и т. д.
Остальные устройства
Клавиатура и мышь являются устройствами ввода информации и сопряжены с шиной данных посредством контроллера.
Монитор позволяет выводить информацию в графической форме и сопряжен с компьютером через графический адаптер.
Винчестер и НГМД и являются, по сути, внешними устройствами и осуществляют обмен данными с процессором через сопроцессор ввода-вывода.
Разработка функциональной схемы
Описание разрабатываемого блока
Одним из способов обмена данными с ВУ является обмен в режиме прямого доступа к памяти (ПДП). В этом режиме обмен данными между ВУ и основной памятью микроЭВМ происходит без участия процессора. Обменом в
режиме ПДП управляет не программа, выполняемая процессором, а электронные схемы, внешние по отношению к процессору. Обычно схемы, управляющие обменом в режиме ПДП, размещаются в специальном контроллере, который называется контроллером прямого доступа к памяти (см. рисунок 4).
Рисунок 4
7
Обмен данными в режиме ПДП позволяет использовать в микроЭВМ
быстродействующие внешние запоминающие устройства, такие, например, как
накопители на жестких магнитных дисках, поскольку ПДП может обеспечить
время обмена одним байтом данных между памятью и ВЗУ, равное циклу обращения к памяти.
Для реализации режима прямого доступа к памяти необходимо обеспечить непосредственную связь контроллера ПДП и памяти микроЭВМ. Для этой
цели можно было бы использовать специально выделенные шины адреса и данных, связывающие контроллер ПДП с основной памятью. Но такое решение
нельзя признать оптимальным, так как это приведет к значительному усложнению микроЭВМ в целом, особенно при подключении нескольких ВЗУ. В целях
сокращения количества линий в шинах микроЭВМ контроллер ПДП подключается к памяти посредством шин адреса и данных системного интерфейса. При
этом возникает проблема совместного использования шин системного интерфейса процессором и контроллером ПДП. Можно выделить два основных способа ее решения: реализация обмена в режиме ПДП с «захватом цикла» и в режиме ПДП с блокировкой процессора.
Существуют две разновидности прямого доступа к памяти с «захватом
цикла». Наиболее простой способ организации ПДП состоит в том, что для обмена используются те машинные циклы процессора, в которых он не обменивается данными с памятью. В такие циклы контроллер ПДП может обмениваться
данными с памятью, не мешая работе процессора. Однако возникает необходимость выделения таких циклов, чтобы не произошло временного перекрытия
обмена ПДП с операциями обмена, инициируемыми процессором. В некоторых
процессорах формируется специальный управляющий сигнал, указывающий
циклы, в которых процессор не обращается к системному интерфейсу. При использовании других процессоров для выделения таких циклов необходимо
применение в контроллерах ПДП специальных селектирующих схем, что
усложняет их конструкцию. Применение рассмотренного способа организации
ПДП не снижает производительности микроЭВМ, но при этом обмен в режиме
ПДП возможен только в случайные моменты времени одиночными байтами
или словами.
Более распространенным является ПДП с «захватом цикла» и принудительным отключением процессора от шин системного интерфейса. Для реализации такого режима ПДП системный интерфейс микроЭВМ дополняется двумя линиями для передачи управляющих сигналов «Требование прямого доступа
к памяти» (ТПДП) и «Предоставление прямого доступа к памяти» (ППДП).
Управляющий сигнал ТПДП формируется контроллером прямого доступа
к памяти. Процессор, получив этот сигнал, приостанавливает выполнение очередной команды, не дожидаясь ее завершения, выдает на системный интерфейс
управляющий сигнал ППДП и отключается от шин системного интерфейса. С
этого момента все шины системного интерфейса управляются контроллером
ПДП. Контроллер ПДП, используя шины системного интерфейса, осуществляет
8
обмен одним байтом или словом данных с памятью микроЭВМ и затем, сняв
сигнал ТПДП, возвращает управление системным интерфейсом процессору.
Как только контроллер ПДП будет готов к обмену следующим байтом, он
вновь «захватывает» цикл процессора и т. д. В промежутках между сигналами
ТПДП процессор продолжает выполнять команды программы. Тем самым выполнение программы замедляется, но в меньшей степени, чем при обмене в режиме прерываний.
Применение в микроЭВМ обмена данными с ВУ в режиме ПДП всегда
требует предварительной подготовки, а именно: для каждого ВУ необходимо
выделить область памяти, используемую при обмене, и указать ее размер, т.е.
количество записываемых в память или читаемых из памяти байт (слов) информации. Следовательно, контроллер ПДП должен обязательно иметь в своем
составе регистр адреса и счетчик байт (слов). Перед началом обмена с ВУ в режиме ПДП процессор должен выполнить программу загрузки. Эта программа
обеспечивает запись в указанные регистры контроллера ПДП начального адреса выделенной ВУ памяти и ее размера в байтах или словах в зависимости от
того, какими порциями информации ведется обмен. Сказанное не относится к
начальной загрузке программ в память в режиме ПДП. В этом случае содержимое регистра адреса и счетчика байт слов устанавливается переключателями
или перемычками непосредственно на плате контроллера.
Функциональная схема и процедура ПДП
Функциональная схема контроллера ПДП, обеспечивающего ввод данных
в память микроЭВМ по инициативе ВУ в режиме ПДП «Захват цикла», приведена на рисунке 5.
Перед началом очередного сеанса ввода данных из ВУ процессор загружает в регистры его контроллера следующую информацию: в счетчик байт количество принимаемых байт данных, а в регистр адреса - начальный адрес
области памяти для вводимых данных. Тем самым контроллер подготавливается к выполнению операции ввода данных из ВУ в память микроЭВМ в режиме
ПДП.
Байты данных из ВУ поступают в регистр данных контроллера в постоянном темпе. При этом каждый байт сопровождается управляющим сигналом
из ВУ «Ввод данных», который обеспечивает запись байта данных в регистр
данных контроллера. По этому же сигналу и при ненулевом состоянии счетчика
байт контроллер формирует сигнал ТПДП. По ответному сигналу процессора
ППДП контроллер выставляет на шины адреса и данных системного интерфейса содержимое своих регистров адреса и данных соответственно. Формируя
управляющий сигнал «Вывод», контроллер ПДП обеспечивает запись байта
данных из своего регистра данных в память микроЭВМ. Сигнал ППДП используется в контроллере и для модификации счетчика байт и регистра адреса. По
каждому сигналу ППДП из содержимого счетчика байт вычитается единица, и
9
как только содержимое счетчика станет равно нулю, контроллер прекратит
формирование сигналов «Требование прямого доступа к памяти».
Рисунок 5 Контроллер ПДП для ввода данных из ВУ в режиме «Захват цикла» и отключением процессора от шин системного интерфейса.
Любой сеанс обмена данными с ВУ в режиме ПДП всегда инициируется
программой, выполняемой процессором, и включает два следующих этапа.
1. На этапе подготовки ВУ к очередному сеансу обмена процессор в режиме программно-управляемого обмена опрашивает состояние ВУ (проверяет
его готовность к обмену) и посылает в ВУ команды, обеспечивающие подготовку ВУ к обмену. Такая подготовка может сводиться, например, к перемещению головок на требуемую дорожку в накопителе на жестком диске. Затем выполняется загрузка регистров контроллера ПДП. На этом подготовка к обмену в
режиме ПДП завершается и процессор переключается на выполнение другой
программы.
2. Обмен данными в режиме ПДП начинается после завершения подготовительных операций в ВУ по инициативе либо ВУ, как это было рассмотрено
выше, либо процессора. В этом случае контроллер ПДП необходимо дополнить
регистром состояния и управления, содержимое которого будет определять режим работы контроллера ПДП. Один из разрядов этого регистра будет иниции-
10
ровать обмен данными с ВУ. Загрузка информации в регистр состояния и
управления контроллера ПДП производится программным путем.
Наиболее распространенным является обмен в режиме прямого доступ к
памяти с блокировкой процессора. Он отличается от ПДП с «захватом цикла»
тем, что управление системным интерфейсом передается контроллеру ПДП не
на время обмена одним байтом, а на время обмена блоком данных. Такой режим ПДП используется в тех случаях, когда время обмена одним байтом с ВУ
сопоставимо с циклом системной шины.
В микроЭВМ можно использовать несколько ВУ, работающих в режиме
ПДП. Предоставление таким ВУ шин системного интерфейса для обмена данными производится на приоритетной основе. Приоритеты ВУ реализуются так
же, как и при обмене данными в режиме прерывания, но вместо управляющих
сигналов «Требование прерывания» и «Предоставление прерывания» используются сигналы «Требование прямого доступа» и «Предоставление прямого доступа», соответственно.
Выводы
В ходе выполнения работы мною была разработана структурная схема
ЭВМ удовлетворяющая исходным данным. Были приведены и описаны структурные схемы основных составляющих узлов ЭВМ. Была разработана на алгоритмическом и функциональном уровне схема контроллера ПДП и процедура
ПДП.
Также были углублены и закреплены теоретические знания, приобретены
навыки проектирования ЭВМ и отдельных её компонентов с заданными характеристиками.
11
Список литературы
1. Каган. Б. М. Электронные вычислительные машины и системы. М., Энергоатомиздат, 1991.
2. Лекции по курсу «Организация ЭВМ».
3. Ершова Н. Ю., Ивашенков О. Н., Курсков С. Ю. Микропроцессоры //
http://dfe3300.karelia.ru/koi/posob/microcpu/index.html
12
Документ
Категория
Компьютеры и периферийные устройства
Просмотров
2
Размер файла
528 Кб
Теги
кветкин
1/--страниц
Пожаловаться на содержимое документа