close

Вход

Забыли?

вход по аккаунту

?

Кислый

код для вставкиСкачать
Министерство образования и науки РФ
Новосибирский Государственный Технический Университет
Кафедра ВТ
Пояснительная записка к курсовой работе
по дисциплине
Организация ЭВМ.
Факультет:
АВТ
Группа:
АМ – 110
Студент:
Кислый И.В.
Преподаватель: Гребенников В.Ф..
Новосибирск 2004 год.
Содержание.
Цели работы......................................................................................................................................... 3
Исходные данные ................................................................................................................................ 3
2.1. Общие исходные данные................................................................................................................. 3
2.2. Индивидуальные исходные данные. ............................................................................................. 3
Часть 1. ......................................................................................................................................................... 4
3. Общая структура ЭВМ. .......................................................................................................................... 4
3.1. Описание центрального процессорного устройства. ................................................................... 6
3.2. Организация команд и данных в памяти. ...................................................................................... 8
3.3. Блок основной памяти. .................................................................................................................... 8
3.4. КЭШ. ................................................................................................................................................. 8
3.5. Система прерываний........................................................................................................................ 9
3.6. Система ввода/вывода. .................................................................................................................. 11
3.7. Система контроля ввода/вывода по паритету. ............................................................................ 11
3.8. Описание клавиатуры и монитора. .............................................................................................. 12
3.9. Описание блока синхронизации и таймера. ................................................................................ 12
Часть 2. ....................................................................................................................................................... 13
4. Разработка функциональной схемы КПДП с реализацией повторяющегося ПДП. ....................... 13
5. Выводы по работе. ................................................................................................................................ 16
6. Список литературы. .............................................................................................................................. 17
Приложение.
1.
2.
2
1. Цели работы.
Целями курсового проектирования являются углубление и закрепление
теоретических знаний по дисциплине Организация ЭВМ, приобретение навыков
разработки узлов ЭВМ на структурном, функциональном и алгоритмическом
уровнях.
Курсовой проект состоит из двух частей:
 Первая часть посвящена разработке структурной схемы гипотетической ЭВМ,
описанию ее функционирования. В состав ЭВМ входят как общие для всех
вариантов блоки, так и дополнительные, определяемые индивидуальным
заданием.
 Вторая часть проекта посвящена разработке функциональной схемы и
алгоритмов работы конкретного блока, входящего в состав ЭВМ, и их
детальному описанию.
2. Исходные данные.
2.1. Общие исходные данные.
В состав разрабатываемой ЭВМ входят следующие блоки:
- центральное процессорное устройство (ЦПУ);
- микропрограммное устройство управления (МУУ);
- оперативная память (ОП);
- блок синхронизации (БС);
- система прерывания программ (СПП);
- таймер;
- система ввода-вывода (СВВ);
- монитор и клавиатура.
- НГМД;
- «Винчестер» (НЖМД).
Основные параметры ЭВМ:
- адресность ЭВМ - двухадресная;
- длина команды - переменная.
Разрядность ЭВМ и минимальный объем оперативной памяти должны
удовлетворять следующим ограничениям:
- разрядность - не менее 16;
- ёмкость ОП - не менее 1 Мбайт.
2.2. Индивидуальные исходные данные.
 архитектура ЭВМ – двухшинная
 организация ОП – обычная
3





Кэш данных и команд
Система ввода-вывода с ПДП
система прерываний – цепочечная с обработкой на микро уровне
контроль ввода-вывода по паритету
разрабатываемый блок – КПДП с реализацией повторяющегося ПДП
Часть 1.
3. Общая структура ЭВМ.
Структура ЭВМ – магистральная (схема приведена на рис.1). Состав шин:
мультиплексированная шина адреса и данных (A/DB) и шина управления (CB).
Двухшинная организация предполагает передачу адреса и данных по одним и тем
же физическим проводникам в разные моменты времени. Например, адрес
передается по фронту синхросигнала, данные по спаду или же специальный сигнал
определяет, что в данном такте находится на шине. Возможны комбинированные
варианты: информация “готова” и на фронте и на спаде, а что конкретно передается
(данные/адрес) определяется селектирующим сигналом. Разрядность шины
адреса/данных – 32 бита.
Шина управления (CB) предназначена для управления работой ЭВМ и
содержит такие сигналы, как: запрос памяти MEMRQ#, запрос регистров вводавывода IORQ#, сигналы вывода-ввода информации RD/WR#, запрос прерывания
INTR#, подтверждение прерывания INTA#, синхросигнал, сигнал сброса RST#,
селекторный сигнал, определяющий информацию на шине A/DB как адрес, или как
данные и т.д.
При включении питания (и пока активен RST#) процессор, чтобы избежать
гонок на шине адрес/данные, должен держать сигналы MEMRQ# и IORQ#
неактивными (это запретит устройствам вывод на шину адрес/денные; а за то, что
твориться в это время в конкретном устройстве - отвечает логика этого устройства);
внутри процессора выходы всех регистров переведены в третье состояние. Далее
процессор исполняет инициализирующую микропрограмму, и ЭВМ уже работает в
обычном режиме.
В состав ЭВМ входят следующие блоки:
 ЦПУ – основной блок (рис. 2).
В его состав входят: операционный блок (ОБ), микропрограммное устройство
управления (МУУ), контроллер прерываний. ОБ – средство выполнения
арифметических, логических, сдвиговых операций, а МУУ – средство
управления ОБ и всеми остальными узлами ЭВМ в целом.
 Управляемый блок синхронизации. Формирует временные диаграммы,
необходимые для функционирования ЭВМ. Управляемость подразумевает
возможность приостановления такта, изменения длительности, что бывает
необходимо, например, для обмена информацией процессора с “медленными”
внешними устройствами.
 Контроллеры ввода-вывода (адаптер дисплея, контроллеры клавиатуры,
магнитных накопителей и др.) необходимы для обеспечения сопряжения
4
внешних устройств, работающих по своим протоколам, с устройствами
системной шины (здесь протоколы обмена совершенно другие).
Ко всем
тактируемым
узлам ЭВМ
ОЗУ
ЦПУ
ПЗУ
Контроллер ОП
Блок
cинхронизации
Таймер
A/DB
CB
Адаптер
монитора
Контроллер
клавиатуры
Контроллер
НЖМД
НЖМД1
Монитор
КПДП
канал канал канал канал
2
3
4
1
Контроллер
НГМД
НГМД1
Клавиатура
Рис. 1. Структура ЭВМ.
 КПДП (на 4 канала) – контроллер прямого доступа к памяти, служит для
выполнения ПДП, поддерживает повторяющийся ПДП при обнаружении
ошибки ввода/вывода, имеет 4 канала (наибольший приоритет у первого).
 К внешним устройствам относятся такие устройства как:
- дисплей – средство вывода информации;
- клавиатура – средства ввода информации;
- НГМД , «винчестер» – внешние ЗУ;
- возможно другие ПУ.
 Программируемый таймер – устройство отсчёта времени. Представляет
собой кварцевые часы, которые можно программно опрашивать,
устанавливать, использовать в качестве будильника, в определённое время
выдающего сигнал в процессор, или в качестве секундомера при замерах
интервалов времени между внешними событиями и т.д.
5
3.1. Описание центрального процессорного устройства.
Центральное процессорное устройство (далее - процессор) является основным
блоком ЭВМ.
В функции ЦПУ входят: выполнение команд, хранящихся в ОП, и координирование
работы всех узлов ЭВМ.
Содержит следующие части:
- управляющая часть (МУУ - микропрограммное устройство управления);
- операционная часть (ОБ - операционный блок).
ОБ выполняет арифметические, логические и сдвиговые операции с данными
заданной разрядности (32 разряда). Имеет в своём составе АЛУ, файл регистров
общего назначения. В качестве АЛУ используется микросхема Am29332, которая
содержит в своем составе приоритетный шифратор и групповой 64-разрядный
сдвигатель, позволяющий за 1 такт выполнять все виды сдвигов на любое число
разрядов. Эти устройства позволяют выполнять арифметические операции над
числами с плавающей точкой. Также есть возможность выполнять операции
двоично-десятичной арифметики. Помимо прочего, в структуру Am29332 включен
блок Q-регистра (Q-сдвигатель и Q-регистр), что позволяет поддерживать
выполнение операции умножения 2-х 32-разрядных чисел по модифицированному
алгоритму Бута и деления по алгоритму «без восстановления остатка». Наличие
поддержки операций умножения и деления позволяет сэкономить на
арифметическом сопроцессоре.
Для взаимодействия с шинами AB и DB используются буферные регистры
(регистр входных данных, регистр выходных данных). Для повышения
производительности в ЦПУ используется внешний счетчик команд, выполняющий
следующие функции:
 загрузка 32-разрядного адреса с внутренней шины ЦП
 хранение адреса без изменения
 инкрементация адреса
 выдача адреса на внутреннюю шину ЦПУ
ОБ и счетчик команд, соединенные внутренней шиной в ЦПУ позволяют
реализовать практически все известные способы адресации.
МУУ управляет работой ОБ и всей ЭВМ в целом. За основу МУУ взят
конвейер первого порядка с регистром микрокоманд. Из регистра команд КОП (код
операции) поступает
на
ПНА (преобразователь начального
адреса).
Преобразованный адрес с ПНА поступает на SEQ (секвенсор). Секвенсор выдает
адрес нужной микрокоманды в МПП (микропрограммной памяти). Далее
микрокоманда фиксируется в регистре микрокоманд. В момент, когда
микрокоманда начинает выполняться, секвенсор формирует адрес следующей
микрокоманды.
Структурная схема процессора приведена на рис. 2.
Регистр данных/адреса и второй регистр данных служат для обмена данными
между ЦПУ и ОП и адресации узлов ЭВМ. Для определения того, что же находится
на шине A/DB вырабатывается селектирующий бит (из Рг.МК).
6
A/DB
КЭШ команд и
данных
IntDB
Рг. Команд
Рг. А/Д
ПНА
Рг. Д
Конв. Рг.
Счетчик
команд
IntDB
Подтверждение
прерывания
Запрос на
прерывание
MUX
CC
Секвенсор
Am 29331
INTA#
INTR
INTEN
CC
SEL
АЛУ
Am 29332
РГФ
Am 29334 Х 2
Рг. СС
МПП
ПВА
SEL
Рг. МК
CB
Рис.2 Структурная схема ЦПУ ЭВМ.
ИМС Am29331, используемая в качестве секвенсора микрокоманд,
поддерживает прерывания реального времени на микро- и макроуровнях управления
с временем реакции, не превышающем длительность микроцикла. Секвенсор может
быть прерван по завершении текущего микроцикла сигналом на входе INTR. В
задании к проекту указано поддерживать прерывания на микроуровне, поэтому при
поступлении сигнала запроса на прерывание INTR, если прерывания разрешены
(вход INTEN), секвенсор выдает сигнал подтверждения INTA# и через Y-шину
адрес поступает из контроллера прерываний в секвенсор.
Имеющийся вход сброса секвенсора RST# позволяет производить «сброс ЦПУ
в исходное состояние» при включении питания или в процессе работы при подаче
на его вход сигнала RESET#.
7
3.2. Организация команд и данных в памяти.
Разрядность команды - переменная. Определяется типом команды. Например,
для команды типа регистр-регистр размер составляет 32 бит( 16 бит – КОП,
остальные 16 адресуют 2 регистра в ЦПУ (по 8 бит на каждый, что позволяет
адресовать всего 256 регистров), а для остальных - 32 бита. Команда читается из
памяти в два приема: сначала первые 32 разряда, затем вторые 32 разряда (т.к. шина
адреса/данных 32-разрядная) и управление чтением команды из памяти
осуществляется микропрограммно.
Разрядность данных - 32 бит, данные читаются и записываются в память 32разрядными словами.
3.3. Блок основной памяти.
Блок основной памяти состоит из ОЗУ и ПЗУ. Объем ОЗУ – 32М, организация
32М  32. В качестве ОЗУ выбрана DRAM. Объем ПЗУ 2М, организация – 2М 32.
В качестве ПЗУ выбрана FLESH-память. Учитывая, что шина адреса/данных и
разрядность ЦПУ – 32 бита, имеется возможность адресовать 4096M ячеек памяти,
поэтому дополнительных механизмов расширения ОП вводить не требуется.
Младшие адреса ( 0h – 7FFFFFh, для возможности расширения объема ПЗУ до
8М) отведены для адресации ПЗУ. Все остальные адреса – для адресации ОЗУ.
Для обеспечения нормальной работы ОЗУ и ПЗУ в состав ОП нужно включить
контроллер, который будет выполнять функции управления памятью (регенерация
DRAM, формирование необходимых стробов и т.д.), выбирать определенную память
по поступившему адресу и т.д.
Основные управляющие сигналы – MEMR#, MEMW#. Структурная схема ОП
приведена на рис. 3.
A/DB
CB
Контроллер ОП
Д
А
У
Д
ОЗУ
А
У
ПЗУ
Рис.3 Структурная схема ОП.
3.4. КЭШ.
В ЭВМ используется раздельный КЭШ команд и данных. Кэш предназначен
для хранения наиболее часто используемых команд и данных. Использование КЭШа
увеличивает эффективность работы процессора (КЭШ выполняют с использованием
8
SRAM, в то время как ОЗУ обычно выполняется на DRAM; по этой причине
процессору приходится простаивать большое количество тактов при работе с ОП).
Т.к. для данных и адреса используется одна шина, то при передаче последнего
записи в КЭШ не происходит, и адрес попадает напрямую на A/DB (используется
селектирующий бит процессора, определяющий адрес/данные).
Емкость КЭШа выбрана в размере 16Кбайт – для данных, 16 Кбайт – для
команд. Размер строки для КЭШа (как команд, так и данных) примем – 32 байта (8
слов).
В общем виде использование КЭШ-памяти поясним следующим образом.
Когда ЦПУ пытается прочитать слово из основной памяти, сначала осуществляется
поиск копии этого слова в КЭШе. Если такая копия существует, обращение к ОП не
производится, а в ЦПУ передается слово извлеченное из КЭШа. При отсутствии
слова в КЭШе, требуемое слово передается из основной памяти в ЦПУ, но
одновременно из ОП в КЭШ-память пересылается блок данных, содержащий это
слово.
В качестве метода отображения ОП в КЭШ используется метод множественноассоциативного отображения. По данному способу КЭШ-память тэгов и данных
(КЭШ состоит из блока памяти данных, в котором хранятся отображаемые блоки
ОП, и блока памяти тэгов (признаков)) разбивается на 64 подмножества (модуля), в
каждом из которых 2 строки. Зависимость между модулем и блоками ОП: на
строки, входящие в модуль i, могут быть отображены только вполне определенные
блоки ОП, в соответствии с соотношением i = j mod v (j – адрес блока ОП, v –
количество подмножеств, на которое разбивается КЭШ-память). В то же время
размещение блоков по строкам – произвольное и для поиска нужной строки в
пределах модуля используется ассоциативный признак.
В качестве алгоритма замещения информации в заполненной КЭШ-памяти
используется алгоритм на основе наиболее давнего использования (LRU), при
котором замещается та строка ОП, к которой дольше всего не было обращения. Для
этого с каждой строкой кэш-памяти ассоциируют счетчик. К содержимому всех
счетчиков через определенные интервалы времени прибавляется единица. При
обращении к строке – ее счетчик обнуляется. Таким образом, наибольшее число
будет в счетчике той строки, к которой дольше всего не было обращения, и эта
строка – первый кандидат на замещение.
Для согласования содержимого КЭШ-памяти и ОП используется алгоритм
обратной записи, в соответствии с которым, результат (слово из ЦПУ) заносится
только в КЭШ. Если соответствующей строки в КЭШе нет, то нужный блок сначала
пересылается из ОП, после чего запись выполняется исключительно в КЭШ-память.
Для метода обратной записи характерно то, что при каждом чтении из ОП
осуществляются 2 пересылки между ОП и КЭШем.
Для того, чтобы система работала корректно в ситуации, когда в ОП из
устройства ввода, минуя процессор, заносится новая информация, и неверной
становится копия, хранящаяся в КЭШе, система строится так, чтобы ввод любой
информации в ОП сопровождался соответствующими изменениями в КЭШе.
3.5. Система прерываний.
Цифровую ЭВМ можно рассматривать как конечный автомат, который
переходит, выполняя программу, из одного состояния в другое. Прерывания
9
представляют собой вполне определенное средство изменения последовательности
состояний в ответ на внешние асинхронно происходящие события (запросы на
прерывание). В зависимости от требований, предъявляемых к системе, применяются
те или иные способы обработки прерываний. Выбор конкретного механизма
обработки
прерываний
может
оказать
значительное
воздействие
на
производительность и гибкость системы.
Основными функциями системы прерываний являются:
 запоминание состояния прерываемой программы и осуществление
перехода к программе обработки прерывания;
 организация приоритетного выбора между запросами, поступившими
одновременно;
 восстановление состояния прерванной программы и возврат к ней.
Существует несколько различных систем прерываний. По заданию в
разрабатываемой ЭВМ применяется цепочечная структура (рис. 3) с обработкой
прерывания на микроуровне.
A/DB
ЦПУ
СB
INTR
INTA
INT
INT
ПУ1
ПУ2
INT
ПУ3
Подтверждение
прерывания
Рис.4. Структура системы прерывыний.
При последовательной структуре имеется одна общая для всех устройств
линия запроса на прерывание. Получив запрос (INT) процессор посылает сигнал,
подтверждающий получение запроса INTA (Interrupt Acknowledge – подтверждение
прерывания). Сигнал подтверждения прерывания проходит от одного устройства к
другому до тех пор, пока не достигнет устройства, пославшего запрос на
прерывание. Тогда это устройство подает свой идентифицирующий номер (вектор)
на шину данных.
Достоинства: низкие затраты программных средств, несложная аппаратная
реализация.
Недостатки: распределение приоритетов устройств фиксировано, сигнал INTA
проходит через устройства с некоторой временной задержкой.
При обработке прерываний на микроуровне секвенсор (используется секвенсор
Am29331) может быть прерван по завершении текущего микроцикла сигналом на
входе INTR=H. Если INTEN=Н (прерывание разрешено), то выдаётся сигнал
подтверждения INTA#=L. После этого адрес возврата из прерывания сохраняется в
стеке (возможна вложенность прерываний) и происходит переход к программе
обработки прерывания по вектору. Прерывания в этом случае обрабатываются с
максимально возможной скоростью.
10
3.6. Система ввода/вывода.
Помимо ЦПУ и ОП, третьим ключевым элементом архитектуры ВМ является
система ввода/вывода (СВВ). СВВ призвана обеспечить обмен информацией между
ядром ВМ и разнообразными внешними устройствами (ВУ).
В проекте данной ЭВМ используется схема подключения СВВ к ядру ВМ с
совместно используемыми линиями данных/адреса. Т.е. ОП и СВВ имеют общие
для них линии адреса/данных, разделяя их во времени. В то же время управление
памятью и СВВ, а также синхронизация их взаимодействия с ЦПУ осуществляется
независимо по раздельным линиям управления. Это позволяет учесть особенности
процедур обращения к памяти и к модулям ввода/вывода и добиться наибольшей
эффективности доступа к ячейкам памяти и ВУ. Для адресации ВУ в СВВ выбрано
выделенное адресное пространство, что подразумевает применение специальных
команд и отдельной системы адресов.
В ВМ находят применение три способа организации ввода/вывода:
 программно-управляемый ввод/вывод;
 ввод/вывод по прерываниям;
 прямой доступ к памяти (ПДП).
В задании к проекту указано реализовать СВВ с поддержкой ПДП. В этом
режиме ОП и ВУ обмениваются информацией напрямую, минуя процессор. ПДП
предполагает наличие на системной шине дополнительного модуля (модулей) –
контроллера прямого доступа к памяти (КПДП), способного брать на себя функции
ЦП по управлению системной шиной и обеспечивать прямую пересылку
информации между ОП и ВУ, без участия центрального процессора.
3.7. Система контроля ввода/вывода по паритету.
Для обеспечения контроля ввода-вывода по паритету используется следующая
система: к каждому контроллеру ВУ подключается модуль контроля ввода-вывода,
состоящий из схем формирования бита паритета, схемы сравнения и блока
управления, определяющего произошла ли ошибка при передаче или нет и
выдающего контроллеру соответствующий сигнал; в свою очередь, каждое ВУ
должно иметь в своем составе похожий блок контроля, в функции которого входит
формирование сопровождающего бита паритета при передаче из ВУ и определение,
произошла ли ошибка при передаче в ВУ. Одна из возможных структурных схем
системы контроля по паритету СВВ приведена ниже.
11
f
f
Схема
сравнения
Error
Блок
I/O Error управления
К ВУ
К
КПДП
f
f
Схема
сравнения
Error
Управление
Рис. 5. Структурная схема системы контроля ввода-вывода по паритету.
3.8. Описание клавиатуры и монитора.
Клавиатура и монитор служат для организации общения пользователя с ЭВМ.
Устройство ввода - клавиатура позволяет вводить информацию в компьютер.
Устройство вывода - монитор предназначено для передачи информации из
компьютера и отображения на экране. Взаимодействием клавиатуры с ядром ЭВМ
управляет контроллер клавиатуры. Монитор управляется посредством адаптера
монитора.
3.9. Описание блока синхронизации и таймера.
Блок синхронизации (БС) предназначен для обеспечения синхронной
работы всех узлов ЭВМ. В его задачи входит генерация синхропоследовательностей
заданной формы и длительности для ЦПУ, таймера, контроллеров, ОП и других
устройств, входящих в состав ЭВМ. Блок синхронизации строится по стандартной
схеме с кварцевой стабилизацией частоты. Генератор синхроимпульсов построен по
схеме с управляемой микропрограммно длительностью такта, что повышает
быстродействие процессора за счет уменьшения его простоев.
Таймер предназначен для деления машинного времени на временные
интервалы. Представляет собой кварцевые часы, которые можно программно
опрашивать, устанавливать, использовать в качестве будильника, в определённое
время выдающего сигнал в процессор, или в качестве секундомера при замерах
интервалов времени между внешними событиями и т.д. Одно из применений регенерация оперативных запоминающих устройств, т.е. например каждые 55 мс
таймер выдаёт запрос на прерывание наивысшего приоритета, по наступлении
которого производится регенерация памяти.
12
Часть 2.
4. Разработка функциональной схемы КПДП с реализацией
повторяющегося ПДП.
Контроллер прямого доступа к памяти необходим в СВВ, для того, чтобы
возложить на него выполнение функций ЦПУ по управлению системной шиной и
обеспечение прямой пересылки информации между ОП и ВУ, без участия ЦПУ.
Если ЦПУ желает прочитать или записать блок данных, он прежде всего должен
поместить в КПДП информацию, характеризующую предстоящее действие. Этот
процесс называется инициализацией КПДП и включает в себя занесение в
контроллер следующих параметров:
 вида запроса (чтение или запись);
 адреса начальной ячейки блока памяти, откуда будет извлекаться и
вводиться информация;
 количество слов, подлежащих чтению или записи.
Первый параметр определяет направление пересылки данных: из ОП в ВУ или
наоборот. За исходную точку обычно принимается память, потому что под чтением
понимают считывание данных из ОП, а под записью – прием данных из ВУ в ОП.
Вид запроса запоминается в схеме логики КПДП. Второй параметр – адрес
начальной ячейки – хранится в регистре адреса контроллера. После передачи
содержимое регистра адреса автоматически увеличивается на единицу, т.е. в нем
формируется адрес следующей ячейки ОП. Размер блока в словах заносится в
счетчик данных контроллера. После передачи каждого слова содержимое счетчика
данных автоматически уменьшается на единицу. Нулевое значение счетчика данных
свидетельствует о том, что пересылка блока данных завершена.
Для построения контроллера целесообразно применить специализированную
БИС Am2942, являющуюся генератором адреса ПДП (эта БИС имеет разрядность 8
бит, поэтому для получения 32-разрядного контроллера необходимо объединить 4ре ИМС). Микропрограммное УУ, входящее в состав КПДП можно выполнить с
помощью секвенсора Am2910, использую конвейерную обработку микрокоманд
(для сокращения длительности такта).
Сброс контроллера в исходное состояние при включении питания или в
процессе работы будет производиться путем подачи на вход OE ИМС Am2910
сигнала RESET, имеющего активный низкий уровень, и если линии выходной шины
Y этой БИС будут подключены через отдельные резисторы к шине +5V, то после
перехода линий шины в высокоомное состояние на входе МПП установится адрес
«111…1».
Для уменьшения количества внешних связей КПДП будет иметь по одной
линии:
1) Запрос ВУ;
2) Готовность ВУ;
3) «Готов к обмену»;
4) «Завершение обмена».
13
КПДП
ВУ 1
1
2
3
ВУ 2
ВУ M
4
Рис. 6. Способ подключения ВУ к КПДП.
Эффективность ПДП зависит от того, как реализовано распределение
системной шины между КПДП и ЦПУ в процессе пересылки блока. Я решил, что
будет достаточно эффективно в данном проекте ЭВМ применить режим пропуска
цикла, в котором после передачи каждого слова КПДП на один цикл шины
освобождает системную шину, предоставляя ее на это время ЦПУ. Поскольку
КПДП все равно должен ждать готовности ВУ, это позволяет ЦПУ эффективно
распорядиться данным обстоятельством.
Структурно КПДП состоит из следующих компонент:
 схема управления КПДП (осуществляет управление КПДП);
 регистры Команд, состояния и данных (для обмена информацией ЦПУ –
КПДП);
 4 каналов ПДП (реализуют непосредственно логику ПДП).
Выполнение операции ПДП будет происходить следующим образом (на
примере записи в ОП):
1. ЦПУ получив команду ввода/вывода записывает по адресу нужного ВУ
парвметры ввода/вывода и делает пометку в ОП, что данное ВУ занято;
2. Соответствующее ВУ выдает запрос по линии Запрос ВУ в КПДП;
3. В это время КПДП непрерывно опрашивает входы Запрос ВУ каналов и
при обнаружении запроса, запоминает наиболее приоритетное и
дожидается инициализации:
4. КПДП, получив параметры инициализации, разрешает работу канала
ПДП, номер которого был запомнен ранее и ожидает сигнала Готовность
ВУ;
5. Подготовив данные, ВУ выдает сигнал «Готовность ВУ»;
6. Получив сигнал «Готовность ВУ», КПДП выставляет «Запрос на ПДП» в
ЦПУ и, получив «Подтверждение ПДП», посылает в ВУ сигнал «Готов к
обмену», и вырабатывает сигналы управления ОП;
7. Получив сигнал «Готов к обмену», ВУ выставляет на выход данные,
которые по системной шине пересылаются в ОП под управлением КПДП;
8. Происходит инкрементация адреса и декрементация счетчика числа слов
и проверка условия («Готовность ВУ» и НЕ(I/OERR) и НЕ(DON)) – т.е.
это означает следующее: ВУ готово к продолжению передачи, ошибок
ввода/вывода система контроля по паритету не обнаружила и количество
слов для передачи не исчерпано;
9. Если все в порядке, то продолжается обмен до тех пор пока не будет
определен конец обмена (встроенными средствами Am2942) или не
закончится подготовленный ВУ блок данных;
14
10.Если вышеуказанное условие дает отрицательный результат, то сигнал
«Готов к обмену» пассивизируется, снимается «Запрос на ПДП» и
выясняется причина:
 ВУ не готово, обмен не завершен. Необходимо продолжить
тестирование условия
(«Готовность ВУ» и НЕ(I/OERR) и
НЕ(DON)) и по получении положительного результата продолжить
работу. Если по прошествии определенного времени устройство все
еще не готово, то необходимо выставить сигнал «Завершение
обмена» и запрос прерывания ЦПУ;
 Система контроля ввода/вывода по паритету обнаружила ошибку.
Логика управления КПДП инкрементирует значение счетчика
попыток (Сч.П.; он сбрасывается перед началом первой передачи и
нужен для исключения зацикливания передач в случае
систематической ошибки в СВВ) и полученное из него значение
через компаратор сравнивается с тем, что заложено в
микропрограмму и является допустимым числом попыток передач
(максимум 1) и в случае совпадения (сигнал «Количество передач
исчерпано» активизируется и подается с компаратора на MUX
условий) обмен с ВУ завершается, активизируется сигнал
«Завершение обмена», в регистр состояний КПДП записываются
сигналы состояний с ВУ и дополнительные сигналы с КПДП,
сигнализирующие о состоянии КПДП и делается запрос на
прерывание ЦПУ. В случае, если количество попыток передач не
исчерпано, устройство Am2942 инициализируется заново (в нем
есть все для реализации этого под управлением логики КПДП) и
все повторяется с пункта 2. Таким образом КПДП поддерживает
реализацию повторяющегося ПДП;
 Обмен завершен (сигнал DON). Устройство am2942 определило,
что передача завершено (количество слов необходимых к передаче
по команде из ЦПУ исчерпано) и выставляется сигнал «Завершение
обмена» и сигнал запроса на прерывание ЦПУ;
Программа-обработчик прерываний по вводу/выводу по меткам в ОП
определяет самое приоритетное занятое ВУ, сбрасывает метку и читает регистр
состояния использовавшегося КПДП для определения успешного или аварийного
завершения операции.
Подробная структура контроллера представлена на (рис.7) в приложении.
На (рис.8) представлена подробная схема канала ПДП.
15
5. Выводы по работе.
В процессе проделанной работы были получены навыки разработки структуры
микроЭВМ. Рассмотрены форматы системных шин, взаимодействие между
различными периферийными устройствами и ЦПУ: обработка прерываний,
формирование физического адреса устройства.
Чтобы разработать КПДП, мне пришлось изучить необходимую литературу, в
результате чего я познакомился с элементами методологии проектирования
аппаратных средств вычислительной техники.
Выполняя эту работу, я приобрел навыки разработки узлов ЭВМ на
структурном, функциональном и алгоритмическом уровнях.
16
6. Список литературы.
1.
2.
3.
4.
Цилькер Б.Я.,Орлов С.А. Организация ЭВМ и систем: Учебник для
ВУЗов - СПб.:Питер, 2004. – 668с.
Дж. Мик, Дж.Брик. Проектирование микропроцессорных устройств с
разрядно- модульной организацией. M., Издательство «МИР», 1984 г.
Шевкопляс Б.В. Микропроцессорные структуры. Инженерные решения.
М. “Радио и связь”, 1993 г.
Схемотехника. Руководство к курсовой работе. /В.И. Соболев, В.Ф.
Гребенников. НГТУ, 1997 г.
17
18
32
A/DB
IntDB
Рис.7. Укрупненная структурная схема КПДП.
32
32
32
PROM
D RG
Q
CLK
IOW#
C
L
DO
A
OE
32
RG
D
L
CLK
C
OE
32
RG
Q
IOR#
D
L
C
OE
КАНАЛ Г.О.
З.О.
1 ПДП Готовность
ВУ
DON
Q
Готовность ВУ
D CT2
R
Q
L
V
32
CS1#
A= =
Запрос ВУ
КАНАЛ
2 ПДП
Y
B
Запрос ВУ
IntB
КАНАЛ
3 ПДП
12
MUX
Y
CO
CLK
C
RG
DO
A
Y
CLK
FL
Am 2910
CC
CCE
PROM
12
A
RESET
D RG
1
Q
Q
C
L
2
1
0
OE
6
5
4
3
2
1
0
...
...
CLK
C
+5V
D RG Q
CS1#
CS2#
CS3#
CS4#
CLK
«Готов к обмену» (Г.О.)
CS4#
«Завершение обмена» (З.О)
Запрос ПДП
Запрос прерывания ЦП
MEMR#
MEMW#
Селектирующий бит
W# W#
Г.О.
З.О.
Готовность ВУ
Запрос ВУ
C
OE
1
CLK
2
1
0
КАНАЛ
4 ПДП
ME
DC 7
3 HPRI
2
1
0
Запрос ВУ
Q
D RG
OE
З.О.
Готовность ВУ
CS3#
PE
RLD
&
D
C
OE
Г.О.
Запрос ВУ 1
Запрос ВУ 2
Запрос ВУ 3
Запрос ВУ 4
D
I
З.О.
Готовность ВУ
CS2#
C
Количество передач исчерпано
Подтверждение ПДП
Готовность ВУ
Запрос ВУ
I/OERR
IOW#
DON
Г.О.
19
«Завершение обмена»
DON
32
8
Ie#
I0-I2
I3
OE#
D
8
Ie#
I0-I2
3 I3
OE#
3
Ie#
I0-I2
I3
OE#
Am 2942
DON
DON
D
3
Ie#
I0-I2
I3
OE#
D
DON
+5V
«Готов к обмену»
Запрос ВУ
«Завершение обмена»
Готовность ВУ
&
DON
&
8
D
Am 2942
3
8
Am 2942
4
Am 2942
«Готов к обмену»
CS#
Рис.8. Укрупненная структурная схема канала КПДП.
20
Документ
Категория
Компьютеры и периферийные устройства
Просмотров
25
Размер файла
444 Кб
Теги
кислый
1/--страниц
Пожаловаться на содержимое документа