close

Вход

Забыли?

вход по аккаунту

?

Варламов

код для вставкиСкачать
МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ
ОДЕСЬКИЙ ДЕРЖАВНИЙ ЕКОЛОГІЧНИЙ УНІВЕРСИТЕТ
Кафедра Інформаційних технологій
Факультет КНМ
Курсовий проект
з дисципліни «Комп’ютерна схемотехніка ”
на тему “Синтез та дослідження схем лічильників з довільним модулем та
порядком лічення ”
Виконав студент групи K-34
Чакир В.В.
Керівник Препелиця Г.П.
Курсовий проект перевірений та
допущений до захисту
<<___>>________________2015p.
_______________________________
(підпис керівника)
Одеса 2015
2
Зміст
Список скорочень.................................................................................................. 4
Вступ ...................................................................................................................... 5
Завдання на проектування із вказівкою варіанта .............................................. 6
1 Основні теоретичні відомості про лічильникові схеми ................................. 7
1.1 Визначення й класифікація схем лічильників ............................................. 7
1.2 Способи організації перенесень між розрядами лічильника
Синхронні й асинхронні лічильники .................................................................. 8
1.3 Схеми асинхронних двійкових підсумовуючих і лічильників,
що віднімають, на синхронних і асинхронних тригерах .................................. 9
1.4 Двійково-десяткові коди (ДДК) і двійково-десяткові
лічильники (ДДЛч) ............................................................................................. 10
2 Синтез підсумовуючого синхронного десяткового лічильника
з довільним порядком лічення рахунку (що працює в коді 4221) ................. 11
2.1 Побудова кодованої таблиці переходів синхронного
лічильника............................................................................................................ 11
2.2 Побудова кодованої таблиці функцій збудження тригерів
заданого типу ....................................................................................................... 12
2.3 Одержання функцій збудження тригерів лічильника в
досконалій формі ................................................................................................ 13
2.4 Сумісна мінімізація функцій збудження
синхронного лічильника.................................................................................... 13
2.5 Побудова схеми синхронного
підсумовуючого лічильника .............................................................................. 14
3 Синтез підсумовуючого асинхронного десяткового лічильника з
довільним порядком лічення (що працює в коді 4221) ................................... 15
3.1 Побудова часової діаграми роботи лічильника ......................................... 15
3.2 Визначення по ЧД функцій синхронізації тригерів .................................. 16
3.3 Побудова схеми асинхронного лічильника ................................................ 16
4 Синтез реверсивного синхронного десяткового лічильника,
що працює в коді 4221 ........................................................................................ 17
4.1 Побудова кодованої таблиці переходів
реверсивного лічильника ................................................................................... 17
4.2 Побудова кодованої таблиці функцій
збудження Т-тригерів ......................................................................................... 18
4.3 Одержання функцій збудження тригерів
лічильника в досконалій формі ........................................................................ 18
4.4 Спільна мінімізація функцій збудження
реверсивного лічильника ................................................................................... 19
4.5 Побудова часової діаграми роботи РСЛч ................................................... 20
4.6 Побудова схеми реверсивного лічильника ................................................ 20
Висновок ............................................................................................................. 21
3
Перелік посилань ................................................................................................ 22
Додатки ................................................................................................................ 23
Додаток А – Схема принципова синхронного лічильника,
що працює в коді 4221 ........................................................................................ 24
Додаток Б – Схема принципова асинхронного лічильника,
що працює в коді 4221 ........................................................................................ 25
Додаток В – Схема принципова реверсивного лічильника,
що працює в коді 4221 ........................................................................................ 26
4
Список скорочень
СЧ - лічильник
У0 - установка в нуль (скидання в нуль)
У1 - установка в одиницю
АСЧ - асинхронний лічильник
ССЧ - синхронний лічильник
РССЧ - реверсивний синхронний лічильник
ВД - тимчасова діаграма
ГИ - генератор імпульсів
ГОЇ - генератор одиночних імпульсів
ДВ - діаграма Вейча
ДДК - двійково-десятковий код
ДЕ - десятковий еквівалент
СДНФ - досконала диз'юнктивна нормальна форма
СЬКНФ - досконала кон'юнктивна нормальна форма
КТФВ - кодована таблиця функцій збудження
ЛЕ - логічний елемент
ЛУ - логічна умова
МДНФ - мінімальна диз'юнктивна нормальна форма
ОФ - операторна форма
СП - сигнал перенесення
СС - система числення
ТІ - таблиця істинності
ТКСП - таблиця кодів сигналів перенесення
ТФВ - таблиця функцій збудження
УТП - умовна таблиця переходів
ЕА - елементарний автомат (тригер)
ЕОМ - електронно-обчислювальна машина.
ШД- шина даних.
5
Вступ
Метою даного курсового проекту є вивчення способів організації
перенесень в лічильниках за допомогою синтезу і дослідження простого
синхронного лічильника з довільним модулем і ладом рахунку, а також синтезу
і дослідження відповідного асинхронного і реверсивного лічильників,
придбання навиків в збірці наладці і експериментальному дослідженні різних
схем лічильників. Схеми отриманих лічильників реалізуються на логічних
елементах І-НЕ. У процесі розробці заданого лічильника необхідно побудувати
тимчасову діаграму роботи лічильника без врахування тимчасових затримок.
6
Завдання:
Спроектувати синхронний і асинхронний двійково-десятковий-лічильник
на Т тригерах, використовуючи код, що само доповнюється, 4221,опанувати
методи синтезу синхронних і асинхронних лічильників, отримати навики в
створенні, наладці і експериментальному дослідженні різноманітних схем
лічильників.
Варіант № 45
Номер коду 17 по таблиці 5.2 [3].
Тип триеру – Т
Десяткове число
Двійковий код
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
4221
0
1
4
5
6
9
10
11
14
15
7
1 Основні теоретичні відомості про лічильникові схеми
Визначення і класифікація лічильників
Лічильником (СЧ) називають цифровий автомат для збереження nразрядного числа, який дозволяє збільшити (зменшити) це число на одиницю
або задану константу і часто містить ланцюг установки в нуль. Лічильники
можуть також виконувати функції прийому і видачі чисел.
Максимальне число стійких внутрішніх станів СЧ називається його модулем N.
Модуль – це максимальне число одиночних вхідних сигналів, що вважаються,
які може рахувати лічильник. Число тригерів, необхідних для побудови
лічильника, дорівнює числу його розрядів і визначається по формулі n = ] log2
N [, де дужки ][ означають округлення у бік більшого цілого числа.
Вхідний сигнал визначає перехід лічильника з одного стійкого стану в інше.
Передбачається можливість переходу лічильника з будь-якого стану в
початкове під дією спеціального сигналу скидання, що управляє, в нуль (У0).
Крім того, лічильник може встановлюватися в початковий стан після
завершення чергового циклу роботи – підрахунку числа вхідних сигналів, яке
дорівнює модулю лічильника.
По функціональних ознаках лічильники класифікуються таким чином.
По модулю рахунку лічильники діляться:
–на двійкові лічильники або лічильники з модулем N = 2n, n = 1,2,3.
–на недвійкові лічильники.
По напряму рахунку: прості і реверсивні лічильники.
По вигляду порозрядного перенесення ділять на СЧ:
–с послідовним перенесенням (асинхронні лічильники АСЧ);
–с паралельним перенесенням (синхронні лічильники ССЧ).
Основні характеристики лічильників, які визначають їх швидкість, – розділова
здатність і час установки коду СЧ. Під розділовою здатністю розуміють
мінімально допустимий період Т проходження вхідних сигналів, по якому
лічильники працює без збоїв. Часом установки коду є інтервал часу між
моментом приходу вхідного сигналу і моментом завершення найдовшого
перехідного процесу в схемі при переході до нового стійкого стану. Важливим
окремим випадком лічильників з недвійковим модулем є двійково-десяткові
лічильники (десяткові) з модулем рахунку 23 < M < 24. Для представлення
однієї десяткової цифри десятковий СЧ повинен містити не менше чотирьох
тригерів. Але оскільки 4-розрядним лічильником можна представити 16 різних
станів, то синтез таких лічильників лежить у виключенні шести непотрібних
станів і забезпечення вибраного ладу перерахунку 10 станів, які залишилися.
8
1.2 Способи організації перенесень між розрядами лічильника.
Асинхронні і синхронні лічильники.
Проблема швидкодії лічильників вирішується використанням
різноманітних методів перенесення міжрозрядної інформації. Найпростішим є
послідовне перенесення, яке забезпечує найменшу швидкодію. Суть цього
методу лежить в тому, що сигнали перенесення з кожного попереднього
розряду послідовно передаються в останніх. Робота кожного подальшого
розряду можлива тільки після завершення роботи попереднього.
Лічильники з послідовним перенесенням називаються асинхронними
(АСЧ). Асинхронні лічильники можуть будуватися як на асинхронних, так і на
синхронних тригерах з рахунковим входом. Максимальна швидкодія
лічильника забезпечується паралельним перенесенням, яке реалізується за
допомогою логічних елементів. Функції цих елементів полягають в тому, що за
допомогою їх аналізується стан всіх молодших розрядів і залежно від
комбінації їх станів виробляється сигнал перенесення. Лічильники з
паралельним перенесенням називаються синхронними (ССЧ), оскільки всі
тригери в них спрацьовують одночасно (синхронно) незалежно від їх
розміщення в схемі і від початкового стану лічильника. Тактовий сигнал
подається на входи синхронізації відразу всіх тригерів лічильника.
Багаторозрядний лічильник підвищеної швидкодії розбивають на групи, кожна
з яких містить не більше чотирьох тригерів. Групи об'єднуються між собою
послідовно. Притому останній тригер попередньої групи є джерелом
синхронізації для подальшої. Такий метод організації перенесень називають
паралельно-послідовним. З його допомогою забезпечується синхронний режим
роботи в середині кожної групи і послідовна передача інформації від групи до
групи.
Порівнюючи методи перенесень, визначимо, що перевага асинхронних
лічильників – це простота їх структури. До недоліків АСЧ відносяться:
– низька швидкодія із-за довгого часу скидання в нуль;
– вірогідність появи проміжних нестійких станів при установці нового коду в
лічильнику.
Лічильники з паралельно-послідовним перенесенням по швидкодії і
складністю займають проміжне місце між синхронними і асинхронними.
1.3 Схеми двійкового ССЧ на Т-тригерах (а) і JK-тригерах (б)
На мал. 1.1,а змальована схема двійкового СЛЧ на синхронних Tтригерах. Рахунковий сигнал подається на входи синхронізації всіх тригерів
лічильника разом.
На мал. 1.1,а видно, що число входів ЛЕ І зростає із збільшенням розрядності
лічильника. Оскільки число входів в реальних ЛЕ кінцеве і вантажна здатність
9
виходів тригерів обмежена, то розрядність лічильників з паралельним
перенесенням зазвичай невелика і на практиці не перевищує чотири.
Малюнок 1.1 - Двійковий ССЧ на Т-тригерах (а) і реальних JK-тригерах (б)
1.4 Двійково - десяткові коди (ДДК) і двійково - десяткові лічильники (ДДСЧ)
Для зручності сприйняття людиною-оператором цифрова вимірювальна
інформація має бути представлена в десятковому коді. В цьому випадку для
передачі, обробки і зберігання даних зазвичай використовують двійководесяткові коду, які легко перетворюються на десятковий код і просто
реалізовуються технічними засобами. Ці властивості обумовлені широким
використанням двійково-десяткових кодів в інформаційно-вимірниках
системах і цифрових пристроях виміру і обробки даних.
У двійково-десяткових кодах кожна десяткова цифра представляється
групою цифр, яка складається з чотирьох двійкових розрядів двійкової тетради.
Така група дозволяє сформувати 16 різноманітних наборів. У десятковій
системі використовується тільки 10 цифр, тобто шість наборів зверху.
Оскільки зайвими можуть бути будь-які шість наборів, то це приводить до
великого числа варіантів побудови двійково-десяткових кодів.
Хай кожна десяткова цифра представляється у вигляді
N=α1q1+ α2q2+ α3q3+ α4q4 , де αі (і=1, 2, 3, 4) – двійкова цифра (0 або 1); qі - вага
n-го розряду. Зрозуміло, що кодування всіх десяткових цифр необхідно, щоб
сума вагів була не менша як 9. Двійково-десяткових коди змальовуються
визначенням вагів всіх чотирьох розрядів.
Особливу групу складають само доповнюючі двійково-десяткові коди.
Характерна особливість цих кодів - сума двійкового коду будь-якої десяткової
цифри і її інверсного двійкового коду повинні дорівнювати двійковому коду
10
цифри 9. Такі коди дозволяють легко визначити перенесення в старшу тетраду і
отримати зворотний або додатковий при десятковому підсумовуванні.
Всі перераховані двійково-десяткові коди називають зваженими. Кожному
розряду в таких випадках поставлена у відповідності певна вага. Використання
зважених двійково-десяткових кодів полегшує переклад чисел з однієї системи
числення в іншу.
Синтез будь-яких синхронних двійкових та недвійкових лічильників з
природним і довільним ладом числення проводиться однаково за допомогою
спільного методу синтезу цифрових автоматів.
Організація перенесень між десятковими розрядами в ДДСЧ
Перенесення між десятковими розрядами двійково-десяткового лічильника
утворюється при появі коду, який відповідає цифрі “9”. Якщо використовувати
надмірні набори, то можна мінімізувати вираження для сигналу перенесення.
Для цього необхідно занести в діаграму Вейча надмірні набори і набір, який
відповідає цифрі “9” в даному двійково-десятковому коді, інші поля діаграми
заповнюють нулями. Для того, що розгледів вище приклад перенесення в
старший розряд мінімізується діаграмою Вейча. Перенесення рі є
синхросигналом для тригерів старшої групи.
2 Синтез синхронного десяткового лічильника, що підсумовує, з довільним
ладом числення (код 4221)
2.1 Побудова кодованої таблиці переходів синхронного лічильника Т-триггера
Спроектуємо двійково-десятковий лічильник, що підсумовує, працює в
коді 4221. Як елементарний автомат використовуємо Т-триггер, умовна
таблиця переходів (УТП) якого приведена в таблиці 2.1.
ДЭ
X
Q4
Q3
Q2
Q1
Q4
0
0
0
0
0
0
1
0
0
0
1
0
4
0
1
0
0
0
5
0
1
0
1
0
6
0
1
1
0
1
9
1
0
0
1
1
10
1
0
1
0
1
11
1
0
1
1
1
14
1
1
1
0
1
15
1
1
1
1
0
1
Q3
Q2
Q1
0
0
1
1
0
0
1
0
1
1
1
0
0
0
1
0
1
0
0
1
1
1
1
0
1
1
1
0
0
0
A
11
2.2 Побудова кодованої таблиці функцій збуджень Т-тригера
Сигнал до в синхронних лічильниках подається на входи синхронізації
всіх тригерів одночасно. Оскільки прості лічильники (що складають або
віднімають) виконують тільки одну мікро операцію, на яку орієнтована їх структура,
то вони не містять шин, що управляють (l=Іоg2 l= 0 ). Скидання лічильника до нуля
здійснюватимемо за допомогою асинхронних настановних входів Но тригерів. За
КТП ССЧ (таблиця 2.2) та УТП (таблиця 2.1) будуємо кодовану таблицю функцій
збудження КТФЗ (таблиця 2.3), з якою вибираємо функції збудження тригерів в
досконалих формах.
Таблиця 2.3 КТФЗ СЛЧ
0
1
4
5
6
9
1
0
1
1
1
4
1
5
Q4
Q3
Q2
Q1
Т4
0
0
0
0
0
0
0
0
1
0
0
1
0
0
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
0
1
0
1
1
0
1
1
1
0
0
1
1
1
1
1
Т3
Т2
Т1
0
0
1
1
0
1
0
0
1
0
1
1
1
1
1
0
1
1
0
0
1
1
0
1
0
0
1
1
1
1
ДЭ
A
X
Т
2.3. Отримання функції збудження Т-тригера в досконалих формах
Отримаємо функції збудження Т-тригера в досконалих формах за
допомогою таблиці 2.3 (КТФЗ ССЧ)
Т4=٧(6,15)=&(0,1,4,5,9,10,11,14)
Т3=٧(1,6,11,15)=&(0,4,5,9,10,14)
Т2=٧(5,6,9,15)=&(0,1,4,10,11,14)
Т1=٧(0,1,4,5,6,9,10,11,14,15)
2.4 Спільна мінімізація функції збудження лічильника, що підсумовує
Проводимо спільну мінімізацію функцій збудження за допомогою діаграм
Вейча:
12
2.5 Побудова схеми синхронного лічильника, що підсумовує
МДНФ функцій збудження тригерів спроектованого синхронного
лічильника мають такий вигляд:
(А також на діаграмі Вейча видно ще один варіант: замість Q4Q3Q1 ->
Q4Q2Q1, в даній курсовій роботі я використовуватиму перший варіант.)
4  Q4Q2  Q4Q3Q1
3  Q2Q1 Q4Q3Q1 Q4Q2 ;
2  Q4Q2  Q3Q1 Q4Q2 ;
1  1;
13
K
1
2
3
4
5
6
7
8
9
10
11
t
Q1
t
Q2
t
Q3
Q4
Сост. 0
Счёт 1
t
1
2
4
3
5
4
6
5
9
6
10
7
11
8
14
9
15
10
0
11
Тимчасова діаграма роботи функцій синхронного лічильника на Т-тригерах в
коді 4221
Схема спроектованого синхронного лічильника на Т-тригерах показана в
додатку А.
3 Синтез сумарного асинхронного десяткового лічильника з довільним ладом
3.1 Суть метода проектування АСЧ
На основі синхронних тригерів можна побудувати асинхронні лічильники. АСЧ
відрізняються при цьому тим, що на синхровходи З деяких тригерів личать не
тактові сигнали, а сигнали з виходів логічних елементів, пов'язаних з виходами
сусідніх тригерів, або безпосередньо з виходів сусідніх тригерів.
Ідея синтезу асинхронних лічильників - виявити можливість управління
деякими тригерами від сусідніх замість використання для цього тактових
сигналів. А оскільки число сигналів, що управляють, за одиницю часу з виходів
сусідніх тригерів менше числа тактових сигналів, то асинхронна організація
управління тригерами приводить до спрощення структури АСЧ порівняно з
ССЧ. Найпростіше реалізується управління даним синхронним тригером від
сусіднього так званим двійковим переходом, коли сигнал з виходу сусіднього
тригера подається безпосередньо на вхід синхронізації даного тригера, який
перетворюється на асинхронний Т, - тригер.
14
K
1
2
3
4
5
6
7
8
9
10
11
t
Q1
t
Q2
t
Q3
Q4
Стан. 0
Лічен. 1
t
1
2
4
3
5
4
6
5
9
6
10
7
11
8
14
9
15
10
0
11
Малюнок 3.1 - Тимчасова діаграма роботи функцій асинхронного лічильника
на Т-тригерах
3.3 Визначення по ЧД функцій синхронізації тригерів
Розгледимо синтез десяткового АСЧ, що працює в коді 4221. Функції
збудження відповідного ССЧ такі:
4  Q4Q2  Q4Q3Q1;
3  Q2Q1 Q4Q3Q1 Q4Q2 ;
2  Q4Q2  Q3Q1 Q4Q2 ;
1  1;
На ЧД (малюнок 3.1) видно від яких ближніх змін можуть синхронізуватись
дані тригери. Видно, що функції синхронізації, отримані алгоритмічно за
допомогою ЧД, повністю співпадають.
C4=Q3;
C3=k
C2=k
C1=k
T4=1
Схема синтезованого лічильника АСЧ на Т-тригерах показана в додатку Б.
15
4. Синтез реверсивного синхронного десяткового лічильника в коді 4221
4.1 Побудова кодованої таблиці переходів реверсивного лічильника
Синтез реверсивних синхронних лічильників принципово нічим не
відрізняється від синтезу простих синхронних лічильників. Різниця полягає
тільки в кодованій таблиці переходів, яка в реверсивних лічильниках містить
дві лави переходів: одна - для мікрооперації складання, інша - для
мікрооперації віднімання. По властивостях Т-тригера кодована таблиця функції
збудження буде аналогічна кодованій таблиці переходів реверсивного
синхронного лічильника.
Десятковій
еквівалент
A
x
0
(ддв)
1
(вдм)
0
1
4
5
6
9
10 11 14 15
Q4
Q3
Q2
Q1
Q4
0
0
0
0
0
0
0
0
1
0
0
1
0
0
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
1
1
0
1
0
1
1
0
1
1
1
1
1
1
0
1
1
1
1
1
0
Q3
Q2
Q1
Q4
0
0
1
1
1
0
0
0
1
0
1
0
1
1
0
0
0
0
1
0
0
1
0
0
0
1
1
1
1
1
0
1
1
1
1
1
0
0
0
1
Q3
Q2
Q1
1
1
1
0
0
0
0
0
1
1
0
0
1
0
1
1
1
0
0
0
1
0
1
0
0
1
1
1
1
0
4.2 Побудова кодованої таблиці функцій збудження реверсивного лічильника
Кодована таблиця функцій збудження реверсивного ССЧ на Т-тригерах,
побудована відповідно до таблиці 2.4 і з властивостями автомата (або його
УТП - таблиця. 2.1), приведена в таблиці 2.5.
16
Таблиця 2.5 – КТФЗ РСЛЧ на Т-тригерах
Десятковій
еквівалент
0
1
4
5
6
9
10
11
14
15
Q4
Q3
Q2
Q1
Т4
0
0
0
0
0
0
0
0
1
0
0
1
0
0
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
0
1
0
1
1
0
1
1
1
0
0
1
1
1
1
1
0
(ддв)
Т3
Т2
Т1
Т4
0
0
1
0
1
0
1
0
0
0
1
0
0
1
1
0
1
1
1
0
0
1
1
1
0
0
1
0
1
0
1
0
0
0
1
0
1
1
1
0
1
(вдм)
Т3
Т2
Т1
0
0
1
0
0
1
1
0
1
0
0
1
0
1
1
1
1
1
0
1
1
0
0
1
1
0
1
0
0
1
A
X
4.3 Отримання функцій збудження реверсивного лічильника в досконалій
формі
Не повністю певні функції збудження тригерів, отримані з таблиці 2.5 в
досконалих формах, мають вигляд:
Т4=٧(6,15,25)=&(0,1,4,5,9,10,11,14,16,17,20,21,22,26,27,30,31)
Т3=٧(1,6,11,15,20,25,30)=&(0,4,5,9,10,14,16,17,21,22,26,27,31)
Т2=٧(5,6,9,15,22,25,26)=&(0,1,4,10,11,14,16,17,20,21,27,30,31)
Т1=٧(0,1,4,5,6,9,10,11,14,15,16,17,20,21,22,25,26,27,30,31)
17
4.4 Спільна мінімізація функцій збудження реверсивного лічильника
Спільна мінімізація отриманих функцій виходить за допомогою діаграм Вейча
п'яти змінних:
18
МДНФ функцій збудження тригерів спроектованого реверсивного синхронного
лічильника мають такий вигляд:
4  XQ4Q2  X Q4Q2  XQ4Q3Q1;
3  XQ4Q2  X Q4Q3  XQ3Q2  XQ2Q1 X Q4Q2  X Q4Q3Q1;
2  Q4Q1 X Q3Q2Q1 Q4Q2 ;
1  1;
19
4.5 Побудова тимчасової діаграми роботи РССЧ
Додавання
------------------------------------------------------------------------>
K
1
2
3
4
5
6
7
8
Віднімання
< ---------------------------9
10
11
X
t
Q1
t
Q2
t
Q3
t
Q4
Стан
Лічен
t
0
0
1
1
4
2
5
3
6
4
9
5
10
6
11
7
14
6
15
5
0
4
Десяткові цифри в коді 4221
Малюнок 4.1 – Тимчасова діаграма роботи функції реверсивного лічильника на
Т-тригерах
Побудова Схеми РСЛЧ:
Зі всього вище отриманого ми можемо побудувати реверсивний лічильник.
Схему реверсивного лічильника наведено в додатку В
20
Висновок:
У даному курсовому проекті реалізований синхронний і асинхронний
двійково-десятковий лічильники на Т-тригерах для коду, що
самодоповнюючого , 4221, а також реверсивного лічильника для складання і
віднімання. Синхронний лічильник під час створення курсового проекту був
перевірений на стенді.
Також я опанував методи синтезу, отримав навики в створенні, наладці і
експериментальному дослідженні різноманітних схем лічильників.
21
Список ссилань:
1.Каган Б.М., Сташин В.В. Основи проектування мікропроцесорних пристроїв
автоматики. - ізд.«BoD», 1987. - 304 з.: мул.
2.Майоров С.А., Новиков Г.І. Структура електронних обчислювальних машин.
- Л.: Машинобудування, 1979.
3.Препелица Г.П. Схемотехніка ЕОМ. Практикум: навчальний посібник. –
Одеса,2002.
4.Самофалов Г.К. і ін. Цифрові електронні обчислювальні машини. - ДО.: Віща
шк., 1983. – 455.
22
Додатки:
ШД
23
Q4
&
&
Q1
Q3
Q3
Q1
1
&
C
Q1
Q3
Q4
Q1
T
TT
1
&
Q2
Q2
T
TT
Q2
Q2
&
&
C
Q1
2
Q3
Q4
&
Q1
Q3
Q4
Q3
&
Q2
Q4
Q3
T
TT
C
&
3
Q4
T
TT
&
Q2
Q4
Q4
Q3
&
C
Q3
Q2
4
Синтез та дослідження схем лічильників з
довільним модулем та порядком лічення
Лит.
Изм. Лист
Розробив
Провірив
Н. контр.
Затвердив
.
№ докум.
Чакір В.В.
Препелица Г.П
Підпис
Дата
Принципова схема
синхронного лічильника в коді
4221
Пономаренко О.Л.
Лис
т
Сербов М. Г.
Додаток А
1
Масса
Масштаб
1
1:1
Листів
3
ОДЕКУ, ФКН, гр. К-34
24
ШД
k
Q4
&
1
T
&
TT
Q1
C
1
Q1
1
T
TT
Q2
Q2
Q3
Q3
&
Q1
Q3
Q4
Q2
&
C
2
T
TT
Q2
Q2
&
&
Q3
Q3
Q1
C
3
T
TT
Q3
Q4
&
Q3
Q1
Q3
Q4
Q4
&
Q2
Q4
C
4
Синтез та дослідження схем лічильників з
довільним модулем та порядком лічення
Лит.
Изм. Лист
Розробив
Провірив
Н. контр.
Затвердив
.
№ докум.
Чакір В.В.
Препелица Г.П
Підпис
Дата
Принципова схема
асинхронного лічильника в коді
4221
Пономаренко О.Л.
Лис
т
Сербов М. Г.
Додаток Б
2
Масса
Масштаб
1
1:1
Листів
3
ОДЕКУ, ФКН, гр. К-34
ШД
Q4
&
k
Q1
1
X
Q3
25
&
Q1
T
TT
&
Q2
Q1
Q4
Q1
1
&
Q2
C
1
X
Q4
&
&
Q2
Q4
Q2
T
TT
X
&
Q3
X
Q3
Q2
&
C
Q2
X
Q2
&
Q1
X
Q4
Q2
X
Q4
Q3
Q1
X
Q4
X
X
Q4
Q3
T
TT
&
Q3
&
C
3
Q4
T
TT
&
&
Q2
Q4
Q2
2
Q4
&
C
X
4
&
X
Q3
Синтез та дослідження схем лічильників з
довільним модулем та порядком лічення
Лит.
Изм. Лист
Розробив
Провірив
Н. контр.
Затвердив
.
№ докум.
Чакір В.В.
Препелица Г.П
Підпис
Дата
Принципова схема
реверсивного лічильника в коді
4221
Пономаренко О.Л.
Лис
т
Сербов М. Г.
Додаток В
3
Масса
Масштаб
1
1:1
Листів
3
ОДЕКУ, ФКН, гр. К-34
Документ
Категория
Научные отчеты
Просмотров
65
Размер файла
682 Кб
Теги
варламов
1/--страниц
Пожаловаться на содержимое документа