close

Вход

Забыли?

вход по аккаунту

?

Сероштан (2)

код для вставкиСкачать
Министерство образования и науки РФ
Федеральное агентство по образованию
Государственное образовательное учреждение
высшего профессионального образования
Новосибирский государственный технический университет
Курсовой проект по дисциплине
“Организация ЭВМ”
Выполнил: Сероштан В.Ю.
Факультет: АВТ
Группа:
АМ-411
Преподаватель: Гребенников В.Ф.
Новосибирск, 2007 г.
Реферат
Данный курсовой проект представлен на 20 страницах и содержит 8 рисунка.
В курсовом проекте будут использованы следующие сокращения:
КПДП – контроллер прямого доступа к памяти,
ОБ – операционный блок,
МУУ – микропрограммное устройство управления,
ОП – основная память,
МК – микрокоманда,
ЭВМ – электронно-вычислительная машина,
ЗУ – запоминающие устройства,
МПП - микропрограммная память,
МПС – микропроцессорная секция,
АЛУ – арифметическое логическое устройство,
ПНА – преобразователь начального адреса,
БС – блок синхронизации,
СВВ – система ввода-вывода,
ЦПУ – центральное процессорное устройство,
БУП – блок управления прерываниями.
2
Содержание:
1. Цель проекта .......................................................................................................................................4
2. Состав ЭВМ и основные параметры..............................................................................................4
3. Индивидуальные исходные данные ...............................................................................................4
4. Разработка и описание структурной схемы .................................................................................5
4.1 Структурная схема ЭВМ ............................................................................................................5
4.2 Описание центрального процессора ........................................................................................6
4.3 Описание системы прерываний................................................................................................8
4.4 Основная память ........................................................................................................................9
4.5 Синхронизация ...........................................................................................................................10
4.6 Начальная инициализация ЭВМ ............................................................................................10
4.7 Таймер ..........................................................................................................................................11
4.8 Клавиатура и монитор ..............................................................................................................11
5. Разрабатываемый блок: контроллер ПДП .................................................................................12
6. Выводы ..............................................................................................................................................20
7. Список литературы .........................................................................................................................21
3
1. Цель проекта
Углубление и закрепление теоретических знаний, приобретение навыков разработки узлов
ЭВМ на структурном, функциональном и алгоритмическом уровнях. Курсовой проект посвящен
разработке структурной схемы гипотетической ЭВМ, функциональной схемы и алгоритма
работы конкретного блока, входящего в состав этой ЭВМ.
2. Состав ЭВМ и основные параметры
В состав ЭВМ входят следующие блоки:
- центральный процессор
- память
- блок синхронизации
- система прерываний
- таймер
- система ввода - вывода
- монитор
- клавиатура.
Основные параметры ЭВМ:
адресность ЭВМ - двухадресная;
длина команды - переменная.
Разрядность ЭВМ и минимальный объем оперативной памяти выбираются самостоятельно,
но должны удовлетворять следующим ограничениям:
разрядность - не менее 16;
емкость ОП - не менее 4 Мбайт.
3. Индивидуальные исходные данные
Структура ЭВМ: двухшинная.
Система прерываний: цепочечная, макроуровень.
ОП: многоблочная.
Ввод/вывод: ПДП.
Контроль ПДП по паритету.
Разрабатываемый блок – Контроллер ПДП.
4
4. Разработка и описание структурной схемы
4.1 Структурная схема ЭВМ
Структура ЭВМ – двухшинная (рисунок 1). Состав шин: мультиплексированная шина адреса
и данных (DA) и шина управления (CB). Двухшинная организация предполагает передачу
адреса и данных по одним и тем же физическим проводникам в разные моменты времени за
счёт мультиплексирования. Разрядность шины адреса/данных – 32 бита.
Шина управления предназначена для управления работой ЭВМ и содержит такие сигналы,
как: запрос памяти MEMRQ, запрос регистров ввода-вывода IORQ, сигналы вывода-ввода
информации RD/WR, запрос прерывания INT, подтверждение прерывания INTA, синхросигнал,
сигнал сброса RST, сигнал, определяющий информацию на шине DA как адрес, или как данные
и т.д.
При включении питания (и пока активен RST) процессор, чтобы избежать, гонок на шине
адрес/данные, должен держать сигналы MEMRQ и IORQ неактивными – это запретит
устройствам вывод на шину адрес/данные. Внутри процессора выходы всех регистров
переведены в третье состояние. Далее секвенсор МУУ выбирает микрокоманду, и ЭВМ уже
работает в обычном режиме.
Контроллеры
прерываний
ЦП
Системная
шина
Блок
синхронизации
INT
ПЗУ
ОЗУ
CLK
Контроллер ОП
D/A
Bus
CB
Контроллеры монитора
и клавиатуры.
Монитор
Контроллер ПДП
Клавиатура
ПУ1
Рисунок 1 - Структурная схема ЭВМ.
5
Таймер
ПУn
4.2
Описание центрального процессора
В состав центрального процессора входит операционный блок, включающий в себя
процессорную секцию, микропрограммное устройство управления. МУУ осуществляет
управление работой ЭВМ (рисунок 2).
В состав процессорной секции входят:
 регистровое ЗУ (РЗУ);
 арифметико-логическое устройство (АЛУ);
 статусный регистр;
 средства связи и внешней шиной адрес/данные;
Микропроцессорная секция вырабатывает на своих выходах флаги переполнения, нуля,
переноса и знака. Эти флаги загружаются в регистр слова состояния через мультиплексор MS
Rg.CC. Возможна также загрузка слова состояния из памяти, если оно перед этим было
сохранено в ней.
Регистры
выходных
данных/адреса
служит
для
запоминания
данных/адреса,
предназначенных для ОП, либо на устройств ввода-вывода.
Данные в микропроцессорную секцию могут поступать из команды, из микрокоманды, из
регистра входных данных. Адрес внутреннего регистрового файла МПС может задаваться как
из команды, так и из микрокоманды. Для выбора источника этого адреса служит мультиплексор.
Управление всеми мультиплексорами и регистрами операционного блока осуществляется
микропрограммно.
В состав МУУ входят:
 Регистр команд;
 Преобразователь начального адреса (ПНА);
 Секвенсор микрокоманд;
 Микропрограммная память (МПП);
 Регистр микрокоманд.
 Блок контроллера прерываний
Код операции из регистра команд поступает на вход преобразователя начального адреса,
который представляет собой комбинационную схему, структура которой зависит от системы
команд и микропрограмм, соответствующих этим командам и их распределению в памяти
микропрограмм. С ПНА выдается адрес подпрограммы. Секвенсор выбирает источник адреса и
выдает его на адресные входы микропрограммной памяти.
Из памяти выбирается микрокоманда и попадает в регистр микрокоманд. Микрокоманда
хранится в регистре микрокоманд в течение времени ее выполнения (т.е. 1 такт). В момент,
когда микрокоманда начинает выполняться, секвенсор формирует адрес следующей
микрокоманды.
Конвейер позволяет повысить производительность ЭВМ. Однако, при условных или
безусловных переходах эффективность конвейера равна нулю, т.к. адрес следующей
микрокоманды поступает из текущей микрокоманды, т.е. операционный блок простаивает один
такт. Но так как отсутствие операций перехода значительно сокращает возможности ЭВМ, то в
разрабатываемой структуре реализована возможность таких переходов.
Для устранения конфликтов между выходами ПНА и RG MK (а точней той частью, которая
отвечает за адрес перехода) задействованы выходы секвенсора, которые управляют
разрешением выборки адреса или из ПНА или из регистра микрокоманд.
6
Из
Рг_МК
DB / AB
AB
БВА
Рг_К
Контр.
прер.
A
ПНА
B
ОБ
Из Рг_МК
I
МПС
D
MUX
D
Секвенсор
INTR
A
Y
INTEN
INTA
I
Регистр
статуса
T4-11
МПП
Логика
сдвигов
От
УП
Контр.
прер.
I
Y
bus
Рг_Д
Рг_МК
Рг_А
CB
DB/AB
Рисунок 2 - Структурная схема ЦП.
7
4.3 Описание системы прерываний
Контроллер прерываний обеспечивает последовательную обработку прерываний на
макроуровне. Макропрерывание обрабатывается только по окончании выполняемой на момент
запроса команды.
С точки зрения программы при появлении запроса на прерывание выполняется
последовательность действий из следующих шагов:
1.Распознавание запроса на прерывание – происходит распознавание процессором запроса на
прерывание, поступающего по линии запросов на прерывание.
2.Запоминание состояния прерванного процесса.
3.Опрос устройств – процессор определяет устройство, подавшее запрос на прерывание.
4.Вызов подпрограммы обработки прерывания – адрес подпрограммы, соответствующей
устройству, запросившему прерывание, берется из таблицы опроса.
5.Восстановление и возврат.
DB/AB
ЦП
IN
T ПУ1
IN
T ПУ2
IN
T ПУ3
Рисунок 3 - Структурная схема системы прерывания.
Имеется одна общая для всех устройств линия запроса на прерывание. Получив запрос,
процессор посылает сигнал, подтверждающий получение запроса. Сигнал подтверждения
прерывания проходит от одного устройства к другому до тех пор, пока не достигнет устройства,
пославшего запрос на прерывание. Тогда это устройство подает свой идентифицирующий номер
(вектор) на шину данных. Для такой структуры характерны более низкие затраты программных
и аппаратных средств, однако распределение приоритетов устройств, здесь фиксировано. Кроме
того, сигнал INTA (Interrupt Acknowledge – Подтверждение прерывания) проходит через
устройства с некоторой временной задержкой.
Опишем работу контроллера прерываний. На входе запроса прерываний INT возникает
запрос прерывания, порождаемый одним из периферийных устройств. При этом триггер в
контроллере прерываний устанавливается в единичное состояние. Этот триггер нужен для того,
чтобы запомнить сигнал прерывания до окончания выполняемой в данный момент машинной
макрокоманды. Если прерывание не замаскировано, то схема формирования сигнала
прерывания формирует сигнал INT, подаваемый на вход мультиплексора флагов МУУ. По
окончании команды этот флаг тестируется и если он установлен, то происходит прерывание,
вызывающее подпрограмму опроса устройств, которая передает управление по
соответствующему адресу из таблицы.
При выходе из прерывания МУУ формирует сигнал сброса прерывания. Этот сигнал
сбрасывает триггер в нулевое состояние.
При обработке внутренних прерываний необходим еще один контроллер прерываний, т.к.
внутренние прерывания обрабатываются только на макроуровне. Главное отличие обработки
внешних и внутренних прерываний в том, что если приоритет внутреннего прерывания меньше,
чем обрабатываемое прерывание в данный момент, то оно сбрасывается, а не сохраняется.
8
4.4 Основная память
В системе используется ОЗУ динамического типа. Емкость ОЗУ – 2Мбайт.
ПЗУ – PROM, с однократным программированием. Емкость ПЗУ- 1Мбайт.
Управление памятью осуществляется с помощью контроллера.
Для организации работы ОЗУ необходимо использование контроллера памяти, в котором
реализованы следующие основные функции:
- Прием управляющих сигналов с ШУ и выполнение соответствующих действий.
- Дешифрацию поступающего адреса и определение физического местоположения указанной
ячейки памяти.
- Выработка мультиплексированного адреса для подачи на блок ЗУ.
- Формирование временных диаграмм работы ОЗУ для всех возможных режимов (чтение,
запись, регенерация).
- Формирование управляющих сигналов для ПЗУ.
При многоблочной реализации ОП она подразделяется на несколько независимых модулей
(блоков). Это разбиение способствует повышению эквивалентного быстродействия ОП. При
неисправностях или повреждениях соответствующие блоки памяти исключаются из ОП, с
последующим её перегруппированием, в результате чего работоспособность памяти
сохраняется, хотя с некоторым ухудшением параметров.
Для повышения эффективности многоблочной структуры в её системе адресации применяется
процедура расслоения. Суть процедуры расслоения состоит в том, что при числе блоков n
поступающий адрес a относится к блоку с номером a mod n.
Блок 1
0
4
8
12
Блок 2
1
5
9
13
Блок 3
2
6
10
14
Блок 4
3
7
11
15
4m-4
4m-3
4m-2
4m-1
9
4.5 Синхронизация
Блок синхронизации (БС) предназначен для обеспечения синхронной работы всех узлов
ЭВМ. В его задачи входит генерация синхропоследовательностей заданной формы и
длительности для ЦПУ, таймера, контроллеров, ОП и других устройств, входящих в состав
ЭВМ. Необходимо предусмотреть возможность приостановления такта, изменения его
длительности, что бывает нужно, например, для обмена информацией процессора с
«медленными» внешними устройствами.
4.6 Начальная инициализация ЭВМ
При включении питания, необходимо выполнить следующие действия:
- сброс секвенсора команд, для обеспечения выполнения микрокоманды по нулевому
адресу. Осуществляется путем подачи сигнала низкого уровня на вход RST#;
-
запуск генератора синхроимпульсов, путем подачи сигнала низкого уровня на вход SR#;
инициализация динамической памяти.
-
инициализация КПДП. Сброс секвенсора в КПДП (путем подачи сигнала низкого уровня
на вход RST#) и отключения регистров КПДП от внешних шин.
Инициализация контроллера прерываний осуществляется по микрокоманде «Общий сброс»
поступившей при инициализации секвенсора. При этом осуществляется сброс фиксаторов и
регистра прерываний, регистра маски и состояния. Выходной сигнал триггера LGE (Младшая
разрешенная группа) приобретает низкий уровень. Все остальные выходы, при выполнении
данной микрокоманды, имеют значения высокого импеданса.
При разработке МУУ необходимо программировать байт инициализации МПП по нулевому
адресу, это необходимо для перевода всех буферных элементов схемы, работающих на общие
шины, в состояние высокого импеданса, на время начальной установки схемы. После чего
выполняется
тестирование системы по
служебной программе, хранящейся в постоянном
запоминающем устройстве и инициализация контроллеров ПУ.
Блок синхронизации, запрашивает состояние питания и нажатие кнопки «сброс»
(«reset»). Если были перебои питания (выключение компьютера, скачки напряжения) или была
нажата кнопка «сброс», то схема вырабатывает сигнал высокого уровня RST#, до тех пор пока
не получит положительный фронт по сигналу CLK. При получении сигнала RST#, устройство
управления последовательностью микрокоманд выставляет нулевой адрес МПП, адрес
микропрограммы предустановки работы ЭВМ; контроллер динамической памяти проводит
необходимое, для восстановления работоспособности ОП, количество циклов регенерации.
10
Микропрограмма предустановки, производит тестирование, на работоспособность, всех
устройств микроЭВМ.
4.7 Таймер
Таймер предназначен для деления машинного времени на временные интервалы.
Представляет собой кварцевые часы, которые можно программно опрашивать, устанавливать,
использовать в качестве будильника, в определённое время выдающего сигнал в процессор, или
в качестве секундомера при замерах интервалов времени между внешними событиями и т.д.
Одно из применений - регенерация оперативных запоминающих устройств.
4.8 Клавиатура и монитор
Для отображения производимых действий, хранящихся данных и т.д. используется
устройство, носящее название монитор. Монитор способен выводить текстовую и графическую
информации ЭВМ. Монитор, как и всякое другое периферийное устройство, подключается
через контроллер (видеоадаптер) к системной шине.
Следует отметить, что монитор является пассивным устройством, которое не выдает данные
и управляющие сигналы, а просто отображает информацию, динамически изменяющуюся
информацию, которая хранится по определенным адресам в ОП.
Клавиатура и монитор служат для организации общения пользователя с ЭВМ. Устройство
ввода - клавиатура позволяет вводить информацию в компьютер. Устройство вывода - монитор
предназначено для передачи информации из компьютера и отображения на экране. Управляет
этими устройствами контроллер дисплея. Ввод/вывод осуществляется с помощью контроллера
ПДП.
11
5. Разрабатываемый блок: контроллер ПДП
Система ввода/вывода служит для обмена данными между периферийными устройствами
(ПУ) и ОП. Для таких устройств, как накопители на магнитных дисках, лентах желательно,
чтобы обмен с ОП происходил с достаточно большой скоростью. Поэтому для ЭВМ с
магистральной структурой предпочтительным будет ввод-вывод с ПДП. Данный способ вводавывода освобождает ЦП от необходимости управлять обменом данных и, следовательно, во
время пересылки ЦП имеет возможность выполнять другие задачи. Правда, для этого команды
ввода должны следовать в программе заранее до потребности в данных, либо процесс,
инициировавший ввод должен быть отложен до завершения ввода (в многозадачной
операционной среде).
Для возможности сопряжения ЭВМ с несколькими ПУ разрабатываемый контроллер ПДП
должен иметь централизованную структуру и уметь обрабатывать запросы от ПУ.
Контроллер ПДП, имеющий централизованную структуру, должен обеспечивать выполнение
следующих функций:
1) Обнаружение запросов на ПДП от ПУ;
2) Возможность инициализации с шины данных начальными значениями: адреса и числа
слов;
3) Распознавание характера обмена: чтение или запись в ОП;
4) Поддержание диалога с ПУ во время обмена с целью выяснить готовность ПУ к приёму
или передаче данных;
5) Проверка возможности обращения к ОП;
6) Управление ОП во время обмена;
7) Информирование ЦП о завершении операции ввода-вывода.
Для построения контроллера целесообразно применить специализированную БИС Ам2940,
являющуюся генератором адреса ПДП (эта БИС имеет разрядность равную 8 бит, поэтому для
получения 32-разрядного контроллера необходимо объединить 4 микросхемы). Для построения
устройства управления используется секвенсор AM29331, который был использован при
разработке ЦП. Устройство управления состоит из секвенсора микрокоманд, регистра команд и
микрокоманд; преобразователя начального адреса и микропрограммной памяти, выполненных
на микросхемах фирмы Cypress CY7C243.
Сброс контроллера ПДП в исходное состояние при включении питания или в процессе
работы будет производиться путём подачи на вход RST микросхемы AM29331 сигнала #RESET,
имеющего активный низкий уровень при этом на входе МПП установится адрес "000 ....0". В
12
отличие от сопроцессора ввода/вывода, контроллер ПДП не способен самостоятельно выбирать
управляющие слова из памяти. Поэтому при осуществлении ПДП необходимо участие ЦП для
выдачи управляющих слов. После выполнения команды контроллер оповещает процессор о том,
что команда выполнена путем инициации прерывания и записи в свой регистр состояния бита,
говорящего о завершении команды.
Прерывание инициируется в трех случаях:

по завершению выданной контроллеру команды,

по завершению передачи блока данных, если передача блока данных выполнена верно,
т.е. сигналы «конец блока» от генераторов адреса контроллера и от ПУ совпадают,

прерывание по ошибке передачи, это случай, когда биты «конец блока» от КПДП и
ПУ не совпали.
В последнем случае используется схема сумма по модулю 2. Контроллер ПДП имеет свой
регистр управления памятью, особенность его использования состоит в том, что вывод сигналов
управления ОП выполняется только в том случае, если ЦП разрешил контроллеру захват шины.
После того как процессор выставляет сигнал «шина занята», он отключается от магистрали, все
же устройства кроме устройства, выставившего запрос на захват шины, также отключаются от
магистрали. Таким образом, выдача управляющих сигналов памяти выполняется в том случае,
если ЦП разрешил это и если контроллер выставлял запрос на захват магистрали.
На современном этапе развития технологии производства микросхем памяти (да и не только
памяти) достигнута высокая степень их надежности. Таким образом вероятность того, что при
считывании, записи или хранении информации в микросхемах памяти, вероятность того, что
информация каким-то образом окажется неверной, очень низка. Очень низка вероятность
одиночной ошибки в машинном слове, тем более двойной, а тройной – и подавно. Но в
высоконадежных системах требуется высокая гарантия сохранности информации.
Цель контроля паритета – отслеживать ошибки, которые могут возникать при работе с
памятью и передачи информации с ПУ. Любой контроль как контроль по паритету (четности),
контроль по кодам Хэмминга и т.д. значительно увеличивает надежность памяти и передачи.
Контроль четности способен обнаруживать однократные ошибки, т.е. ошибки, когда ошибка
присутствует только в одном разряде слова данных. Недостаток контроля по паритету в том, что
система контроля только говорит о том, что обнаружена ошибка, но не исправляет ее и не
указывает разряд, в котором ошибка.
Механизм контроля таков: при записи данных в ОЗУ производится побайтовая свертка по
модулю два и запись полученных паритетных битов. При чтении прочитанные данные заново
сворачиваются, и производится сравнение с теми битами, которые были сохранены при записи.
13
При их несовпадении выдается сигнал прерывания операции на процессор. Если биты совпали,
то данные выдаются на ПУ.
Устройство, использованное для свертки данных - 74ACT11286(производитель - Texas
Instruments).
Также используется схема сравнения М2 и Д – триггер.
Схема сравнения нужна для сравнения паритетных битов, а триггер нужен для того, чтобы не
выдавался сигнал прерывания на процессор в тот момент когда идет передача данных с ПУ (т.к.
паритетных битов в ОЗУ еще нет, а на схеме сравнения М2 может возникнуть сигнал ошибки).
Для этого на вход R подаем сигнал чтения/записи в ОП, он произведет сброс триггера, когда
будет происходить запись в ОП.
Адресный селектор реализован на устройстве с программируемой внутренней структурой
AMD – PAL22V10.
Регистры выполнены на 16 разрядной микросхеме IDT74FCT1637, в нем используется
возможность раздельного разрешения вывода для двух половин регистра.
Алгоритм работы контроллера ПДП (на примере операции записи в ОП):
1) ЦП, получив директиву ввода-вывода, записывает по адресу нужного ПУ параметры
ввода-вывода и делает пометку в ОП что данное ПУ занято;
2) Опрос процессором регистра состояния КПДП. Если контроллер не готов к работе то
опрос продолжается.
3) Если КПДП готов, то он получает и дешифрирует команду – начать опрос входа запроса на
ПДП от ПУ.
4) При обнаружении запроса – прерывание. Опрос регистра состояния процессором.
5) Параметры ввода/вывода передаются периферийному устройству. Контроллер получает
параметры ввода, начинает подготовку к обмену.
6) При завершении подготовки к ПДП, контроллер выставляет запрос прерывания
процессору. Опрос регистра состояния. КПДП получает команду на опрос входа готовности ПУ.
7) ПУ, подготовив данные, выставляет активный уровень сигнала на линию "Готовность ПУ";
8) Контроллер ПДП, получив данный сигнал, делает запрос на обращение к ОП (захват
шины). Получив разрешение, выставляет начальный адрес ОП, сигнал "Готов к обмену" и
сигналы управления памятью;
9) Получив последний сигнал, ПУ выставляет данные, и в этом же такте происходит запись
слова в ОП;
10) Происходит инкрементация адреса и декрементация счётчика числа слов, проверка
условия: "(Готовность ПУ) ИЛИ (DON)";
14
11) Если всё в порядке то продолжается обмен, до тех пор, пока не будет, определён конец
обмена или не кончится подготовленный ПУ блок данных;
12) Если условие "(Готовность ПУ) ИЛИ (DON)" даст отрицательный результат, то
необходимо: установить сигнал
"Готов к обмену" в пассивное состояние, освободить
системную шину и выяснить причину такого результата:
ПУ не готово, обмен не завершен. Необходимо продолжить тестировать условие
"(Готовность ПУ) ИЛИ (DON)" и по получении положительного результата продолжить работу.
Если по прошествии определённого времени устройство всё ещё не готово, то необходимо
выставить сигнал "Завершение обмена" и запрос прерывания ЦП.
Обмен завершен. Необходимо выставить сигнал "Завершение обмена" и запрос прерывания
ЦП.
Программа-обработчик прерываний по вводу-выводу по меткам в ОП определяет самое
приоритетное занятое ПУ, сбрасывает метку и читает регистр состояния этого ПУ (определение
успешного или аварийного завершения операции).
Для первоначальной инициализации (установки секвенсора на адрес инициализирующей
программы) применяется системный сигнал #RESET, который устанавливает в «0» РГ.МК, что
влечёт за собой подачу нулевого адреса на вход секвенсора. Сигнал #RESET формируется
следующим образом.
Схема начальной установки выполнена с применением микросхемы MC34064, фирмы
MOTOROLA. Микросхема MC34064 это специализированный для микропроцессорных систем
контроллер предустановки, применяемый для выработки асинхронного сигнала #RESET.
Для того, чтобы «привязать» сигнал #RESET к системному тактовому сигналу, достаточно
поставить на его пути D-триггер.
Рисунок 4 - Формирование системного сигнала #RESET
15
Для организации блока синхронизации (рис. 5) используется задающий генератор, который
подает сигнал на микропрограммируемый тактовый генератор (КМ1804ГГ1), формирователь
опорных сигналов передает их на размножитель сигналов и далее ко всем тактируемым узлам
ЭВМ.
Задающий
генератор
f
Микропрограмм
ируемый
тактовый
генератор
C1
C2
C3
C4
Размножитель
сигналов
К тактируемым
узлам ЭВМ
КМ1804ГГ1
(Формирователь
опорных сигналов)
Рисунок 5 – структурная схема блока синхронизации.
ПУ должны быть подключены по структуре с одной линией запроса и цепочкой
последовательного прохождения сигнала подтверждения.
Рисунок 6 - Способ подключения ПУ к контроллеру ПДП
Описание доработки контролера ПДП.
В корпусе существует специальный вывод:
ALE (разрешение регистра адреса). На системной шине PC сигнал ALE указывает на начало
шинного цикла, который инициируется процессором. Когда этот сигнал выставлен, по
системной шине данных не будет передаваться адресная информация.
ALE – открытие фиксатора адреса, сигнал на котором в нормальном состоянии соответствует
логическому «0». Если информация на выводах A, является адресной, то ALE переводится в
состояние логической «1». При перехода ALE из состояния логической «1» в состояние
логического «0» информация на A должна быть зафиксирована. Отметим, что для
16
стробирования адресной информации от МП может быть использован любой фиксатор.
Единственная предосторожность, которую необходимо соблюдать при использовании
фиксаторов, заключается в согласовании нагрузки по току для выводов A и входов фиксатора во
избежание их перегрузки, т.е. необходимо убедиться, что ток на входе используемого фиксатора
не является слишком большим для МП. В качестве фиксатора будем использовать регистр,
тактируемый сигналом ALE от микропроцессора.
Так как передача адреса пословная то в устройстве Am2940, нужно предусмотреть сдвигание
адреса на 2 разряда и при этом сдвинутые разряды необходимо занулить, это делается при
помощи 2- разрядного буфера с открытым коллектором, у которого входы поданы на землю.
Схема смещения адреса реализована ниже:
17
Алгоритм «запуск»
Рисунок 7- блок схема контроллера ПДП
18
19
6. Выводы
В процессе проделанной работы были получены навыки разработки структуры микроЭВМ.
Рассмотрен формат системных шин, взаимодействие между различными устройствами,
обработка прерываний. Также была разработана функциональная схема и алгоритм работы
контроллера прямого доступа к памяти.
20
7. Список литературы
1. Гук М. Аппаратные средства IBM PC. Энциклопедия, 2-е изд. – СПб.: Питер, 2002. – 928 с.
2. Лекции по дисциплине «ОЭВМ» - 2007г.
3. «Схемотехника»: Руководство к курсовой работе для студентов III курса АВТФ./Соболев
В.И. НГТУ-1997г.
21
Документ
Категория
Компьютеры и периферийные устройства
Просмотров
19
Размер файла
575 Кб
Теги
сероштан
1/--страниц
Пожаловаться на содержимое документа