close

Вход

Забыли?

вход по аккаунту

?

Конколович (2)

код для вставкиСкачать
Министерство Общего и Профессионального Образования РФ.
Новосибирский Государственный Технический Университет.
Кафедра ВТ.
Курсовая работа
По дисциплине
Организация ЭВМ.
Факультет: АВТ.
Группа:
АМ – 910
Студент:
Конколович М.
Преподаватель: Гребенников В. Ф.
Новосибирск 2003.
Содержание.
1. Цели работы.
2. Исходные данные.
2.1 Общие исходные данные.
2.2 Индивидуальные исходные данные.
3. Разработка и описание структурной схемы ЭВМ.
3.1 Структурная схема ЭВМ.
3.2 Описание структурной схемы ЭВМ.
3.3 Структурная схема процессора.
3.4 Описание структурной схемы процессора.
3.5 Система прерываний.
3.6 Адресный кэш.
3.7 Адресный сопроцессор.
3.8 Клавиатура и монитор.
3.9 Память.
4. Сопроцессор ввода/вывода.
4.1 Структурная схема сопроцессора ввода/вывода.
4.2 Управляющая информация для операций ввода/вывода.
4.3 Форматы основных видов управляющей информации.
4.3.1 Команды.
4.3.2 Формат команды.
4.3.3 Управляющие слова канала.
4.3.4 Формат управляющего слова канала.
4.3.5 Формат слова состояния канала ССК.
4.3.6 Приказы.
4.3.7 Комментарии к функциональной схеме сопроцессора в/в.
5. Выводы.
6. Список литературы.
1. Цели работы.
Целями курсового проектирования являются углубление и закрепление теоретических
знаний студентов, приобретение навыков разработки узлов ЭВМ на структурном,
функциональном и алгоритмическом уровнях.
2. Исходные данные.
2.1.
Общие исходные данные.
В состав разрабатываемой ЭВМ входят следующие блоки:
центральное процессорное устройство (ЦПУ);
микропрограммное устройство управления (МУУ);
оперативная память (ОП);
блок синхронизации (БС);
система прерывания программ (СПП);
таймер;
система ввода-вывода (СВВ);
монитор и клавиатура.
Основные параметры ЭВМ:
- адресность ЭВМ - двухадресная;
- длина команды переменная.
- разрядность не менее 16;
- ёмкость ОП не менее 128 Кбайт.
-
2.2.
-
Индивидуальные исходные данные:
структура –
система прерываний –
память –
сопроцессор –
кэш –
сопроцессор –
разрабатываемый блок –
трехшинная;
цепочечная микро;
страничная;
адресный;
адресный;
I/O в селекторном режиме;
сопроцессор I/O.
3. Разработка и описание структурной схемы ЭВМ.
3.1
Структурная схема ЭВМ.
Другие устойства
БС
и
таймер
clk
ЦП
ОП
СП I/O
Клавиатура
Монитор
Контроллер
Видеоадаптер
DB
CB
AB
3.2
Описание структурной схемы ЭВМ.
3-х шинная структура ЭВМ подразумевает разделение шин управления, адреса и данных.
Шина данных обеспечивает обмен данными между блоками ЭВМ, по шине адреса
передается как адрес ячейки памяти ОЗУ для записи/чтения информации (ПЗУ – для чтения),
так и адрес видеопамяти видеоадаптера. С помощью шины управления осуществляется
контроль действий всех блоков ЭВМ.
Сигналы шины управления (СВ) формируются блоком синхронизации (БС) и регистром
микрокоманд устройства управления ЦП и определяют работу устройств на каждом такте.
На СВ из ЦП поступают сигналы управления памятью, сопроцессором ввода/вывода (СП
I/O), а также сигнал подтверждения прерывания INTA.
БС формирует на шине управления системный синхросигнал. БС содержит схему
начальной установки, которая определяет начальное состояние узлов ЭВМ после
включения питания (в частности, отключает все выходные буферы устройств от системной
магистрали во избежание конфликта и выхода из строя узлов, обнуляет системный таймер,
запускает генератор тактовых импульсов (ГТИ) после установки питания и сбрасывает
секвенсор микрокоманд), и сброса.
Операции ввода/вывода осуществляются через сопроцессор I/O, при этом процессор
выполняет функции арбитра.
Блок синхронизации предназначен для обеспечения синхронной работы всех узлов ЭВМ.
БС генерирует синхропоследовательности заданной формы и длительности для ЦП, таймера,
контроллеров, ОП и других устройств, входящих в состав ЭВМ. С помощью БС можно
реализовать изменение длительности такта, например, для чтения/записи из/во внешние
устройства, обмен с которыми обычно происходит медленнее, чем с ОП или другими узлами.
Таймер обеспечивает деление машинного времени на интервалы – кварцевые часы,
которые программно доступны для записи/чтения. С помощью таймера можно, например,
выдавать запрос контроллеру ОП для выполнения цикла регенерации памяти.
Структурная схема процессора.
3.3
AB
DB
Физический
адрес
RG Команд
RG Din
RG Dout
Адресный кэш
Виртуальный
адрес
ПНА
RGA
D
MUX
A
I
SEQ
IntA
МПС
АЛУ +
Логика сдвигов
+
Регистровый файл +
Статусный регистр
Адресный
сопроцессор
IntR
SRGout
Y
МПП
RG МК
IntR
IntA
CB
Описание структурной схемы процессора.
3.4
На кристалле процессора расположено устройство управления, процессорная секция,
содержащая АЛУ, логику сдвигов, статусный регистр и регистровый файл; адресный
сопроцессор и адресный кэш, а также набор интерфейсных элементов для обеспечения
взаимодействия CPU с системной шиной.
Микропрограммное устройство управления служит для задания последовательности
микрокоманд, содержит:

Регистр команд хранит код операции, также адреса РОН, участвующих в
операции. Из регистра команд КОП попадает в ПНА.
 ПНА – преобразователь начального адреса, который может быть выполнен на
PLD.
Секвенсор микрокоманд адресует микропрограммную память, результат выборки из которой
сохраняется в регистре микрокоманд и является набором управляющих сигналов для всей
ЭВМ. Включение в схему МУУ регистра микрокоманд определяет порядок конвейера – 2 и
позволяет выбирать следующий адрес на этапе выполнения текущей микрокоманды.
3.5
Система прерываний.
Система прерываний цепочечная на микро уровне.
DB
CPU
IntR
Int
Int
Int
IntA
Vector
Устр1
Vector
Устр2
Vector
Устр3
Цепочечная структура прерываний характеризуется наличием единой линией запроса на
прерывание, и линией подтверждения (INTA), проходящей через все источники прерываний
и определяющей приоритеты прерываний в соответствии с порядком подключения
устройств. Получив запрос, процессор переводит свой выходной буфер данных в третье
состояние и выдает подтверждение по линии INTA, который проходит от одного устройства
к другому, пока не достигнет инициатора прерывания, тем самым разрешая этому устройству
выставить на шине данных свой идентификационный номер (косвенный адрес обработчика
прерывания). Данная структура характерна более низкими затратами как аппаратных, так и
программных средств на реализацию, но недостаток состоит в том, что приоритет устройства
фиксирован и определяется порядком подключения, а также сигнал Interrupt Acknowledge
(INTA) распространяется с некоторой временной задержкой.
Прерывания на микропрограммном отличаются коротким временем ответа, так как
запрос на прерывание подается на вход секвенсора INTR, что означает возможность
получения ответа по окончанию текущего микроцикла, если прерывания разрешены (сигнал
INTEN = H), то #INTAL. Далее адрес возврата из прерывания сохраняется в стеке
(возможна вложенность прерываний) и происходит переход к подпрограмме обработки
прерывания по вектору.
Микропрограмма обработки прерывания должна сохранить все необходимые для
дальнейшей работы регистры, PSW (слово состояния процессора). После завершения
обработки прерывания адрес, на котором была остановлена прерванная микропрограмма,
выталкивается из стека.
3.6
Адресный кэш.
Кэш память используется во всех современных компьютерах – это сравнительно
небольшого объема статическая ассоциативная память, интегрированная на кристалл
процессора, работающая на частоте АЛУ и содержащая наиболее необходимую для работы
процессора информацию для уменьшения числа обращений к медленным устройствам,
например, оперативной памяти (например, ALU – 1400 MHz, FSB – 266 MHz). При
обращении к памяти в кэш записывается блок, содержащий как запрашиваемую, так и
расположенную по соседним адресам информацию. Коэффициент успешных обращений к
кэш памяти достигает 98 %.
Адресный кэш представляет собой память небольшого объема, предназначенную для
хранения информации о преобразовании виртуальных адресов в физические. При
использовании страничной организации памяти необходимо преобразовать виртуальный
адрес в физический, для этого используют таблицу страниц, которую удобно загрузить в
кэш, а не располагать в оперативной памяти. Это снизит время преобразования к минимуму
и увеличит быстродействие процессора в целом. Конечно, адресный кэш эффективен в
случае редких переходов между программами.
3.7
Адресный сопроцессор.
Назначение адресного сопроцессора заключается в вычислении адресов, предоставив
процессору работать с данными. При использовании адресного сопроцессора происходит
распараллеливание задач, что существенно повышает производительность системы.
Данные на вход сопроцессора поступают из регистра команд. Адресный сопроцессор
содержит счетчик адресов, базовый регистр адреса, стек, сумматор.
Способы адресации могут быть:
 Регистровая прямая – указывается регистр, в котором хранятся необходимые
данные.
 Регистровая косвенная – указывается регистр, содержащий адрес памяти.
 Непосредственная адресация – данные содержатся в следующем командном
слове.
 Абсолютная адресация – указывает абсолютный адрес основной памяти.
 Относительная адресация – со смещением относительно базового адреса.
При вычислении следующего адреса сопроцессор инкрементирует счетчик адресов; при
выполнении переходов счетчик адресов либо увеличивается на длину перехода, либо в
счетчик загружается адрес перехода; при выполнении условных переходом сопроцессор
ожидает результата выполнения условия;
3.8
Клавиатура и монитор.
Клавиатура и монитор содержат контроллер клавиатуры и видеоадаптер соответственно
для обеспечения взаимодействия с узлами ЭВМ. Контроллеры содержат регистры статуса,
команд и регистр данных.
Клавиатура предназначена для ввода информации в компьютер.
Монитор позволяет представлять данные в графической форме на экране дисплея.
3.9
Память.
Основная память предназначена для хранения кода, данных, результатов программ и
вычислений. Основная память разделяется на ОЗУ (оперативное запоминающее устройство
SRAM или DRAM), в которую можно как записывать, так и читать; и ПЗУ (постоянное
запоминающее устройство FLASH, EPROM, EEPROM), служащее для хранения служебных
программ, таких как инициализация системы, программ ввода/вывода. Из ПЗУ можно только
читать в обычном режиме работы или программировать при использовании специальной
программы.
При использовании памяти может возникнуть конфликт запросов от процессора и
сопроцессора I/O, поэтому необходима схема арбитража, выбирающего обслуживание
процессора при отсутствии запроса со стороны сопроцессора.
Виртуальная память – способ организации памяти мультипрограммной ВС, при которой
достигается гибкое динамическое распределение памяти. Принцип виртуальной памяти
предполагает, что пользователь при подготовке своей программы имеет дело не с физической
ОП, действительно работающей в составе ВС и имеющей некоторую фиксированную емкость,
а с виртуальной памятью, емкость которой равна всему адресному пространству.
Преобразование виртуальных адресов в физические упрощается, если физическую и
виртуальную память разбить на блоки – страницы, которые имеют фиксированный размер
(классика – 4 Кб). Страницам виртуальной и физической памяти присваивают номера,
называемые соответственно номерами виртуальных и физических страниц. Каждая физическая
страница способна хранить одну из виртуальных страниц.
Страница
Слово
Виртуальный адрес.
Таблица
страниц
Страница Слово
Физический адрес.
Таблица страниц хранится в кэше, а не в ОП, - что увеличивает производительность.
Процедура обращения к памяти состоит в том, что номер виртуальной страницы
извлекается из адреса и используется для входа в страничную таблицу, указывающую номер
соответствующей физической страницы. Этот номер вместе со смещением, взятым
непосредственно из виртуального адреса, представляет собой физический адрес, по которому
происходит обращение к ОП.
Сопроцессор ввода/вывода.
4
В ЭВМ система ввода/вывода строится путем централизации аппаратуры управления
вводом/выводом на основе применения программно-управляемых сопроцессоров
ввода/вывода (каналов ввода/вывода). Обмен информацией между периферийными
устройствами (ПУ) и ОП осуществляется через каналы ввода/вывода.
Благодаря наличию в составе ЭВМ каналов ввода/вывода, способных реализовывать
достаточно сложные процедуры, появляется возможность полностью разгрузить процессор
от управления операциями ввода/вывода.
Для сопроцессора существует программа в/в (канальная программа) и он инициирует
запрос ЦП (прерывание) только после завершения выполнения этой программы; СПВВ
повышает эффективность использования ЦП, реализуя распараллеливание работы во
времени.
4.1 Структурная схема сопроцессора ввода/вывода.
AB
DB
RG КВВ
RG ПУСК
OE[0-3]
+
Регистр АУСК
Блок
АУСК
OE
RG НПУ
OE
OE
Блок
СчД
Регистр ССПУ
Z
Регистр КОУ
R
CB
УУ
+/-
IntA
Блок
ТАД
R/#W
OV
RG
Флаго
в
OE
RG КОУ
RG
Данных
R/#W
OE
IntR
в PSW
Регистр СчД
Сч Байт
RG СИ
Req
Признак
R/#W
Ready
Req
R
AB
DB
A
D
Интерфейс ОП
Ready
К ПУ
4.2 Управляющая информация для операций ввода/вывода.
В операциях ввода/вывода участвуют: процессор (первый уровень управления), канал
ввода/вывода (второй уровень), ПУ (третий уровень). Каждому типу устройств соответствует
определенный вид управляющей информации: процессору – команды ввода/вывода; каналу –
управляющие слова канала (УСК); ПУ – приказы. Кроме того, в управлении вводом/выводом
используются коды состояния канала (Слово Состояния Канала - ССК) и ПУ (байт состояния
и байт уточненного состояния).
4.3 Форматы основных видов управляющей информации.
4.3.1 Команды.
Система команд ЭВМ содержит небольшое число универсальных по отношению к
разным типам ПУ команд ввода/вывода:
- Начать ввод/вывод (признак результата, формируемый при выполнении данной
команды, указывает, нормально ли прошел пуск операции ввода/вывода).
- Остановить ввод/вывод (по данной команде операция ввода/вывода может быть
принудительно прекращена процессором до ее завершения в адресуемых командой
канале и ПУ).
- Проверить ввод/вывод (данная команда позволяет процессору определить
состояние канала: по команде канал в фиксированной ячейке ОП формирует ССК и
устанавливает в ССП признак результата, определяющий состояние канала доступен; хранит условия прерывания; работает; выключен).
- Проверить канал (данная команда позволяет процессору определить состояние ПУ:
по команде из ПУ в канал выдается байт его состояния, а из канала в процессор
поступает признак результата, указывающий следующие возможные ситуации –
ПУ доступно, ССК записано, канал занят, ПУ выключено).
4.3.2 Формат команды.
КОП Номер канала Номер ПУ
КОП
- код операции (начать/остановить ввод/вывод);
Номер канала - номер канала ввода/вывода (сопроцессора);
Номер ПУ
- номер ПУ, подключенного к данному каналу;
В команде «Начать ввод/вывод» нужно указать адрес первого УСК (Управляющего
Слова Канала) в программе канала; этот адрес содержится в АСК (Адресном Слове Канала),
хранимом в определенной ячейке ОП. Во всех остальных командах достаточно указывать
лишь КОП, номер канала и ПУ.
4.3.3 Управляющие слова канала.
При выполнении канальной программы ее управляющие слова выбираются
последовательно из памяти, если только не предусмотрено программой канала нарушение
естественного порядка выборки УСК.
4.3.4 Формат управляющего слова канала.
Приказ
(КОП)
ЦД
Указатели
ЦО УБ ПИ
ПР
Адрес данных
(АД)
Счетчик данных
(СД)
ЦД – указатель цепочки данных (при ЦД=0 операция после использования данного УСК
оканчивается, при ЦД=1 она продолжается с новым массивом данных, указанным в
следующем УСК).
ЦО – указатель цепочки операций (при ЦО=0 программа канала для заданного ПУ
заканчивается на текущем УСК; при ЦД=0 и ЦО=1 после выполнения действий по
текущему УСК, выбирается следующее по порядку УСК и выполняется новая операция
ввода/вывода с тем же ПУ).
УБ – указатель блокировки (сигнал неправильной длины, формируется при несоответствии
числа фактически переданных байт длине физической записи).
ПИ – указатель пропуска информации (при ПИ=1 передача информации между каналом и
ОП подавляется, идет подсчет слов, проходящих между каналом и ПУ).
ПР – указатель прерывания (при ПР=1 канал посылает в процессор запрос прерывания).
Счетчик данных - размер передаваемого блока данных.
Адрес данных - адрес данных или точки перехода.
Приказ - для канала и ПУ тип операции.
4.3.5 Формат слова состояния канала ССК.
Адрес последнего УСК
Байт состояния ПУ
Байт состояния канала
Счетчик данных
4.3.6 Приказы.
Приказ – часть УСК, которая задает операцию, выполняемую каналом и ПУ.
Виды приказов:
«Записать» (Вывод информации из ОП в ПУ);
«Прочитать» (Ввод информации из ПУ в ОП) и т.д.
Режимы работы сопроцессора - селекторный. (СПВВ работает с одним выбранным
периферийным устройством до окончания выполнения программы СПВВ, хотя подключено
к нему ПУ может быть несколько).
Описание блоков (модулей) сопроцессора В/В:
 RG НПУ - принимает номер ПУ.
 RG КВВ
- принимает команду В/В.
 Интерфейс с ОП - обеспечивает взаимодействие с ОП.
 RG ПУСК - хранит предварительное УСК.
 Блок СчД - хранит и модифицирует значение оставшихся для передачи байт,
формирует сигнал Z - пуст.
 Блок ТАД - хранит и модифицирует значение текущего адреса данных.
 RG КОУ
- хранит код операции (приказ ПУ) и флаги.
 Блок АУСК - хранит и модифицирует адрес управляющего слова канала (загрузка или
увеличение).
 RG Данных - буферный регистр для промежуточного хранения данных.
 Сч Байт
- управляет СИ (указывает номер последнего обработанного байта в
текущем слове данных), формирует сигнал OV – переполнение.
 RG СИ
- регистр связи с интерфейсом ПУ.
 УУ
- устройство управления каналом.
4.3.7 Комментарии к функциональной схеме сопроцессора в/в.
По шине через регистр СИ между ВУ и сопроцессором передаются различные
данные. Для определения, какие именно данные существует линия признака.
Признаки канала:
 Адрес – сигнал, который используется для установления связи с определенным
контроллером;
 Управление – сигнал, который задает операцию подключенному контроллеру.
 Информация – сигнал для передачи данных в ВУ.
Признаки ВУ:
 Адрес – сигнал, с помощью которого отвечающий контроллер подтверждает, что он
выбран;
 Управление – сигнал, посредством которого контроллер выдает информацию о
текущем состоянии или о состоянии, полученном в результате предыдущих действий;
 Информация – сигнал, с помощью которого контроллер передает в сопроцессор
данные;
 Линии управления опросом. В состав линий опроса входят две входные и две
выходные линии сопроцессора. Эти линии используются как для установления
начальной связи, так и для связи во время выполнения команды.
 Линии взаимной блокировки. Сигналы “работа” сопроцессора и “работа”
контроллера. Для указания, что сопроцессор и контроллер работают в паре –
блокирует работу других контроллеров.
 Специальные линии. Для обеспечения взаимной синхронизации, измерения времени.
5
Выводы.
В процессе разработки ЭВМ заданной конфигурации были закреплены и углублены
знания, полученные в прошлом семестре по предмету «Организация ЭВМ». Была
разработана функциональная схема сопроцессора ввода/вывода. В результате
проектирования я приобрел навыки разработки узлов ЭВМ на структурном, функциональном
и алгоритмическом уровнях.
6
Список литературы.
1. Каган Б. М. «Электронные вычислительные машины и системы».
2. Мик Дж., Брик Дж. Проектирование микропроцессорных устройств с разрядно
– модульной организацией. В 2-х книгах: пер. с англ. – М.: Мир 1984. – 478 с.
3. Лекции по курсу «Организация ЭВМ».
4. Лекции по курсу «Схемотехника».
Документ
Категория
Компьютеры и периферийные устройства
Просмотров
5
Размер файла
363 Кб
Теги
конколович
1/--страниц
Пожаловаться на содержимое документа