close

Вход

Забыли?

вход по аккаунту

?

Майснер (2)

код для вставкиСкачать
Министерство образования и науки РФ
Новосибирский государственный технический университет
Кафедра ВТ
Курсовой проект по дисциплине: «Организация ЭВМ»
Тема: «Разработка гипотетической ЭВМ»
Факультет:
Группа:
Студент:
АВТ
АМ-209
Майснер М.Ю.
Преподаватель: Гребенников В.Ф.
Новосибирск 2005
Пояснительная записка к курсовому проекту по дисциплине «ОЭВМ»
Содержание
1. Введение ...............................................................................................................................................3
1.1. Структура проекта ........................................................................................................................3
1.2. Исходные данные к проекту ...................................................................................................3
1.2.1 Общие исходные данные........................................................................................................3
1.2.2 Индивидуальные исходные данные ......................................................................................3
2. Разработка структурной схемы гипотетической ЭВМ .....................................................................4
2.1. Состав разрабатываемой ЭВМ. ...................................................................................................4
2.2 Описание основных блоков (устройств) ЭВМ. ..........................................................................4
2.2.1. Центральный процессор ........................................................................................................4
2.2.2. Основная память ....................................................................................................................8
2.2.3. КЭШ команд и данных ..........................................................................................................9
2.2.4. Система прерывания программ ..........................................................................................11
2.2.5. Система ввода-вывода .........................................................................................................13
2.2.5. Блок синхронизации ............................................................................................................14
2.2.6. Таймер ...................................................................................................................................14
2.2.6. Периферийные устройства ..................................................................................................16
3. Разработка селекторного сопроцессора ввода/вывода. ..................................................................18
4. ЗАКЛЮЧЕНИЕ ..............................................................................................................................23
5. Список используемой литературы. ..................................................................................................24
Выполнил Майснер М.Ю. Ам-209
2
Пояснительная записка к курсовому проекту по дисциплине «ОЭВМ»
1. Введение
Целью курсового проектирования является углубление и закрепление теоретических знаний,
приобретение навыков разработки узлов ЭВМ на структурном, функциональном и
алгоритмическом уровнях.
Курсовой проект посвящен разработке структурной схемы гипотетической ЭВМ,
принципиальной схемы и алгоритма(ов) работы конкретного блока, входящего в состав этой
ЭВМ.
1.1. Структура проекта
Курсовой проект состоит из двух частей.
Первая часть посвящена разработке структурной схемы гипотетической ЭВМ, описанию ее
функционирования. В состав ЭВМ входят как общие для всех вариантов блоки, так и
определяемые индивидуальным заданием.
Вторая часть проекта посвящена разработке принципиальной схемы и алгоритмов работы
конкретного блока, входящего в состав ЭВМ, и их детальному описанию.
1.2. Исходные данные к проекту
1.2.1 Общие исходные данные
Типовое задание на выполнение курсового проекта включает в себя общие для всех
вариантов и индивидуальные для каждого варианта исходные данные. Общие исходные данные
определяют минимальный состав проектируемой ЭВМ и ее основные параметры. В состав ЭВМ
входят следующие блоки:
центральное обрабатывающее устройство (ЦОУ);
микропрограммное устройство управления (УУ);
оперативная память (ОП);
блок синхронизации (БС);
система прерывания программ (СПП);
таймер;
система ввода-вывода (СВВ);
монитор, клавиатура, мышь;
НГМД;
«Винчестер».
В качестве дополнительных устройств в состав могут входить ЦАП и АЦП.
Основные параметры ЭВМ:
адресность ЭВМ - двухадресная;
длина команды - переменная.
Разрядность ЭВМ и минимальный объем оперативной памяти выбираются самостоятельно,
но должны удовлетворять следующим ограничениям:
разрядность - не менее 16;
емкость ОП - не менее 16 Mбайт.
1.2.2 Индивидуальные исходные данные
В индивидуальных исходных данных указывается архитектура ЭВМ (двух шинная);
наличие и тип сопроцессора (отсутствует); организация ОП (обычная); наличие КЭШ-памяти и
ее функциональное назначение (КЭШ команд и данных); структура и тип системы прерываний
(радиальная, макро); ввод/вывод (селекторный сопроцессор); наличие системного контроля
(отсутствует). Кроме этого в индивидуальном задании указывается тип разрабатываемого до
уровня принципиальной схемы блока и наименование алгоритма (сопроцессор ввода/вывода в
селекторном режиме).
Выполнил Майснер М.Ю. Ам-209
3
Пояснительная записка к курсовому проекту по дисциплине «ОЭВМ»
2. Разработка структурной схемы гипотетической ЭВМ
2.1. Состав разрабатываемой ЭВМ.









Центральный процессор
Память (ОЗУ, ПЗУ)
КЭШ команд и данных
Контроллер прерываний
Система ввода/вывода
Блок синхронизации
Таймер
Периферийные устройства
Сопроцессор ввода/вывода
Согласно индивидуальному заданию, используется двухшинная архитектура. Традиционные
шины адреса и данных соединены в одну, поэтому приходится использовать разделение этого
ресурса (шины) во времени. Итак, шины:
 Шина адреса/данных (D/A BUS) – это 32-х разрядная шина, обеспечивающая передачу как
адресов, так и данных;
 Шина управления (Control Bus) – это шина, передающая управляющие сигналы для всех
блоков ЭВМ. К таким сигналам относятся: синхросигнал, сигнал сброса, сигнал обращения к
памяти, сигнал чтение/запись памяти.
Все внешние устройства (клавиатура, монитор, винчестер, мышь и т.д.) подключаются к
системной шине через соответствующие контроллеры, что позволяет привести всё
взаимодействие между устройствами к единому протоколу. Каждый контроллер имеет
собственную линию запроса прерывания (радиальная структура). Также для увеличения
скорости работы с ОП и уменьшения затрат на высокоскоростные микросхемы памяти в системе
предусмотрен КЭШ данных и команд.
Структурная схема гипотетической ЭВМ представлена в приложении 1.
2.2 Описание основных блоков (устройств) ЭВМ.
Структурную схему ЭВМ изображённую в приложении 1 будем рассматривать по частям,
т.е. рассмотрим, как функционирует каждый элемент (кроме СПВВ, который будет подробно
рассматриваться в 3 разделе) в отдельности и взаимодействии с другими элементами.
2.2.1. Центральный процессор
Центральный процессор предназначен для управления всеми устройствами ЭВМ,
интерпретации команд и их выполнения и инициирования сигналов, заставляющих отдельные
узлы ЭВМ решать определённые задачи. Процессор производит выборку команд по адресу,
интерпретацию их, выполнения действий предусмотренных командой (арифметических,
логических команд, тестирования признаков, переходов по условию и безусловных переходов).
ЦП занимает главное место в структурной схеме проекта. В его состав входят: операционный
блок (ОБ) и микропрограммное устройство управления (МУУ). Работа ЦП основана на
принципе микропрограммного управления.
При разработке ЦП, необходимо ориентироваться, прежде всего, на увеличение
быстродействия проектируемой ЭВМ, конечно же, не забывая про надёжность работы.
Выполнил Майснер М.Ю. Ам-209
4
Пояснительная записка к курсовому проекту по дисциплине «ОЭВМ»
Разработка ОБ
Для разработки детализированной структуры ОБ, необходимо ввести подуровни схемного
описания ОБ, т.е. от высшего к низшему. Первый уровень представляется как взаимодействие
ОБ в системе операционной части микропроцессора (рис. 1).
Рис.1 Первый уровень.
ОБ предназначен для арифметико-логической обработки данных, генерации адресов
основной памяти, временного хранения информации. Соответственно, рассматривать ОБ
необходимо как устройство, взаимодействующее с D/A Bus и МУУ.
Из рис.1 видно, что управление ОБ осуществляется МУУ, ОБ так же может влиять через линию
«статус» на формирование следующего адреса микропрограммы(МП) (код ветвления). К D/A
Bus могут подключаться другие устройства, для этого необходимо, чтобы выходы данных ОБ
имели тристабильные состояния, которые должны управляться входами разрешения OEY . Для
одновременной работы устройств ОБ необходим системный синхросигнал.
После выяснения общей структурной схемы можно “опускаться” на более низкий уровень
структурного описания.
Рис.2 Структурная схема ОБ
Анализируя рис.2, можно понять, что взаимодействие с D/A Bus осуществляется через регистры
с динамическим управлением по положительному фронту синхросигнала. Они должны иметь
входы разрешение на запись и на чтение. Загрузка данных в ОБ может осуществиться из 3-х
источников: RGMK[const], SRG и RGDin в свою очередь выбор источника загрузки должен
производиться из отведённых битов в МК.
Выполнил Майснер М.Ю. Ам-209
5
Пояснительная записка к курсовому проекту по дисциплине «ОЭВМ»
Устанавливая регистры (RGDout и ARG) предполагалось, что используется память
асинхронного типа, т.е. в ИМС памяти не встроены регистры адреса и данных.
ОБ производит операции над данными или адресами, поэтому выход Y ОБ подключён к RGout,
ARG. Соответственно, необходимо отключать ARG, если загрузка ведётся на DB и наоборот,
что необходимо отразить в битовых полях МК.
Для построения ОБ так же необходимо спуститься ещё на один уровень, на уровень построения
ЦПЭ. Это необходимо для понимания того, чем нужно «обвязать» МПС (рис. 3).
Рис.3 Уровень построения ЦПЭ.
MUXA и MUXB выбирают источники адресов РОН под управлением, соответствующего
бита МК. Логика сдвигов, SRG, MUXS, MUXC внешние (не встроенны в МПС). MUXS
выполняет роль селектора кода ветвления. MUXC выбирает входной перенос (Co) для ЦПЭ.
Разработка МУУ
Разработанное МУУ выполнено по двухуровневой конвейерной структуре, т.е. с наличием
одного конвейерного регистра микрокоманд. Основной функцией микропрограммного
устройства управления (МУУ) является формирование последовательности микрокоманд,
содержащих инструкции для всех узлов ЭВМ, на основе макрокоманд.
Состав МУУ:
1. Регистр КОП.
2. Регистр адресов регистрового файла в МПС
3. Преобразователь начального адреса (ПНА), в который поступает операционная часть
команды (КОП). Представляет собой ППЗУ (PROM).
4. Секвенсор - осуществляет генерацию следующего адреса МПП, обеспечивает условные
и безусловные переходы, организацию циклов, генерацию сигналов разрешения РгМК
и ПНА.
5. Микропрограммная память.
6. Регистр МК.
Преобразователь начального адреса (ПНА) предназначен для дешифрации кода операции в
адрес микропрограммной памяти, по которому находится первая микрокоманда. ПНА может
быть выполнен как комбинационным устройством, так и в виде ПЗУ, в котором зашиты
начальные адреса последовательностей микрокоманд.
Выполнил Майснер М.Ю. Ам-209
6
Пояснительная записка к курсовому проекту по дисциплине «ОЭВМ»
Микропрограммная память (МПП) представляет собой ПЗУ и предназначена для хранения
последовательностей микрокоманд.
Регистр микрокоманд является конвейерным регистром, выдающим по фронту синхроимпульса
очередную микрокоманду для выполнения.
Секвенсор – основное устройство МУУ. Оно адресует микропрограммную память. Для выбора
адреса следующей микрокоманды используются источники: ПНА, регистр микрокоманд, стек, а
также выбор зависит от флагов.
Рис.4 Микропрограммное устройство управления.
Последовательность работы МУУ следующая:
При запуске или сбросе секвенсор вырабатывает нулевой адрес МПП, по которому расположен
алгоритм загрузки системы из ОП. Конец выполнения каждой макрокоманды связано с чтением
следующей из ОП. Прочитанная макрокоманда загружается в регистр команд. ПНА формирует
начальный адрес алгоритма по полю КОП и передает его секвенсору. Секвенсор передает его на
МПП, а которой происходит выборка первой микрокоманды алгоритма. В следующем такте
микрокоманда с выходов МПП будет загружена в регистр микрокоманд. ОБ станет выполнять
инструкции, содержащиеся в микрокоманде, а секвенсор вырабатывать адрес следующей и т.д.
Однако ЭВМ должна уметь обрабатывать события, возникновение которых равновероятно для
любого момента времени и не может быть предсказано заранее. Реакцией на такое событие
является прерывание выполнения текущей программы, и запуск программы обработчика
события, вызвавшего это прерывание.
Разрабатываемая ЭВМ поддерживает прерывания на макро уровне, при которых переход к
программе обработчику осуществляется только после завершение текущей макрокоманды
прерываемой программы. Такой подход сокращает аппаратные средства, так как сохранению
подлежит только адрес возврата из прерывания.
Выполнил Майснер М.Ю. Ам-209
7
Пояснительная записка к курсовому проекту по дисциплине «ОЭВМ»
2.2.2. Основная память
Основная память (ОП) служит для хранения информации (данных, программ,
промежуточных и конечных результатов обработки). В состав ОП входит оперативная (ОЗУ) и
постоянная (ПЗУ) память. ОЗУ используется для хранения временных данных, а ПЗУ для
хранения неизменяемых и энергонезависимых данных (как минимум базовой системы вводавывода, содержащую
программную поддержку ресурсов ЭВМ и обеспечивает
конфигурирование аппаратных средств и их диагностику при запуске).
Согласно индивидуальному заданию, разрабатываемая память обычная, или
многоблочная. ЦП оперирует 32-разрядными адресами, что позволяет адресовать 4Гслова.
(Разрядность слова – 32, следовательно, максимальный объем ОП составляет 4Гбайта).
ПЗУ целесообразно реализовать на Flash-памяти, которая является наиболее практичной
(позволяет вносить изменения в хранимые данные без извлечения из ЭВМ) и благодаря
упрощению внутренней структуры стоит дешевле, чем EEPROM. Емкость ПЗУ – 8Мб.
ОЗУ должно обладать достаточным быстродействием, для поддержания темпа работы
ЦП. В противном случае неизбежны простои процессора, снижающие быстродействие всей
системы в целом. Реализовать такое ОЗУ возможно как на микросхемах DRAM, так и на SRAM.
Выбор основывается на следующих размышлениях:
1) SRAM – обладает большим быстродействием чем DRAM, но и большей стоимостью.
2) Данные, хранимые в DRAM, нуждаются в постоянной регенерации.
3) Вероятность сбоя DRAM , больше чем в SRAM, а так как использования схем контроля в
системе не предполагается, то возникшие ошибки не будут обнаружены.
4) Относительно малое быстродействие DRAM может быть компенсировано наличием
КЭШ-а команд и данных.
Следует учесть, что возможность адресации 4Гбайт памяти, не предполагает
обязательное наличие ОП такой емкости. Также установка SRAM не обязывает использовать
микросхемы последних разработок с действительно высоким быстродействием и ценой.
Использование дорогой памяти не заставит работать быстрей ЦП, с тактовой частотой
ограниченной десятками МГц.
Учитывая все вышесказанное, принято решение использовать дешевые микросхемы
SRAM малого быстродействия, но отличающиеся от DRAM большей надежностью. Проблема
быстродействия решается использованием КЭШ-а команд и данных. Емкость ОЗУ – 8Мб.
Таким образом, суммарная емкость ОП составляет – 16Мб, для адресации которой
потребуется 22 разряда. Учитывая требования к возможности увеличения емкости ОЗУ
организация адресного пространства следующая (рис.5).
FFFFFFFF
Резерв
00400000
003FFFFF
SRAM
00200000
001FFFFF
FLASH
00000000
Рис.5 Карта расположения памяти в адресном пространстве
Из этого следует, что 21-ой бит служит для разделения адресного пространства ПЗУ и
ОЗУ. Если он принимает значение 0, то происходит обращение к ПЗУ, если 1, то к ОЗУ. При
этом только те адреса, старшие 10 разрядов (с 22 по 31) которых равны 0, принадлежат
адресному пространству ОП.
Выполнил Майснер М.Ю. Ам-209
8
Пояснительная записка к курсовому проекту по дисциплине «ОЭВМ»
Помимо ПЗУ и ОЗУ в состав ОП входит контроллер, управляющий ее работой. Он
выполняет следующие функции:
 Определение принадлежности текущего адреса на шине DB/AB к пространству ОП, а
затем к ПЗУ или ОЗУ уже внутри ОП.
 Формирование сигналов управления микросхемами памяти на основе системных
сигналов R/~W (чтение/запись) и ~MEM (разрешение вывода данных на шину DB/AB).
 Буферизация данных с шины DB/AB – данные, предназначенные для сохранения в ОП,
считываются в буфер контроллера, а затем переписываются непосредственно в память.
Это позволяет быстрей освобождать шину данных и увеличивает общее быстродействие
системы.
 Формирование диаграмм записи и чтения (освобождает систему от необходимости
соблюдать режимные параметры, которые к тому же разные для ПЗУ и ОЗУ).
В соответствии с представленным описанием структурная схема ОП выглядит следующим
образом (рис.6).
Рис.6 Общая структура памяти.
2.2.3. КЭШ команд и данных
Решение ограничиться более медленными и дешевыми образцами микросхем памяти
было принято, исходя из возможности построения двухуровневой системы памяти, когда между
процессором и ОП устанавливается небольшая по объему, но быстродействующая буферная
память, в которую копируются участки ОП, к которым производится обращение со стороны
процессора. Такая память называется кэш-памятью.
Принцип работы кэш-памяти следующий: в случае если ЦП хочет прочесть слово из
основной памяти, сначала осуществляется поиск копии этого слова в КЭШе. Если это слово уже
в нем (попадание в КЭШ), то обращение к ОП не происходит, а в ЦП передается слово из
КЭШа. В случае если такого слова в КЭШе не обнаружено (промах), то слово передается в
процессор из ОП с одновременной записью его в КЭШ (а вместе с ним и еще несколько
близлежащих слов – оперирует блоками). Постепенно КЭШ заполняется и при очередной
вставке необходимо определить, в соответствии с действующим алгоритмом замещения,
вероятность обращения к какому блоку меньше всего и следовательно удаление которого в
меньшей степени скажется на дальнейший процент попадания.
Функции заполнения КЭШа, замещения блоков данных и поиска данных и осуществляет
контроллер кэш памяти.
Согласно индивидуальному заданию, необходимо реализовать объединенный КЭШ команд и
данных. В таком КЭШе данные и команды хранятся вместе. Преимущество такой организации
в том, что при заданной емкости КЭШа ему свойственна более высокая вероятность попаданий
по сравнению с раздельным типом, т.к. оптимальный баланс между командами и данными
устанавливается автоматически. Например, если в выполняемой фрагменте программы
обращение к памяти связано в основном с выборкой команд, а не данных, кэш-память будет
иметь тенденцию насыщаться командами, и наоборот. А так как команды и данные передаются
Выполнил Майснер М.Ю. Ам-209
9
Пояснительная записка к курсовому проекту по дисциплине «ОЭВМ»
по одной шине и хранятся в одной ОП, то одновременная их выборка все равно физически
невозможна.
Способ отображения кэш-памяти выбран множественно-ассоциативный, т.к. является
компромиссным между прямым отображением («+» - простая реализация, «-» - относительно
низкий уровень попаданий), и полностью ассоциативным («+» - гибкая выборка при выборе
строки для обновления, «-» - высокая стоимость).
Алгоритм замещения – LRU (Last Recently Used), который предполагает подсчет
обращений к тому или иному блоку (выполняется контроллером).
Также контроллер КЭШ памяти должен обновлять свои данные при изменении
соответствующего блока в ОП и наоборот (сквозная запись), однако такой подход приводит к
существенному снижению быстродействия. Компромиссным решением является использование
бита достоверности. При начале работы все биты достоверности устанавливаются в 0. Когда
блок КЭШа первый раз загружается из ОП, его бит достоверности устанавливается в 1. Если
блок ОП обновляется из другого источника, минуя кэш (при прямой передаче данных из ПУ в
ОП), контроллер проверяет находится ли, загружаемый блок в КЭШе. Если да, его бит
достоверности устанавливается в 0, чтобы в КЭШе не оказалось устаревших данных. При
обратной пересылке данных из ОП в ПУ методом ПДП данные находящиеся в ОП могут не
отображать изменений внесенных в кэшируемую копию. Поэтому перед их копированием
необходимо переписать все изменения из КЭШа в ОП (т.к. прямая пересылка данных между ОП
и ПУ осуществляется редко, то это не скажется на быстродействии системы). Таким образом
КЭШ всегда согласован с ОП.
Для проектируемой ЭВМ принята следующая организация КЭШа:
 Кэшированию подвергается только ОЗУ, а не вся ОП – ПЗУ используется крайне редко,
поэтому использование КЭШа не приведет к повышению производительности.
 Вся ОЗУ представлена 131072-мя блоками по 16-ть 32-разрядных слов в каждом.
 КЭШ состоит из 1024-ти множеств, по 4 блока в каждом.
Отображение адреса ОП на структуру КЭШа представлено на рисунке 7.
Рис.7 Отображение адреса ОП на КЭШ
Выборка из КЭШа происходит следующим образом: для каждого блока ОП поле
«Множество» строго определяет множество, в которое может быть записан блок. В нутрии
множества блок может занять любое свободное место (всего в множество может быть записано
4 блока). Если свободных мест нет, то новый блок вытесняет один из старых, в соответствии с
дисциплиной LRU. При поиске слова в КЭШе сначала определяется множество, в котором
может быть найден блок, содержащий искомую запись. Затем внутри этого множества
осуществляется ассоциативный поиск по «Тэгу». Если блок найден, то положение искомого
слова внутри него определяет поле «Слово». Если поиск не дал результата, то искомого блока в
КЭШе нет и следует загрузить его из ОП.
К каждому блоку прикреплена следующая служебная информация:
 Тэг (7бит)
 Бит достоверности (1бит)
 Счетчик частоты обращения
Емкость КЭШа (без учета служебной информации) составляет 256Кб. Организация 4Кx512бит
(4К = 1024множества*4блока; 512 = 16слов*32разряда, так как обмен между контроллером и
КЭШем происходит по-блочно).
Выполнил Майснер М.Ю. Ам-209
10
Пояснительная записка к курсовому проекту по дисциплине «ОЭВМ»
На рисунке 8 представлена структурная схема организации КЭШ-памяти.
Рис.8 Структурная схема организация КЭШ-памяти
2.2.4. Система прерывания программ
Система прерывания программ (СПП) предназначена для обработки событий,
возникновение которых равновероятно для любого момента времени и не может быть
предсказано заранее. Такие события могут быть связаны с работай устройств ввода/вывода или
внешних устройств. В любом случае, если возникновение таких ситуаций допустимо и учтено
разработчиками ЭВМ, реакцией на него является прерывание текущей программы и вызов
программы обработчика прерывания. Прерванная программа может быть начата заново
(наименьшие аппаратные затраты) либо продолжена с места прерывания (большие аппаратные
затраты, но и большее быстродействие).
Согласно индивидуальному заданию, система прерывания программ (для внешних
прерываний) – радиальная макро. Это значит, что имеется индивидуальная линия запроса
прерывания от каждого ПУ к контроллеру прерываний, который выдаёт на процессор сигнал
прерывания, а в шину данных – вектор прерывания. Так же можно запрещать прерывания,
используя маску прерываний (её можно задавать программно для запрещения каких-либо
определённых прерываний, кроме немаскируемых прерываний). Запоминание состояния
процессора идет на макро уровне (уровне команд). Приоритет зависит от номера входа на
контроллер прерываний.
В функции СПП входит:
 Формирования сигнала запроса на разрешенные прерывания в соответствии с
приоритетами устройств (блокировка запрещенных прерываний осуществляется методом
маскирования).
Выполнил Майснер М.Ю. Ам-209
11
Пояснительная записка к курсовому проекту по дисциплине «ОЭВМ»

Сохранение текущих параметров системы, необходимых для возобновления выполнения
прерванной программы, после завершения программы обработчика прерывания.
 Восстановление сохраненных параметров и возобновление прерванной программы.
Перечисленные функции делят между собой контроллер прерываний (КП) и
микропрограммное устройство управления (МУУ). Ниже на рис.9 показана структура системы
прерывания.
Рис. 9 Система прерывания программ
Маска прерывания представляет собой двоичный код, разряды которого поставлены в
соответствие запросам прерывания. Состояние «1» в данном разряде регистра маски разрешает,
а состояние «0» запрещает (маскирует) прерывание от соответствующего запроса.
Способ формирования и передачи в ЦПУ вектора прерываний: периферийное устройство
по своей индивидуальной линии выставляет запрос на прерывание, который приходит на
контроллер прерываний, который в свою очередь выдает сигнал прерывания на процессор и
выдаёт в шину данных вектор прерывания. Причём контроллер обрабатывает запросы только
соответствующие маске прерывания и немаскируемые прерывания.
Принятый способ возврата из прерываний и его реализация: при приходе сигнала
прерывания на процессор, происходит запись вектора прерывания из шины данных и его
обработка. По окончании обработки идет восстановление состояния. Далее выполняется
команда, следующая за исходной. Таким образом, осуществляется возврат из прерывания.
Запоминание и восстановление состояния прерываемой программы: по приходу сигнала
запроса прерывания происходит запоминание текущей программы. Так как запоминание идет на
макро уровне, то ожидается завершение текущей команды, затем сохраняются значения:
 Регистров общего назначения
 регистр состояния
 счётчик команд IP
После прихода вектора выполняется соответственная программа обработки, по завершении
которой происходит восстановление состояния прерванной программы. Так как текущая
команда выполнена, то начинается выполнение следующей.
Выполнил Майснер М.Ю. Ам-209
12
Пояснительная записка к курсовому проекту по дисциплине «ОЭВМ»
2.2.5. Система ввода-вывода
СВВ служит для обмена данными между периферийными устройствами (ПУ) и ОП. Для
таких устройств, как накопители на магнитных дисках, лентах желательно чтобы обмен с ОП
происходил с достаточно большой скоростью. Поэтому для ЭВМ с магистральной структурой
предпочтительным будет ввод/вывод с ПДП.
Данный способ ввода-вывода освобождает ЦП от необходимости управлять обменом
данных и, следовательно, во время пересылки ЦП имеет возможность выполнять другие задачи.
Правда для этого команды ввода должны следовать в программе заранее до потребности в
данных, либо процесс инициировавший ввод должен быть отложен до завершения ввода (в
многозадачной операционной среде).
Для возможности сопряжения ЭВМ с несколькими ПУ разрабатываемый контроллер
ПДП должен иметь централизованную структуру и уметь обрабатывать запросы от ПУ.
Контроллеры ПУ обычно имеют несколько программно доступных регистров: команд, адреса,
числа слов. При обработке команды ввода-вывода ЦП записывает необходимые данные в эти
регистры, что побуждает контроллер ПУ выставить запрос на ПДП.
Рис.10 Селекторный канал
Контроллер ПДП, выявив запрос, выставляет сигнал подтверждения для данного ПУ, на
что контроллер ПУ по очереди выставляет на шину данных содержимое своих регистров
(происходит инициализация контроллера ПДП).
Далее происходит обмен под управлением контроллера ПДП и освобождение шины. Число
слов, передаваемых за один захват шины определяется быстродействием ПУ, но не должно быть
велико чтобы дать возможность процессору обращаться к памяти.
Большое значение при проектировании имеет выбор структуры канала разрабатываемого
контроллера ввода/вывода. Что касаемо данного проекта, то особой свободы здесь нет:
предполагается, что контроллер имеет селекторный канал.
Селекторный канал предназначается для монопольного обслуживания одного ПУ. При
работе с селекторным каналом ПУ после пуска операции остается связанным с каналом до
окончания цепи операций. Запросы на обслуживание от других ПУ, так же как и новые команды
пуска операций ввода/вывода от процессора, в это время не воспринимаются каналом: до
завершения цепи операций селекторный канал по отношению к процессору представляется
занятым устройством.
Управляющее слово выбирается селекторным каналом один раз в начале операции и
содержится до окончания всех предписанных действий в триггерных регистрах канала.
Необходимые изменения текущих параметров операции производятся быстро с помощью
соответствующих действий над содержимым триггерных регистров. Таким образом, все
средства селекторного канала монополизируются на время операции одним ПУ. Можно считать,
Выполнил Майснер М.Ю. Ам-209
13
Пояснительная записка к курсовому проекту по дисциплине «ОЭВМ»
что селекторный канал содержит только один подканал (комплекс средств, выделенных для
обслуживания одного ПУ), как это показано на рисунке 10.
Вследствие
отсутствия потерь
времени
на перезапоминание
текущих
параметров операции ввода-вывода
селекторный
канал обладает высокой
степенью
готовности к обслуживанию пущенного им устройства и предназначается для работы с
быстродействующими устройствами, которые могут терять информацию вследствие задержек в
обслуживании (ЗУ на магнитных лентах, дисках и др.).
2.2.5. Блок синхронизации
Блок синхронизации (БС) предназначен для обеспечения синхронной работы всех
узлов ЭВМ. В его задачи входит генерация синхропоследовательностей заданной формы и
длительности для ЦП, таймера, контроллеров, ОП и других устройств, входящих в состав ЭВМ.
В качестве основы для построения БС
можно
использовать
микропрограммируемый
тактовый
генератор (например 1804ГГ1) . Это
позволит
реализовать
переменную
длительность такта для ЦП, что поможет
несколько
повысить
его
производительность.
Использование микросхемы КМ1804ГГ1 в
качестве
системного
тактового
генератора,
предназначенного
для
применения
в
составе
блоков
синхронизации центральных процессоров
микро-ЭВМ и других вычислительных Рис.11 Схема блока синхронизации
устройствах в качестве задающего
тактового генератора, дает целый ряд очевидных преимуществ. Микросхема имеет
стабилизированный с помощью внешнего кварцевого резонатора генератор опорной частоты от
1 до 30 МГц, микропрограммируемую длительность цикла тактовых импульсов от 3 до 10
периодов опорной частоты, состояния "работа", "останов", "ожидание", "шаговый режим".
Данные характеристики позволяют использовать эту микросхему для обеспечения синхронной
работы всех узлов ЭВМ.
2.2.6. Таймер
Большинство микроЭВМ содержит источник реального времени - часы и таймер. Таймер
предназначен для деления машинного времени на временные интервалы для эффективного
использования процессора при работе с периферийными устройствами. Он обеспечивает
совместную работу ЦП и ПУ в реальном масштабе времени, осуществляя разбиения машинного
времени на равные интервалы времени (например по 20 мс). В состав таймера входят схемы,
необходимые для:
 запроса и получения канала;
 формирования вектора прерывания;
Назначение таймера:
 генерация прерываний от системных часов;
 генерация запросов на регенерацию памяти;
 генерация звуковых сигналов (PC Speaker).
Выполнил Майснер М.Ю. Ам-209
14
Пояснительная записка к курсовому проекту по дисциплине «ОЭВМ»
Рис.12 Таймер
В качестве таймера в ЭВМ используется трехканальное программируемое устройство,
предназначенное для организации работы микропроцессорных систем в режиме реального
времени. Таймер формирует сигналы с различными временными параметрами.
Реализация данного программируемого таймера позволяет работать с тремя независимыми 16разрядными каналами с общей схемой управления, при этом каждый канал способен работать в
шести режимах (программирование режимов работы каналов осуществляется индивидуально и
в произвольном порядке путем ввода управляющих слов в регистры режимов каналов, а в
счетчики запрограммированного числа байтов). Управляющее слово определяет режим работы
канала, тип счета (двоичный или двоично-десятичный), формат чисел (одно- или
двухбайтовый), разрешение или запрещение работы канала.
Рис. 13. Пример схемы работы таймера.
Таймер представляет собой программно-доступный счётчик в который
можно
записать
значение,
обращаясь
к определённому
порту периферийного устройства. По
окончании
отсчета
числа, загруженного в счетчик, на выходе канала устанавливается
напряжение высокого уровня и сохраняется до загрузки нового значения. Сигнал переполнения
содержимого счётчика служит запросом на прерывание (или сигналом
условия
для
контроллера), по которому происходит увеличение второго счетчика (следующего канала). С
помощью таймера можно задавать определённые промежутки времени, по истечении которых
происходит прерывание. Это можно использовать для - time-out для различных прикладных
программ. Особенное применение прерываний таймера основанное на независимости работы
микросхемы от процессора - регенерация оперативных запоминающих устройств.
Таким образом, таймер действует как часы реального времени - он считает свои импульсы
независимо от того, что происходит в компьютере.
Выполнил Майснер М.Ю. Ам-209
15
Пояснительная записка к курсовому проекту по дисциплине «ОЭВМ»
Управляющими сигналами для таймера являются, сигналы каналов, разрешающие или
запрещающие счет, сигналы выбора каналов, а также входы write/read и вход выбора
микросхемы.
2.2.6. Периферийные устройства
Под термином периферия подразумевают любые подключенные к компьютеру внешние
устройства. Все периферийные устройства можно разделить на две категории в соответствии с
их назначением. Устройства первой категории выполняют операции ввода-вывода. Это
клавиатура, мышь, принтер, монитор, звуковая карта, сетевая карта и т.д. Ко второй категории
относятся устройства, предназначенные главным образом для хранения данных, то есть
внешние запоминающие устройства.
Клавиатура - является одним из основных устройств ввода, обеспечивающих интерактивное
общение пользователя с ЭВМ. В состав клавиатуры входит массив ключей, генерирующих
сигналы нажатия клавиш, и микропроцессор, который воспринимает эти сигналы, формируя
двухбайтовый пакет, состоящий из скан-кода нажатой клавиши и статусного байта. Скан-код –
это однобайтовое число, младшие 7 бит которого представляют идентификационный код,
присвоенный каждой клавише, а старший 8-ой бит кода говорит о том, была ли нажата клавиша
(бит = 1, код нажатия) или освобождена (бит = 0, код освобождения). Таким образом, каждое
нажатие клавиши дважды регистрируется в контроллере клавиатуры. Статусная часть слова
содержит флаги спец-клавиш (Insert, CapsLock, NumLock и т.д), нажатие которых связано с
включением/выключением определенного режима работы клавиатуры. Сформированный пакет
передается в компьютер через последовательное соединение.
Контроллер, получив пакет, выставляет запрос на прерывание, а при получении подтверждения
выдает его на системную шину. Процессор выполняет процедуру, анализа слова, которое может
содержать управляющий код, например: "Ctrl-Break".
Так как за время реакции системы на выставленное прерывание в контроллер клавиатуры могут
продолжать поступать новые коды нажатых клавиш, значения которых не должны быть
потеряны, в состав контроллера входит буфер, организованный в виде очереди FIFO. В случае
если время реакции системы будет слишком большим, очередь FIFO неизбежно переполнится и
значения, введенные первыми, будут утеряны. Контроллер будет продолжать генерировать
сигнал запроса прерывания пока очередь FIFO не опустеет.
Мышь - является устройством ввода. В наше время, когда большинство ОС, имеют
графические оболочки, мышь занимает главную роль в процессе общения пользователя с ЭВМ
также, как и клавиатура. Появляется все больше пользовательских приложений, работа в
которых без мыши просто невозможна.
Классическая мышь представляет собой устройство, перемещение которого по плоской
поверхности сопровождается формированием информации о расстоянии, пройденном в
направлении осей X и Y. Для фиксации перемещений используются механические или
оптические средства. Кроме того, мышь снабжается двумя или более кнопками. Информация от
кнопок и счетчиков попадает на микроконтроллер, кодируется в трехбайтовый пакет и
передается в компьютер через последовательное соединение.
Последовательный код принимается контроллером мыши. В его задачи входит формирование
запроса прерывания, связанного с перемещением мыши или нажатия ее клавиш, а по получению
подтверждения выдача поступившего кода на системную шину.
При этом конструкцией контроллера не предусмотрен какой либо буфер, для хранения
последовательности поступивших кодов. Вместо этого происходит суммирование перемещений
за интервал времени между двумя прерываниями процессора. Таким образом, независимо от
того, на какое расстояние была перемещена мышь, система всегда получит достоверную
информацию, сформированную на момент вызова обработчика прерывания.
Выполнил Майснер М.Ю. Ам-209
16
Пояснительная записка к курсовому проекту по дисциплине «ОЭВМ»
Монитор - Выходные данные компьютера могут быть представлены в самой разной форме – в
виде текста, графики, звука и т.д. Наиболее распространенным и удобным устройством вывода
является дисплей (монитор), служащий для визуального представления выходных данных
компьютера. Монитор является пассивным и в большинстве случаев аналоговым устройством.
Коммутация с системой происходит по средствам видеоадаптера (видеокарты).
На ранних стадиях развития ЭВМ всю работу по подготовке изображения, выводимого на
монитор, выполнял ЦП, что существенно снижала коэффициент полезной работы. Со временем
требование к качеству изображения, и частоте его обновления необратимо росло, в результате
чего ЦП уже не мог справляться с поставленной задачей в одиночку. На помощь ему пришел
видео-акселератор, взявший на себя часть работы ЦП (в основном обработку 3D-графики).
Следующим шагом стало полное освобождение ЦП от функций формирования изображения, за
счет использования видеокарт.
В наше время видеокарта выполняет две основные функции – формирования битовых полей
(изображений выводимых на монитор), построение которого происходит по специальным
алгоритмам, и преобразование цифрового сигнала в аналоговый, для отображения на мониторе.
Видеокарта исполняется в виде отдельной БИС, в состав которой входит видеопроцессор,
формирующий битовые поля, быстродействующая оперативная память для вычислений и
хранения сформированных изображений и ЦАП, преобразующий цифровое представление в
аналоговый сигнал. Помимо аналогового выхода современные видеокарты имеют и цифровой
для подключения TFT или плазменных мониторов.
Связь видеокарты с ЦП осуществляется по средствам системной шины. Центральный процессор
лишь передает видеокарте базовую информацию, на основе которой она самостоятельно строит
готовые изображения и выводит их на монитор.
Внешние запоминающие устройстава - это дисководы гибких магнитных дисков (FDD),
жесткий диск (HDD) и привод оптических дисков (CD-ROM). Данные устройства не участвуют
в вычислительном процессе, а предназначены лишь для длительного хранения больших объемов
информации. Доступ к таким устройствам отличается низкой скоростью, но применение
обусловлено малой стоимостью хранения единицы данных и возможностью транспортировки с
одной ЭВМ на другую.
Внешние ЗУ являются устройствами с произвольным обращением, а их физическая организация
скрыта от системы. Адресация таких ЗУ не требует каких либо дополнительных вычислений от
ЦП. За функционирование таких устройств отвечает контроллер, поставляемый вместе с ВУ в
комплекте. Контроллер обеспечивает интерфейс между внешним устройством и шиной,
соединяющей его с остальной системой. Он содержит множество регистров, содержимое
которых доступно ОС для чтения и записи. Таким образом, ОС управляет работой ВЗУ одними
и теми же командами независимо от его физической архитектуры.
Выполнил Майснер М.Ю. Ам-209
17
Пояснительная записка к курсовому проекту по дисциплине «ОЭВМ»
3. Разработка селекторного сопроцессора ввода/вывода.
Как уже отмечалось выше, в пункте 2.5.2 (стр. 14), СПВВ в селекторном режиме
предназначается для монопольного обслуживания одного ПУ. При работе с СПВВ в
селекторном режиме ПУ после пуска операции остаётся связанным с СПВВ до окончания цепи
операций.
Можно повторить, что управляющее слово выбирается СПВВ в селекторном режиме 1 раз
в начале операции и содержится до окончания всех предписанных действий в триггерных
регистрах СПВВ. Необходимые изменения текущих параметров операции производятся быстро
с помощью соответствующих действий над содержимым триггерных регистров. Таким образом,
все средства селекторного СПВВ монополизируются на время операции одним ПУ.
СПВВ содержит набор триггерных регистров:
РгКОУ - регистр кода операции и указателей;
РгТАД - регистр текущего адреса данных, который содержит адрес байта в ОП,
участвующего в данный момент в операции ввода/вывода;
РгАУСК - регистр адреса управляющего слова СПВВ, который определяет адрес
очередного УСК в цепи управляющих слов;
СчТД - счетчик текущих данных, указывающий число байт, которое осталось ввести или
вывести в данной операции;
РгСИ - регистр связи с интерфейсом, в который поступает информация, получаемая с ПУ
при вводе, и из которого в ПУ выдается выводимая информация.
Обмен информацией СПВВ с ОП производится словами или двойными словами. Обмен с ПУ
производится обычно более мелкими единицами информации, например байтами. Поэтому при
вводе информации СПВВ производит в РгСИ компоновку слова из поступающих в СПВВ байт,
а при выводе - развертку слова в РгСИ. Для определения конца компоновки или развертки слова
используется счетчик байт СчБ, который указывает номер последнего обработанного байта в
текущем слове данных.
РгКВВ - регистр команды ввода/вывода, предназначен для хранения кода (2 бита)
операции команды ввода/вывода, поступающего в СПВВ из ЦП, когда ЦП в соответствии со
своей программой выполняет новую команду ввода/вывода;
РгНПУ - регистр номера периферийного устройства, заполняемый ЦП при начальной
выборке, указывает, с каким из ПУ проводится текущая операция;
РгД - регистр данных и РгПУСК - регистр предварительного управляющего слова СПВВ
являются буферными и служат для уменьшения задержек в работе СПВВ в селекторном режиме
при обращении к ОП.
Структурную схему разработанного блока СПВВ см. в приложении 2. Рис.14 отражает
упрощенную схему СПВВ, на которой видны триггерные регистры и их связь.
Выполнил Майснер М.Ю. Ам-209
18
Пояснительная записка к курсовому проекту по дисциплине «ОЭВМ»
DB/AB
РгНПУ
РгКВВ
Блок управления СПВВ
к ОП
Управление предварительной выборкой
РгТАД
РгКОУ
Блок связи с ОП
СчТД
РгАУСК
РгПУСК
РгД
СчБ
РгСИ
Интерфейс
Рис.14. Упрощенная схема СПВВ.
Начальная выборка производится по инициативе процессора при пуске новой операции
ввода/вывода. ЦП передает в СПВВ код операции команды ввода/вывода, номер ПУ. Эти
параметры заносятся СПВВ в регистры РгКВВ, РгНПУ. А адрес первого УСК содержится в
специализированной ячейке ОП (в адресном слове СПВВ), СПВВ, заполнив РгКВВ, РгНПУ, сам
считывает из ОП адрес первого УСК и заносит его в РгАУСК. После этого, используя
содержимое РгАУСК как адрес, СПВВ выбирает из ОП первое УСК, размещая его поля в
регистрах РгКОУ, РгТАД, СчТД. К содержимому РгАУСК прибавляется число, равное длине
УС, после чего РгАУСК указывает адрес следующего УСК в цепочке. СПВВ запускает в работу
требуемое ПУ. Если устройство свободно и во время начальной выборки не обнаружены
программные или аппаратные ошибки, считается что пуск произошел нормально. СПВВ
сообщает об этом процессору, который переходит к выполнению следующей команды своей
программы.
Текущие параметры операции в СПВВ в селекторном режиме в течение всей операции
содержатся и модифицируются в триггерных регистрах, что обеспечивает высокое
быстродействие СПВВ.
Кроме того, за счет введения дополнительных буферных регистров - РгД - регистра
данных и РгПУСК - регистра предварительной выборки управляющего слова - СПВВ в
селекторном режиме обеспечивается возможность совмещения во времени обмена информацией
с ПУ и ОП.
Выполнил Майснер М.Ю. Ам-209
19
Пояснительная записка к курсовому проекту по дисциплине «ОЭВМ»
При вводе информации поступающие из ПУ данные компонуются в регистре РгСИ в
слово. Как только слово данных сформировано, оно передается в РгД и СПВВ начинает
связываться с ОП для записи слова в памяти. Параллельно с обращением к ОП СПВВ может
производить накопление байт следующего слова в РгСИ.
Аналогично совмещается связь с ОП и ПУ при выводе. СПВВ засылает в РгСИ через РгД
очередное слово, выбранное из ОП, и пока это слово развертывается в последовательность байт,
посылаемых В ПУ, СПВВ связывается с ОП для выборки следующего слова.
При работе с быстродействующими устройствами с движущимся носителем информации
имеется опасность потери информации в момент выборки очередных управляющих слов.
Пример: процедура исполнения цепи данных, когда СПВВ, не замедляя темпа поступления
информации из интерфейса, должен успеть не только принимать порции данных, компоновать
их в слово и записывать в память, но и выбирать следующее управляющее слово в цепочке.
В связи с этим в СПВВ в селекторном режиме применяют предварительную выборку
управляющего слова. Схема управления предварительной выборкой следит за состоянием
счетчика текущих данных, и, когда содержимое СчТД станет меньше принятого для данной
машины значения, СПВВ производит обращение к памяти по адресу из РгАУСК. Новое
управляющее слово посылается в РгПУСК, в то время как СПВВ продолжает обработку
предыдущего УСК. После того как содержимое СчТД станет равным "0", содержимое РгПУСК
замещает старое содержимое РгТАД, СчТД и указателей в регистре РгКОУ.
Управление СПВВ аппаратно-микропрограммное. Передачей данных через интерфейс
ввода/вывода управляет аппаратура СПВВ, а передачей между СПВВ и ОП микропрограммные средства ЦП, в том числе его управляющая память.
Выполнил Майснер М.Ю. Ам-209
20
Пояснительная записка к курсовому проекту по дисциплине «ОЭВМ»
Алгоритм запуска СПВВ приведен ниже, принцип запуска выглядит следующим образом:
1. При необходимости пересылки данных из ОП в Винчестер/НГМД или наоборот ЦП
опрашивает состояние СПВВ и ПУ.
2. ЦП передает в СПВВ код операции команды ввода/вывода, номер ПУ. Эти параметры
заносятся СПВВ в регистры РгКВВ, РгНПУ. А адрес первого УСК содержится в
специализированной ячейке ОП (в адресном слове СПВВ).
3. После получения команды происходит процедура захвата шины, т.е. СПВВ
вырабатывает сигнал "Занять", по этому сигналу ЦП вырабатывает сигнал
"Подтверждаю" и одновременно отключается от шин (DB/AB и CBUS переходит в 3-е
состояние) на время пока СПВВ осуществляет пересылку данных.
4. Происходит обмен данных.
начало
Опрос регистров состояний СПВВ и
ПУ
нет
Готовы
да
Пересылка код операции
команды ввода/вывода
Пересылка код операции
номера ПУ
Запрос на захват шины
"Занять"
Подтверждение захвата шины
"Подтверждаю"
Есть "Подтверждаю"
нет
да
Обмен
Выполнил Майснер М.Ю. Ам-209
21
Пояснительная записка к курсовому проекту по дисциплине «ОЭВМ»
Алгоритм завершения работы (распознавание последней команды) cопроцессора
ввода/вывода.
У сопроцессора ввода/вывода нет прямой команды завершения работы. Конечно, можно
было бы предусмотреть этот случай в системе команд, но можно остановиться на подручных
средствах.
В структуре УСК (управляющего слова канала) присутствуют указатель цепочки данных (ЦД) и
указатель цепочки операций (ЦО). При ЦД=0 операция после использования данного УСК
оканчивается, при ЦД=1 она продолжается с новым массивом данных, указанным в следующем
УСК. При ЦО=0 программа канала для заданного ПУ заканчивается на текущем УСК; при ЦД=0
и ЦО=1 после выполнения действий по текущему УСК, выбирается следующее по порядку УСК
и выполняется новая операция ввода/вывода с тем же ПУ. В случае же, когда в УСК ЦД=0 и
ЦО=0, УСК после выполнения последних действий заканчивает работу канала.
Пример: В ОП должны быть приняты из некоторых 500 байт с носителя, первые 10 и последние
20.
Надо выполнить следующую последовательность УСК:
Таблица 1. Последовательность УСК.
Адрес
УСК
N
N+8
N+16
Приказ
Указатель
цд цо уб
Прочитать 1
0
0
Прочитать 1
0
0
Прочитать 0
0
1
пи
0
1
0
пр
0
1
0
Адрес
данных
А
0
А+10
Счетчик
данных
10
470
20
Первое УСК выполняет ввод первых 10 байт в ячейки с адресом то А до А+9. Второе
УСК обеспечивает пропуск следующих 470 байт. Третье УСК выполняет ввод в ОП оставшихся
20 байт и заканчивает программу канала (ЦД=0 ЦО=0). Автоматически (по окончании цепочки)
каналом формируется прерывание, сигнализирующее процессору, что затребованная операция
ввода/вывода выполнена полностью.
Алгоритм реакции на ошибки в памяти сопроцессора ввода/вывода.
1. Когда сопроцессору нужно записать или прочитать данные из памяти, он запрашивает цикл
обращения к памяти.
2. Если память свободна, то сопроцессор начинает с ней работу.
3. Допустим, сопроцессор запросил 100 байт, а получил 95 байт, и нет никакого способа
получить недостающие 5 байт.
4. Сопроцессор формирует флажок неправильной длины в ССК (слово состояния канала).
5. Записывает ССК в память, чтобы оно было доступно СУВВ (Супервизор ввода/вывода).
6. Формирует сигнал запроса на прерывание и записывает в Регистр Кода Условия (часть
ССП), что СУВВ нужно просмотреть ССК для получения более подробной информации.
7. По данному прерыванию в действие вступает Супервизор Ввода/Вывода, анализирует ССК
с целью определения вида ошибки.
8. Если произошла ошибка, допускающая восстановление работоспособности, то запускается
требуемая подпрограмма обработки ошибок.
9. Если ошибка не была исправлена, то она сообщает это СУВВ и передает ему управление. В
этом случае СУВВ действует точно так же, как если бы ошибка не допускала восстановления
работоспособности.
10. Если ошибка не допускает восстановления работоспособности, обращение к какой-либо
подпрограмме не имеет смысла.
11. Система или пользователь должны выбрать одно из четырех:
 Вызвать завершение программы;
 Воспринять плохие данные;
 Повторить процедуру, которая вызвала ошибку;
Выполнил Майснер М.Ю. Ам-209
22
Пояснительная записка к курсовому проекту по дисциплине «ОЭВМ»
 Пропустить эти данные и перейти к следующим;
12. Если ошибка была устранена, то сопроцессору необходимо повторить выполняемую им
операцию, которая привела к ошибке.
4. ЗАКЛЮЧЕНИЕ
В данном курсовом проекте была разработана структурная схема гипотетической ЭВМ,
описаны различные функциональные блоки, а также функциональная схема сопроцессора
ввода/вывода. Были предложены алгоритмы запуска СПВВ, алгоритм завершения работы и
алгоритм реакции на ошибки в памяти СПВВ. Достигнуто закрепление и углубление
теоретических знаний, приобретение навыков разработки узлов ЭВМ на структурном,
функциональном и алгоритмическом уровнях.
Выполнил Майснер М.Ю. Ам-209
23
Пояснительная записка к курсовому проекту по дисциплине «ОЭВМ»
5. Список используемой литературы.
1. Гук М. Аппаратные средства IBM PC.Энциклопедия,2-е изд.-СПб.: Питер,2002.-928с.:ил.
2. Каган Б. М. Электронные вычислительные машины м системы: Учеб. Пособие для вузов.-2-е
изд., перераб. и доп.-М.:Энергоатомиздат,1985.-552.,ил.
3. Мик Дж., Брик Дж. Проектирование микропроцессорных устройств с разрядно-модульной
организацией: В 2-х книгах. Пер. с англ. – М.: Мир, 1984. – Кн. 2. 223 с.: ил.
4. Угрюмов Е.П. Проектирование элементов и узлов ЭВМ: Учеб. Пособие для спец. ЭВМ
вузов. -М.:Высш.шк.,1987.-318.:ил.
5. Схемотехника. Лекции / Соболев В .И.
6. Организация ЭВМ. Лекции / Гребенников В. Ф.
Выполнил Майснер М.Ю. Ам-209
24
Документ
Категория
Компьютеры и периферийные устройства
Просмотров
2
Размер файла
417 Кб
Теги
майснер
1/--страниц
Пожаловаться на содержимое документа