close

Вход

Забыли?

вход по аккаунту

?

Матвеев

код для вставкиСкачать
МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ
ОДЕСЬКИЙ ДЕРЖАВНИЙ ЕКОЛОГІЧНИЙ УНІВЕРСИТЕТ
Кафедра
ІТ
__________________________
Факультет
КН
__________________________
Курсовий проект
з дисципліни “Комп’ютерна схемотехніка”
на тему “Синтез та дослідження схем лічильників з довільним
модулем та порядком лічення”
Виконала студентка групи _K-32
Іванова Г.К._______
Керівник __ Препелиця Г.П.__
Робота перевірена та
допущена до захисту
<< ___>>______________2015p.
____________________________
(підпис керівника)
Одеса – 2015
2
ЗМІСТ
Вступ ................................................................................................................. 3
Список скорочень ............................................................................................ 4
Завдання на проектування із вказівкою варіанта ......................................... 4
1 Основні теоретичні відомості про лічильникові схеми ........................... 5
1.1 Визначення й класифікація схем лічильників .................................. 6
1.2 Способи організації перенесень між розрядами лічильника.
Синхронні й асинхронні лічильники ................................................. 6
1.3 Схеми асинхронних двійкових підсумовуючих і лічильників,
що віднімають, на синхронних і асинхронних тригерах................. 6
1.4 Двійково-десяткові коди (ДДК) і двійково-десяткові
лічильники (ДДЛч) .............................................................................. 7
1.5 Організація перенесень між десятковими розрядами в ДДЛч ...... 10
2 Синтез підсумовуючого синхронного десяткового лічильника
з довільним порядком лічення рахунку (що працює в коді 2421) ....... 11
2.1 Побудова кодованої таблиці переходів синхронного лічильника 12
2.2 Побудова кодованої таблиці функцій збудження тригерів
заданого типу ..................................................................................... 13
2.3 Одержання функцій збудження тригерів лічильника в
досконалій формі .............................................................................. .14
2.4 Спільна мінімізація функцій збудження
підсумовуючого лічильника ................................................ ……….14
2.5 Побудова схеми синхронного лічильника…………………………15
3 Синтез підсумовуючого асинхронного десяткового лічильника з
довільним порядком лічення (що працює в коді 2421) ................. 15
3.1 Суть метода проектування АЛч ....................................................... 17
3.2 Побудова часової діаграми (ЧД) роботи лічильника..................... 17
3.3 Побудова схеми асинхронного лічильника .................................... 18
4 Синтез реверсивного синхронного десяткового лічильника,
що працює в коді
......................................................................... 18
4.1 Побудова кодованої таблиці переходів реверсивного лічильника18
4.2 Побудова кодованої таблиці функцій збудження JK-тригерів .... 19
4.3 Одержання функцій збудження тригерів лічильника
в досконалій формі ............................................................................ 19
4.4 Сумісна мінімізація функцій збудження синхронного ліч. .......... 20
4.5 Побудова тимчасової діаграми роботи РСЛч................................. 21
Висновок (виводи)......................................................................................... 23
Додаток А – Схема принципова синхронного лічильника,
що працює в коді 2421 ........................................................... 24
Додаток Б – Схема принципова асинхронного лічильника,
що працює в коді 2421 ........................................................... 25
Додаток В – Схема принципова реверсивного лічильника,
що працює в коді 2421 .......................................................... 26
3
ВСТУП
При вивченні типових пристроїв цифрової техніки важливе місце
займають питання експериментального дослідження їх структури,
архітектури, а також питання автоматизованого логічного і схематичного
проектування визначених пристроїв на рівні тригерів.
Освоєння принципів роботи типових пристроїв цифрової техніки
базується, в основному, на синтезі цих пристроїв за допомогою формальних
методів логічного проектування комбінаційних схем і цифрових автоматів.
Методи аналізу роботи цифрових пристроїв грають в структурі розглянутого
прикладу допоміжну роль.
Метою даного курсового проекту є робота, яка ознайомлює студента зі
способами організації базової логіки ЕОМ, зі способами занесення,
зберігання, переведення і видачі машинного коду.
Завдання на проектування
Нам необхідно було:
 вивчити різноманітні схеми та засоби організації перенесень у
лічильниках
 оволодіти методами синтезу синхронних та асинхронних лічильників
 набути навичок у складанні, налагодженні та експериментальному
дослідженні різноманітних схем лічильників.
Мені було видане таке завдання: варіант – 14; тип тригера – JK; номер
коду за таблицею ДДК – 6.
Мені було видане таке завдання: варіант – 11; тип тригера – JK; номер
коду за таблицею ДДК – 5.
4
СПИСОК СКОРОЧЕНЬ
ARST – асинхронний RS-триггер,
АСЧ – асинхронний лічильник,
АТП – асинхронна таблиця переходів,
ЧД – часова діаграма,
ГІ – генератор імпульсів,
ГОІ – генератор одиничних імпульсів,
ДВ – діаграма Вейча,
ДДК – двійково-десятковий код,
ДЕ – десятковий еквівалент,
ДДНФ – довершена дизъюнктивна нормальна форма,
ДКНФ – довершена конъюнктивна нормальна форма,
КТФВ – кодована таблиця функцій збудження,
ЛЕ – логічний елемент,
ЛУ – логічна умова,
ЛЧ – лічильник,
МДНФ – мінімальна диз’юнктивна нормальна форма,
МО – мікрооперація,
ОФ – операторна форма,
РСЛЧ – реверсивний синхронний лічильник,
СЛЧ – синхронний лічильник,
СП – сигнал переносу,
СС – система числення,
ТІ – таблиця істинності,
ТКСП – таблиця кодів сигналів переносу,
ТФВ – таблиця функцій збудження,
5
УТП – умовна таблиця переходів,
ЕА – елементарний автомат (тригер),
ЕОМ – електронно-обчислювальна машина.
1 Основні теоретичні відомості про схеми лічильників
1.1 Визначення і класифікація лічильників
Лічильником (ЛЧ) називають цифровий автомат для зберігання
довільного n-розрядного числа, що дозволяє збільшити (зменшити) це число на
одиницю чи задану константу та має часто ланцюг установки нуля. Лічильники
можуть виконувати також функції прийому і видачі чисел.
Максимальне число стійких внутрішніх станів лічильника називають
його модулем N.Модуль - це максимальне число одиничних вхідних
(лічильних
сигналів),
які
може
рахувати
лічильник.
Число
тригерів
(елементарних автоматів), необхідних для побудови лічильника, дорівнює
числу його розрядів та визначається з формули
п = ]log 2 N[,
(1.1)
де дужки ] [, означають округлення в бік більшого цілого числа.
Вхідний сигнал обумовлює перехід лічильника з одного стійкого стану в
іншій. Номери станів відраховуються від деякого початкового (нульового)
стану. Звичайно передбачається можливість переходу лічильника з довільного
стану в початковий під дією спеціального керуючого сигналу установки до
нуля (УО). Крім того, лічильник може встановлюватися в початковий стан
після завершення одного циклу роботи - підрахунку числа вхідних сигналів,
яке дорівнює модулю лічильника.
За функціональними ознаками лічильники класифікуються наступним
чином.
За модулем рахунку ЛЧ поділяють:
– на двійкові лічильники або лічильники за модулем N, де N=2л (п = 1,
2, 3,...), тобто модуль двійкового лічильника дорівнює цілому ступеню числа 2;
6
– на недвійкові лічильники або лічильники за модулем М (лічильники з
довільним модулем), де 2 n-1 <М<2 n .
За напрямом рахування розрізняють:
– прості лічильники (тільки підсумовуючі або тільки віднімальні);
– реверсивні лічильники.
1.2 Способи організації
За видом порозрядного перенесення розрізняють лічильники:
– з послідовним перенесенням (асинхронні лічильники);
– з паралельним або одночасним перенесенням (синхронні лічильники);
– з паралельно-послідовним (комбінованим) перенесенням.
За порядком зміни станів ЛЧ діляться на:
– лічильники з природничим порядком рахування;
– лічильники з довільним порядком рахування.
Прості лічильники можуть рахувати тільки в одному напрямку, тобто або
тільки додавати вхідні сигнали до коду, що сформувався у лічильнику, або
тільки віднімати вхідні сигнали з цього коду. Реверсивні лічильники залежно
від керувальних сигналів можуть рахувати як в прямому, так і в зворотному
напрямах.
1.3 Способи організації перенесень між розрядами лічильника
Синхронні і асинхронні лічильники
Проблема
швидкодії
лічильників
вирішується
використанням
різноманітних методів перенесення між розрядної інформації. Простіше є
послідовне перенесення, яке забезпечує найменшу швидкодію. Суть цього
методу полягає в тому, що сигнали перенесення з кожного попереднього
розряду послідовно розповсюджуються в наступні. Робота кожного наступного
розряду можлива тільки після закінчення роботи попереднього.
7
Лічильники з послідовним перенесенням називають асинхронними.
Асинхронні лічильники можуть будуватися як на асинхронних (нетактовних),
так і на синхронних (тактовних) тригерах з лічильним входом (Т-тригер).
Лічильні сигнали k подаються на лічильний вхід першого тригера, на
входи інших тригерів подаються сигнали з прямих виходів сусідніх молодших
тригерів. Кожний Т-тригер є лічильником з модулем N=2. Послідовним
з'єднанням п таких тригерів за допомогою ланцюгів перенесення отримують
модуль N = 2n. Для побудови віднімаючого асинхронного лічильника
організують ланцюги позики підімкненням входів тригерів до інверсних
виходів сусідніх молодших тригерів.
Максимальна
швидкодія
лічильника
забезпечується
паралельним
перенесенням, яке реалізується за допомогою логічних елементів І, що
вводяться в кожний розряд лічильника. Функції цих елементів полягають в
тому, що з їх допомогою аналізується стан усіх молодших розрядів і залежно від
комбінації їх станів виробляється сигнал перенесення.
1.4 Схеми асинхронних двійкових підсумовуючих і віднімаючих
лічильників на синхронних і асинхронних тригерах
Лічильники з послідовним перенесенням називають асинхронними.
Асинхронні лічильники можуть будуватися як на асинхронних
(нетактовних), так і на синхронних (тактовних) тригерах з лічильним входом
(T-тригер). Схема двійкового підсумовуючого асинхронного лічильника
( АЛЧ) на асинхронних T-тригерах показана на рис. 1.1,а.
Лічильні сигнали k подаються на лічильний вхід першого тригера, на
входи інших тригерів подаються сигнали з прямих виходів сусідніх
молодших тригерів. Кожний T-тригер є лічильником з модулем N = 2.
Послідовним з’єднанням n таких тригерів за допомогою ланцюгів
перенесення отримують модуль N = 2n. Для побудови віднімаючого
асинхронного лічильника організують ланцюги позики підімкненням входів
8
тригерів до інверсних виходів сусідніх молодших тригерів (наведіть схему).
k
T TT
R 1
У0
p1
T TT
R 2
p2
T TT
p3
R 3
а)
1
k
У0
1
1
T TT p1
T TT p2
T TT p3
C
C
C
1
1
R
R
R 1
б)
Рис. 1.1 – Двійкові АЛЧ на асинхронних (а) і синхронних (б)
тригерах
Схема асинхронного лічильника на синхронних T-тригерах (рис. 1.1,б)
отримується підімкненням входів синхронізації до прямих виходів сусідніх
тригерів. На інформаційні входи T в цьому випадку постійно подається
рівень одиниці. Обидві розглянуті схеми мають ланцюг асинхронного
скидання лічильника до нуля.
Лічильники з паралельними перенесеннями називають синхронними
(СЛЧ), бо всі тригери в них спрацьовують одночасно (синхронно) незалежно
від їх розміщення в схемі та від початкового стану лічильника. На рис. 1.2, а,
зображена схема двійкового СЛЧ на синхронних Т-тригерах. Лічильний сигнал
подається на входи синхронізації всіх тригерів лічильника разом. Вихідні
сигнали перенесення рi, формуються в кожному розряді одночасно з допомогою
схем І як незалежні функції стану всіх молодших розрядів лічильника:
i
рi = & Q j = Q 1 * Q 2 *…* Qi ,
(1.2)
j1
де і=1,2,…,n
Як буде показано далі, в лічильниках з довільним порядком лічення
9
функції перенесення формуються із станів не тільки молодших, але і старших
розрядів, в загальному випадку - із станів довільних розрядів
Рис. 1.2 – Двійковий синхронний лічильник на Т-триггерах (а)
и реальных JK-триггерах (б)
Із виразу (1.2) та рис. 1.2,а видно, що число входів ЛЕ І зростає зі
збільшенням розрядності лічильника. Оскільки число входів в реальних ЛЕ
скінченне та навантажувальна спроможність виходів тригерів обмежена, то
розрядність лічильників з паралельним перенесенням звичайно невелика і на
практиці не перевищує чотирьох.
Реальні JK-тригери на інтегральних елементах мають по три кон’юнктивне зв’язаних входи J та K ( J = J1·J2·J3 та K = K1·K2·K3), що дозволяє
здійснити паралельне перенесення без додаткових ЛЕ І в групі з чотирьох
тригерів. Тому паралельне перенесення в лічильниках інколи називають
груповим. Схему чотирирозрядного СЛЧ на реальних JK-тригерах зображено
на
рис. 1.2,б.
10
Багаторозрядний лічильник підвищеної швидкодії розбивають на
групи, кожна з яких містить не більше чотирьох тригерів. Групи поєднують
між собою послідовно. При цьому останній тригер попередньої групи є
джерелом синхронних сигналів для наступної. Такий метод організації
перенесень називають паралельно-послідовним (або частково-груповим). З
його допомогою забезпечується синхронний режим роботи всередині кожної
групи і послідовна передача інформації від групи до групи.
Порівнюючи
методи
перенесень,
визначимо,
що
перевагою
асинхронних лічильників є простота їх структури. До недоліків АЛЧ
відносяться:
– низька швидкодія через великий час установки коду;
– можливість появи проміжних нестійких станів при установці нового
коду в лічильнику.
1.5 Двійково-десяткові лічильники (ДДЛ) і двійково-десяткові коди (ДДК)
Основні характеристики лічильників, які визначають їх швидкодію –
розділювальна здатність та час встановлення (реєстрації) коду лічильника. Під
розділювального здатністю розуміють мінімально допустимий період Т
прямування вхідних сигналів, за яким лічильник працює без збоїв. Час
встановлення коду являє собою інтервал часу між моментом надходження
вхідного сигналу та моментом закінчення самого довгого перехідного процесу в
схемі при переході до нового стійкого стану.
Важливим окремим випадком лічильників з довільним модулем є
двійково-десяткові (чи просто десяткові) лічильники з модулем рахунку 23
<М< 24. Для представлення однієї десяткової цифри двійково-десятковий
лічильник повинен утримувати не менш як чотири тригери. Але оскільки
чотири розрядним лічильником можна представити 16 різноманітних станів, то
синтез таких лічильників полягає у виключенні шести надмірних станів та
11
забезпеченню обраного порядку перерахунку 10 станів, що залишились.
2 Синтез простих синхронних лічильників з довільним порядком лічення
(код 2421)
Лічильники з довільним порядком лічення відрізняються від лічильників
з природним порядком лічення тим, що з приходом чергового вхідного сигналу
k десятковий номер їх внутрішнього стану змінюється на значення, відмінне від
одиниці. Причини, що спонукають використання таких лічильників, такі:
– можливість спрощення схеми дешифратора станів лічильника;
– можливість відрізненій всіх довільних станів лічильника взагалі без
дешифратора (наприклад, в лічильниках з унітарним кодуванням - кільцевих
регістрах, в яких циркулює всього одна одиниця);
–принципова можливість повного усунення критичних змагань в схемі
лічильника при використанні сусіднього циклічного кодування станів.
В лічильниках з природним порядком лічення при переході від одного
двійкового числа до сусіднього більшого чи меншого двійкового числа може
виникати зміна цифр одночасно в декількох розрядах. Це інколи приводить до
значних помилок при знятті закодованих кутових та лінійних переміщень.
Ефективним засобом боротьби з помилками такого роду є використання
спеціальних кодів, які називають відбитими (рефлексними). Відмінна
особливість цих кодів полягає в тому, що сусідні кодові набори різняться
цифрою тільки в одному розряді.
В лічильниках з сусіднім кодуванням будь-які два послідовні стани
будуть відрізнятися тільки в одному розряді. Послідовні стани таких
лічильників відтворюються на діаграмі Вейча переміщенням з будь-якої її
клітинки в будь-яку сусідню (суміжну) з нею.
Для зручності сприймання людиною-оператором цифрова вимірювальна
12
інформація має бути представлена в десятковому коді. В цьому випадку для
передачі, обробки та зберігання даних звичайно використовують двійководесяткові коди, які легко перетворюються в десятковий код та просто
реалізуються технічними засобами. Ці властивості обумовлюють широке
застосування
двійково-десяткових
кодів
в
інформаційно-вимірювальних
системах (IBС) і цифрових пристроях вимірювання та обробки даних.
Синтез будь-яких синхронних двійкових та недвійкових лічильників з
природним та довільним порядком лічення проводиться однаково за допомогою
загального методу синтезу цифрових автоматів.
Розглянемо особливості проектування синхронних лічильників з довільним
модулем та порядком лічення на прикладі синтезу двійкове-десяткових
лічильників для одного десяткового розряду.
Початковими даними для синтезу є кодована таблиця переходів (КТП)
проектованого лічильника і умовна таблиця переходів (УТП) обраного типу
елементарного автомату (тригера). Суть синтезу полягає в визначенні функцій
збудження кожного окремого тригера та побудові за одержаними функціями
схеми синхронного лічильника.
2.1 Побудова кодованої таблиці переходів синхронного лічильника
Спроектуємо додавальний двійково-десятковий лічильник, працюючий
в незваженому коді 2421. Як елементарний автомат використовуємо JKтригер, умовна таблиця переходів (УТП) якого наведена в таблиці 2.1.
Зіставимо кодовану таблицю переходів лічильника в вибраному коді, в
якому приведені всі можливі переходи лічильника з одного стану в інший.
Таблица 2.1 КТП JK – тригера
0
0-
0
0
1
-1
1
1
--
0
-0
1
J
вихідний стан
1
K
стан переходу
13
Таблица 2.2 – Кодована таблиця переходів СЛЧ
Десятковий
0
1
2
3
4
5
6
7
8
9
Q4
0
0
0
0
0
0
0
0
1
1
Q3
0
0
0
0
1
1
1
1
1
1
Q2
0
0
1
1
0
0
1
1
1
1
Q1
0
1
0
1
0
1
0
1
0
1
Q4
0
0
0
0
0
0
0
1
1
0
Q3
0
0
0
1
1
1
1
1
1
0
Q2
0
1
1
0
0
1
1
1
1
0
Q1
1
0
1
0
1
0
1
0
1
0
еквівалент
А
х
1
2.2 Побудова кодованої таблиці функцій збудження тригерів даного типа
Сигнал k в синхронних лічильниках подається на входи синхронізації
всіх тригерів одночасно. Оскільки прості лічильники (підсумовуючі або
віднімаючи) виконують тільки одну мікро операцію, на яку орієнтована їх
структура, то вони не містять керуючих шин (l=Іоg2 l= 0 ). Скидання лічильника
до нуля будемо здійснювати за допомогою асинхронних установочних входів JKтригерів. За КТП СЛЧ (таблиця 2.2) та УТП (таблиця 2.1) будуємо кодовану
таблицю функцій збудження КТФЗ (таблиця 2.3), з якої вибираємо функції
збудження тригерів в досконалих формах.
Таблиця 2.3 – Кодована таблиця функції збудження СЛЧ на JK-триггерах
Десятковий
0
1
2
3
4
5
6
7
8
9
Q4
0
0
0
0
0
0
0
0
0
1
Q3
0
0
0
0
1
1
1
1
1
1
Q2
0
0
1
1
0
0
1
1
1
1
Q1
0
1
0
1
0
1
0
1
1
1
еквівалент
А
Х
14
1
J4K4
0-
0-
0-
0-
0-
0-
0-
1-
-0
-1
J3K3
0-
0-
0-
1-
-0
-0
-0
-0
-0
-1
J2K2
0-
1-
-0
-1
0-
1-
-0
-0
-0
-1
J1K1
1-
-1
1-
-1
1-
-1
1-
-1
1-
-1
2.3 Одержання функцій збудження тригерів в досконалій формі
лічильника
Проводимо сумісну мінімізацію функцій збудження за допомогою
діаграм Вейча:
)
J4
Q4
Q3
0
0
)
J3
1
0
0
0
Q4
Q1
0
0
-
)
Q4
)
K3
0
1
-
-
0
0
Q4
Q1
1
0
-
Q4
Q1
)
K2
0
1
0
0
Q2
-
- - - 1
- 0
1
Q4
Q1
1 - - 11 1
Q2
Q2
Q3
0
00
Q3
J1
-
Q2
Q3
-
1
0
)
Q3
J2
-
Q2
K4
)
Q3
-
Q4
Q1
Q2
)
Q3
-
K1
0
1
0
0
1
0
-
Q2
Q4
Q1
Q1
1
Q3
1
-
1
1
-
1
-
Q1
1
-
Q2
J4= v(7)= &(0,1,2,3,4,5,6);
J3= v(3)= &(0,1,2);
J2= v(1,5)= &(0,4);
J1= v(0,2,4,6,14)= &(-);
K4= v(15)= &(14);
K3= v(15)= &(14,7,6,5,4);
K2= v(15,3)= &(-14,7,6,2);
K1= v(15,75,3,1)= &(-).
2.4 Сумісна мінімізація функцій збудження синхронного лічильника
МДНФ
функцій
збудження
лічильника мають такий вигляд:
тригерів
проектованого
синхронного
15
J4 = Q3 Q2 Q1;
J3 = Q2 Q1;
J2 = Q1;
J1 = 1.
K4=Q1;
K3=Q4 Q2 Q1;
K2= Q1 Q4 v Q1 Q3= Q1 (Q4 v Q3);
K1=1.
Синтез лічильника на основі будь-якого іншого типу синхронного
тригера (D, DV, JK, RS) проводиться аналогічно, різниця полягає лише у
використанні відповідної умовної таблиці переходів. Оскільки як реальні
тригери інших типів не мають кон'юнктивно зв'язаних інформаційних входів,
то реалізація функцій збудження таких тригерів проводиться за допомогою
додаткових логічних елементів І-НЕ.
2.5 Побудова схеми синхронного лічильника
Схему спроектованого синхронного лічильника на реальних JK-тригерах
показано в додатку А.
3 Синтез асинхронних лічильників з довільним
порядком лічення (код 2421)
На основі синхронних тригерів можна будувати не тільки довільні
синхронні, але і асинхронні лічильники. Асинхронні лічильники відрізняються
при цьому від синхронних тим, що на синхронні входи з деяких тригерів
надходять не лічильні сигнали, а сигнали з виходів логічних елементів,
зв'язаних з виходами сусідніх тригерів, або безпосередньо з виходів сусідніх
тригерів.
Мета синтезу асинхронних лічильників — виявити можливість керування
(синхронізації) деякими тригерами від сусідніх замість використання для цього
лічильних сигналів. А оскільки число керуючих сигналів за одиницю часу з
16
виходів сусідніх тригерів (через ділення частоти кожним тригером в 2 рази)
менше за число лічильних сигналів, то асинхронна організація керування
тригерами приводить до спрощення структури АЛЧ порівняно з СЛЧ.
Найбільш просто реалізується керування даним синхронним тригером від
сусіднього за так званим двійковим переходом, коли сигнал із виходу
сусіднього тригера подається безпосередньо на вхід синхронізації даного
тригера, що перетворився в асинхронний Т-тригер.
Основою метода синтезу АЛЧ є заздалегідь отримані функції збудження
відповідних СЛЧ. При цьому повинні враховуватися функціональні особливості
обраного типу синхронного тригера. Внаслідок синтезу асинхронного
лічильника знаходяться його функції керування, тобто функції збудження та
функції
синхронізації
тригерів.
Оскільки
при
синтезі
враховуються
функціональні особливості та структура елементарного автомату, то алгоритми
синтезу асинхронних лічильників для різноманітних типів синхронних тригерів
будуть різними. Розглянемо синтез асинхронних лічильників на прикладі
проектування десяткових лічильників.
Синтез
АЛЧ
на
синхронних
JK-тригерах.
Функції
збудження
відповідного СЛЧ являють собою також або одну кон'юнкцію, або диз'юнкції
деяких кон'юнкцій. Процедура синтезу АЛЧ така:
– одержання функцій збудження відповідного СЛЧ;
– визначення по ЧД функцій синхронізації Сi АЛЧ;
– визначення функцій збудження АЛЧ як залишкових частин однієї чи
кількох кон'юнкцій функцій збудження СЛЧ.
Розглянемо метод синтезу АЛЧ на JK-тригерах, працюючого в
несамодоповнювальному коді 2421.
Очевидно, що зміна стану третього тригера на протилежний завжди
збігається із заднім фронтом сигналу 02, що означає двійковий перехід третього
тригера, тобто С3 = 02, Т3 = 1 . Другий тригер, наприклад, не може керуватися за
двійковим переходом від першого, бо за заднім фронтом змінної ОІ, що
17
збігається за часом зі спадом восьмого лічильного сигналу k, другий тригер
повинен залишатися в стані одиниці. Відмітимо, що ЧД будуються тільки за
заданим кодом незалежно від типу тригера та лічильника (АЛЧ або СЛЧ).
3.1 Побудова часової діаграми роботи асинхронного лічильника
1
k
2
3
4
5
6
7
8
9
10
t
Q1
t
Q2
t
Q3
t
Q4
t
0
1
2
3
4
5
6
7
14
15
Рис. 3.1 - Тимчасова діаграма роботи СЛЧ, працюючого в коді 2421
3.2 Визначення по ВД функцій синхронізації тригерів
Розглянемо синтез десятичного АЛЧ, працюючого в коді 2421.Функціі
збудження відповідного СЛЧ такі:
J4 = Q3Q2 ;
J3 =K3;
J2 = 1;
J1 = K1.
Виділяючи загальні частини виразів, одержимо функції синхронізації
АСЧ:
С4=Q1; C3=Q2; C2=Q1; C1=k.
18
K4=1; K3 =1; K2= Q4 v Q3; K2= Q4 v Q4; K1=1.
Кінцеві функції управління АСЧ будуть:
С4=k ;
C3= Q2;
C2= Q1;
C1=k;
J4= Q3 Q2;
J3= K3;
J2 = 1;
J1=1;
K4=1;
K3 = Q4 Q3.
K2=1;
K1=Q3Q2.
3.3 Побудова схеми асинхронного лічильника
Схема синтезованого АЛЧ на JK-тригерах показано в додатку Б.
4 Синтез реверсивного синхронного лічильника в коді 2421.
Синтез реверсивних синхронних лічильників з довільними модулем та
порядком лічення принципово нічим не відрізняється від синтезу простих
синхронних лічильників. Різниця полягає тільки в кодованій таблиці
переходів, яка у реверсивних лічильників містить два рядки переходів: одна
- для мікрооперацій додавання, друга - віднімання. Схема реверсивного
лічильника містить дві лінії управління - х та x які настроюють його на
виконання відповідної мікрооперації.
4.1Побудова кодованої таблиці переходів синхронного лічильника.
Таблиця 2.4 – Кодована таблиця переходів РСЛЧ (код 2421)
19
десятковий
еквівалент
Q4
Q3
Q2
x
Q1
Q4
Q3
0
(ддв.) Q2
Q1
Q4
1
Q3
(вдм.) Q2
Q1
A
.
0 1 2 3 4 5 6 7 8 9
0
0
0
0
0
0
0
1
1
1
1
1
0
0
0
1
0
0
1
0
0
0
0
0
0
0
1
0
0
0
1
1
0
0
0
1
0
0
1
1
0
1
0
0
0
0
1
0
0
1
0
0
0
1
0
1
0
0
1
1
0
1
0
1
0
1
1
0
0
1
0
0
0
1
1
0
0
1
1
1
0
1
0
1
0
1
1
1
1
1
1
0
0
1
1
0
1
1
1
0
1
1
1
1
0
1
1
1
1
1
1
1
0
0
0
0
1
1
1
0
Кодована таблиця функцій збудження реверсивного СЛЧ на JKтригерах, побудована відповідно до таблиці 2.4 і з властивостями заданого
автомата (або його УТП - табл. 2.1), приведена в таблиці 2.5.
Наперед помітимо, що в даному випадку мінімізація Діаграм Вейча
п'яти змінних
для схеми на JK - тригерах не приведе до загального
спрощення, так що нам лише слід задати функції збудження для Х=1
зворотного ходу, ходу віднімання (ТФЗ для прямого ходу у нас визначена в
синтезі простого СЛЧ). У загальному вигляді результат задаватиметься
формулою (2.1):
Pi1  Qi(прямий) x  Qi( зворотній) x
(2.1)
4.2 Побудова кодованої таблиці функцій збудження JK-тригерів
Таблица 2.5 – Кодована таблиця функції збудження РСЛЧ на JK-триггерах
20
десятковий
еквівалент
0
1
2
3
4
5
6
7
14 15
A Q4
Q3
Q2
x
Q1
J4Q4
0 J3Q3
(ддв) J2Q2
J1Q1
J4Q4
1 J3Q3
(вдм) J2Q2
J1Q1
0
0
0
0
00011111-
0
0
0
1
001-1
000-1
0
0
1
0
000
100-1
1-
0
0
1
1
01-1
-1
000
-1
0
1
0
0
00
010-1
11-
0
1
0
1
00
1-1
00
0-1
0
1
1
0
00
0
100
-1
1-
0
1
1
1
10
0
-1
00
-1
1-
1
1
1
0
0
0
0
1-1
0
0
1-
.
1
1
1
1
-1
-1
-1
-1
0
0
0
0
4.3 Одержання функцій збудження тригерів в досконалій формі
лічильника
Не повністю визначені функції збудження тригерів, отриманих з
таблиці 2.5 в їх досконалих формах мають вигляд:
J4 =  (7,16) = & (0,1,2,3,4,5,6,17,18,19,20,21,22,23);
J3 =  (3,16) = & (0,1,2,17,18,19);
J2 =  (1,5,16,20)=(0,4,17,21);
J1 =  (0,2,4,6,14,16,18,20,22,30);
K4 = v(15,30)= & (14,31);
K3 = v(15,20) = & (4,5,6,7,14,21,22,23,30,31);
K2 = v(3,15,18,22) = & (2,6,7,14,19,23,30,31);
K1 = & (1,3,5,7,15,17,19,21,23,31).
4.4 Сумісна мінімізація функцій збудження синхронного лічильника
Совместная минимизация полученных функций выполняется с помощью диаграмм Вейча:
21
Х
Х
J4
Q4
Q3
0
0
J3)
Q3
0
0
0
0
0
1
0
0
1
0
Q2
0
0
0
0
Q4
Q1
Q3
-
Q4
Q3
0
1
-
-
0
1
1
0
-
-
1
0
Q1
0
0
Q1
Q4
1
Q3
1
1
1
1
1
1
1
1
1
1
Q1
Q2
Х
1
0
1
-
-
-
0
1
-
-
-
Q4
Q1
0
1
Q3
0
0
0
0
-
-
0
0
Q2
Q2
0
1
0
0
-
-
Q1
1
-
Q1
Q2
Х
Q3
-
1
0
Q2
K3) Q3
Х
Q4
-
Q2
Q3
Q2
K2
-
Q3
Q2
Q3
-
0
1
Х
J1
Х
Q4
0
0
Q2
Q3
Q2
K4
-
Q2
Х
J2)
Q3
K1) Q3
Q3
0
0
0
1
0
1
Q2
-
-
0
1
0
0
1
0
Q2
-
Q4
Q1
1
-
Q3
1
1
-
1
-
Q2
1
-
1
-
1
1
-
1
-
Q2
4.5 Побудова тимчасової діаграми роботи РСЛч
22
1
k
2
3
4
5
6
7
8
9
10
x
Q1
Q2
Q3
Q4
Cтан
0
1
2
3
4
5
6
7
14
Рис. 4.1 – Часова діаграма роботи реверсивного синхронного
ДДЛЧ, працюючого у коді 2421
15
23
4.6 Побудова схеми реверсивного лічильника
Схему спроектованого реверсивного лічильника на реальних JKтригерах показано в додатку В.
24
ВИСНОВКИ
В ході даної курсової роботи я вивчила різні схеми і способи
організації перенесень в лічильниках. Так в синхронних лічильниках
перенесення здійснюється шляхом подачі на всі синхронізовані входи
тригерів одиничного імпульсу (за допомогою ГОІ). Синхронними вони
називаються тому, що сигнал подається на всі входи тригерів одночасно
(синхронно). У асинхронних лічильниках сигнал ГОІ подається лише в
молодший розряд лічильника і звідти далі в ході роботи лічильника
розповсюджується на всю решту тригерів. Тому в плані швидкодії вони
сильно поступаються синхронним лічильникам, та зате мають перевагу в
плані своєї простоти.
Оволоділа методами синтезу простих синхронних, асинхронних і
реверсивних лічильників. Як правило, для синтезу всіх трьох типів
лічильників достатньо синтезувати лише синхронний лічильник. Щоб
одержати асинхронний лічильник достатньо досліджувати результати
отримання
синхронного,
Реверсивний лічильник
точніше
тимчасову
діаграму
його
роботи.
виходить шляхом додавання в простій одній
парафазній змінній.
Також набула практичних навиків в складанні, відладці і
експериментальному дослідженні різних схем лічильників.
24
Синтез та дослідження схем лічильників з довільним модулем
та порядком лічення
№ докум. Подпись Дата
Разработ.Иванова Г.
Проверил.Препелиця Г.
Литер
Из Лист
Схема синхронного
лічильника на JK-тригерах
Додаток А
Масштаб
У
Лист
Н.контр. РольщиковВ.
Масса
1 Листов
3
ОГЭУ ФКН гр.К – 32
25
Синтез та дослідження схем лічильників з довільним модулем
та порядком лічення
№ докум. Подпись Дата
Разработ. Иванова Г.
Проверил.Препелиця Г.
Литер
Из Лист
Схема асинхронного
лічильника на JK-тригерах
Додаток Б
Масштаб
У
Лист
Н.контр. РольщиковВ.
Масса
2
Листов
ОГЭУ ФКН гр. К – 32
3
26
Синтез та дослідження схем лічильників з довільним модулем
та порядком лічення
№ докум. Подпись Дата
Разработ. Савова А.
Проверил.Перелигін Б.
Литер
Изм Лист
Схема реверсивного
лічильника на JK-тригерах
Додаток В
Масштаб
У
Лист
Н.контр. РольщиковВ.
Масса
3
Листів
3
ОГЭКУ ФКН гр. К – 32
Документ
Категория
Научные отчеты
Просмотров
10
Размер файла
558 Кб
Теги
матвеева
1/--страниц
Пожаловаться на содержимое документа