close

Вход

Забыли?

вход по аккаунту

?

Волков

код для вставкиСкачать
Министерство образования и науки РФ
Новосибирский Государственный Технический Университет
Кафедра Вычислительной Техники
Курсовой проект
по дисциплине «Организация ЭВМ»
«Разработка гипотетической ЭВМ. Разработка контроллера прямого доступа к
памяти»
Факультет: АВТ
Группа: АМ-210
Студент: Волков А.С.
Преподаватель: Гребенников В.Ф.
Новосибирск 2005 год.
Реферат
Данная работа представлена на 18 страницах, содержит 10 рисунков. В работе используются
следующие условные обозначения и сокращения:
ОБ – операционный блок
МУУ – микропрограммное устройство управления
ПДП – прямой доступ к памяти
КПДП – контроллер ПДП
PIC – контроллер прерываний
ЦП – центральный процессор
ЦПЭ - центральный процессорный элемент
СПП – система прерывания программ
СВВ – система ввода-вывода
БС – блок синхронизации
Оглавление
Стр.
1) Цели выполнения и задание на курсовой проект ................................... 4
2) Разработка структурной схемы ЭВМ .......................................................... 4
3) Разработка основных блоков ЭВМ .............................................................. 8
3.1.) Центральный процессор ........................................................................... 8
3.2.) Система прерываний ................................................................................. 9
3.3) Арифметический сопроцессор ................................................................ 10
3.4.) Основная память ...................................................................................... 11
3.6.) Система ввода – вывода .......................................................................... 12
3.7.) Блок синхронизации и таймер................................................................ 12
3.8.) Монитор.................................................................................................... 13
3.9.) Клавиатура ............................................................................................... 13
4) Разработка контроллера прямого доступа к памяти ................................ 14
Список литературы .......................................................................................... 18
1) Цели выполнения и задание на курсовой проект
Цель курсового проекта:
Целью выполнения курсового проекта является углубление и закрепление теоретических
знаний, полученных в курсах «Схемотехника» и «Организация ЭВМ», а также приобретение
навыков разработки узлов ЭВМ на структурном, функциональном и алгоритмическом уровнях,
углубление знаний о сопряжении различных узлов ЭВМ.
Задание на курсовой проект.
Разработать структурную схему гипотетической ЭВМ, функциональную схему и алгоритм работы
конкретного блока, входящего в состав этой ЭВМ. Курсовой проект состоит из двух частей: первая
часть посвящена разработке структурной схемы гипотетической ЭВМ, описанию ее
функционирования. В состав ЭВМ входят как общие для всех вариантов блоки, так и
дополнительные, определяемые индивидуальным заданием. Вторая часть проекта посвящена
разработке функциональной схемы и алгоритмов работы конкретного блока, входящего в состав
ЭВМ, и его детальному описанию.
Исходные данные к курсовому проекту:
В состав ЭВМ должны входить следующие блоки (типовое задание):






центральное процессорное устройство (ЦПУ)
оперативная память (ОП)
система прерывания программ (СПП)
система ввода-вывода (СВВ)
монитор и клавиатура
блок синхронизации (БС)
Индивидуальные исходные данные:





архитектура ЭВМ – трех шинная
организация ОП – многоблочная
Ввод/Вывод – контроллер прямого доступа к памяти
система прерываний – радиальная с обработкой на макро уровне
разрабатываемый блок – контроллер ПДП
2) Разработка структурной схемы ЭВМ
Структурная схема ЭВМ показывает состав ЭВМ на уровне отдельных устройств. На ней не
отображается состав каждого блока отдельно, отдельные блоки разрабатываются на структурном
или же функциональном уровне ниже.
АВ
DB
CB
Адресный
сопроцессор
линии
запросов .
прерывания
.
.
.
PIC
ЦП
.
Арифметичиский
сопроцессор
Контроллер
дисплея
Монитор
адрес
Контроллер
управление памяти
ОЗУ
Клавиатура
адрес
DB
у
ПЗУ
Контроллер
кклавиатуры
PIC
управление
АВ
DB
CB
CLK
Контроллер
ПДП
Блок
синхронизации
и таймер
к периферийным устройствам
Рис. 2.1 Структурная схема ЭВМ
к PIC
В соответствии с заданием принята трех - шинная организация ЭВМ:
 шина данных (DB) – обеспечивает обмен данными между всеми основными блоками ЭВМ –
32р.
 шина адреса (AB) – используется для задания адреса памяти. Им может быть как адрес в ОЗУ,
ПЗУ так и адрес видеопамяти контроллера монитора – 32р.
 шина управления (CB) – по этой шине осуществляется передача сигналов управления между
блоками ЭВМ.
Ниже перечислены основные блоки ЭВМ и дано краткое описание к каждому из них.
Процессор.
Секционный, наращенный до разрядности в 32 бита. Выполняет арифметические (за исключением
операций умножения и деления) и логические действия над данными.
Главными составными частями процессора являются: секвенсор – осуществляет управление
последовательностью выполнения микрокоманд и операционный блок – выполняет арифметические
и логически операции над данными. операционный блок имеет внешний по отношению к МПС
регистровый файл для хранения переменных программ и микропрограмм. Процессор связан:
 Для ввода данных из памяти или клавиатуры, а также вывода полученного результата – с DB.
 Для управления процессором, и выставления сигналов управления другими блоками ЭВМ – с
CB.
 С контроллером прерываний – для отработки получаемых сигналов прерываний.
Арифметический сопроцессор
Арифметический сопроцессор предназначен для выполнения операций умножения и деления, таким
образом, освобождая ЦП от этих функций. Данные и управления для арифметического сопроцессора
поступает с шин DB и CB. Результат умножения/деления может быть выдан на шину данных для
захвата его процессором или же направлен в ОП.
Адресный сопроцессор.
Адресный сопроцессор служит для вычисления адреса памяти.
При использовании адресного сопроцессор основной процессор освобождается от необходимости
формирования адресов. Данные для адресного сопроцессора поступают с шины данных. В адресном
сопроцессоре имеется СК(счетчик команд) и базовый регистр. При последовательном ходе
выполнения программы сопроцессор вычисляет адрес следующей команды посредством
прибавления к СК длины текущей команды. Если выполняется команда перехода, то сопроцессор
передает адрес перехода перехода в СК. Если же переход условный, то сопроцессор ожидает
результата выполнения операции в процессоре и появления признаков результата. При вычислении
адреса операнда с использованием метода относительной адресации сопроцессор складывает
содержимое базового с регистра адреса (БА) с полем смещения команды.
Связи:
 С CB для получения управляющих сигналов со стороны процессора и синхронизации работы.
 С AB для выдачи адреса памяти.
 С DB для получения адреса перехода, указанного в команде.
Контроллер прерываний.
Обеспечивает восприятие сигналов управления от блоков ЭВМ и от периферийных устройств,
предварительную обработку их и выдачу вектора прерывания в процессор.
Предусматривается возможность считывания и вывода слова маски и статусного слова на с/на шину
данных.
Контроллер прямого доступа к памяти.
Обеспечивает обмен с периферийными устройствами.
Связи:

С DB – двунаправленная шина. Обеспечивается прием управляющих слов канала,
информации подлежащей выдачи на ПУ, вывод данных полученных с периферийного устройства
в ОЗУ.

С AB – установление адреса ОЗУ.

С CB – получение управляющих сигналов (УС) от процессора, синхронизация, выдача УС
управления памятью.
Контроллер памяти.
Обеспечивает управление ОЗУ и ПЗУ, задает режим их работы, исполняет роль дешифратора адреса,
сигнализирует процессору об ошибках работы с памятью (сигнал прерывания на PIC).
Связи:

С AB – для получения адреса ячейки памяти с которой будет производиться обмен.

С CB – для получения сигналов управления от процессора или СВВ.

С ОЗУ – выдача сигналов управления и временных диаграмм, адреса ячейки памяти.

С ПЗУ – выдача адреса ячейки, управляющих сигналов.
Контроллер дисплея.
Служит для организации вывода информации на монитор.
Связи:

С DB – двунаправленная шина. Позволяет записать данные в видеопамять из системной
памяти и в ОЗУ из видеопамяти.

С AB – обращение к видеопамяти как части общего адресного пространства машины.

С CB – управляющие сигналы для контроллера монитора.
Монитор.
Устройство отображения информации в графическом или текстовом виде. Управление функциями
монитора производится контроллером монитора.
Контроллер клавиатуры.
Управляет режимами работы клавиатуры, производит вывод кодов нажатых клавиш на шину
данных, принимает управляющую информацию с ШУ.
Клавиатура.
Устройство ввода информации оператором в диалоговом режиме.
3) Разработка основных блоков ЭВМ
При разработке блоков ЭВМ мы будем основываться на семействе микросхем АМ29300. Этот выбор
обусловлен наличием знаний по данному семейству микросхем (опыт при разработке курсового
проекта по дисциплине «Схемотехника»), а также рекомендациями преподавателя.
3.1.) Центральный процессор
Как оговаривалось выше, процессор состоит из двух блоков: микропрограммное устройство
управления и операционный блок. Опишем состав этих блоков:
Микропрограммное устройство управления:
 Регистр команд
Предназначен для захвата слова команды из памяти ЭВМ (по шине DB)
 Преобразователь начального адреса (ПНА)
Преобразует код операции (команды) в код стартовой микрооперации этой команды.
 Секвенсор микрокоманд
Устройство, выполняющее выборку слов микрокоманд из микропрограммной памяти (либо
посредством инкрементирования адреса микрооперации, либо безусловный переход к
микрооперации, при этом адрес микрокоманды указывается явно, или же переход по флагу)
 Микропрограммная память (МПП)
Хранит микрокоманды, выполняемые в данной ЭВМ
 Регистр микрокоманд
Служит для захвата микрокоманды, извлеченной из МПП и выдачи ее на шину управления
(CB).
Операционный блок
 Двухпортовая микропроцессорная секция (МПС)
Выполняет арифметические и логические операции над данными в ЭВМ. Используется МПС
AM29332 (выполнено наращивание разрядности до 32 бит).
 Двухпортовый регистровый файл
Исполняет роль регистра общего назначения (РОН) для данной ЭВМ. Используется БИС
AM29334 (выполнено наращивание разрядности до 32 бит). Все встроенные регистры
программно- и микропрограммно-доступны.
 Регистр входных и регистр выходных данных для МПС
Связывают МПС и шиной DB.
 Дополнительные элементы обвязки
Служат для организации взаимодействия элементов процессора друг с другом и другими
элементами ЭВМ. В их число входят:
 Мультиплексоры выбора источника адреса для РОН (команды или микрокоманда)
 Мультиплексоры задания ширины обрабатываемого битового поля
 Логические элементы для организации условного тактирования
Описание процесса инициализации процессора.
При включении питания на вход секвенсора подается сигнал инициализации. При этом секвенсор
блокирует все источники микроадреса и безусловно формирует на выходе нулевой адрес. По этому
адресу в МПП записана микропрограмма инициализации процессора при выполнении которой
производится начальный старт блоков ЭВМ. В реальных ЭВМ при инициализации начинается
запуск операционной системы.
Ниже на рис. 3.1.1 представлена структурная схема процессора.
Рис. 3.1.1 Структурная схема процессора
3.2.) Система прерываний
Прерывания представляют собой средство программной обработки тех или иных событий,
возникающих в вычислительной системе. Функции системы прерывания:



Организация вхождения в прерывающую программу
Организация приоритетного выбора между запросами, поступающими одновременно
Организация возврата в прерванную программу
Реализация прерываний оказывает значительное воздействие на производительность и гибкость
системы. Это связано с тем, что оперативность системы при ответе на запрос напрямую зависит от
метода реализации системы прерываний.
DB
ЦП
Из регистра МК ЦП
управление
ПЗУ
вектор
Устройство1
PIC
Устройство2
INT
………………
Устройство N
Рис. 3.2.1 Структурная схема системы прерываний
При необходимости прерывания некое устройство выставляет запрос контроллеру. Контроллер
прерываний обрабатывает запрос и выдает сигнал процессору о прерывании, помимо этого
контроллер выставляет вектор прерывания, т.е. необходимую минимальную информацию об
источнике прерывания. Информация же о причине прерывания считывается из регистра состояния
устройства, вызвавшего прерывание. Вектор также является косвенным адресом программы
обработки прерывания.
Вектор поступает в ПЗУ, где происходит дешифрация вектора и
преобразование его в стартовый адрес программы обработки, полученный адрес передается в ЦП.
Все программы обработки прерываний перед непосредственной обработкой прерывания должны
сохранять информацию о прерванной программе (слово состояния), а после обработки прерывания
необходимо загружать в процессор данные прерванной программы. Управление контроллером
осуществляется с шины CB. Данные прерванной программы оформляются в виде слова состояния
процессора (ССП). Существует три основных способа реализации сохранения ССП:



Сохранять слово состояния в ОП, а вектор использовать в качестве косвенного адреса ОП.
Достоинство: простота и экономичность реализации. В качестве дополнительного
оборудования потребуется только схема преобразования вектора в адрес ОП.
Недостаток: невозможно выполнять два прерывания подряд по одной и той же причине, т.к.
в таком случае предыдущее ССП теряется.
Сохранять ССП в стеке
Достоинство: относительная простота реализации, возможны любые прерывания в любой
последовательности. При этом максимальная глубина прерываний ограничена возможностью
стека.
Недостаток: возврат к прерванным программам возможен только в последовательности их
прерывания.
Использовать набор регистров, подключенных к ЦП
Достоинство: высокая скорость сохранения/выдачи ССП, как следствие – высокая
реактивность системы.
Недостаток: высокая сложность реализации, высокая стоимость реализации. Как следствие
цены – низкая максимальная глубина прерываний. Затраты на дополнительные регистры
можно сократить, используя РОН процессора, но это приводит к сокращению регистров,
которые могут использоваться для хранения переменных программ.
Оптимальным из этих трех вариантов считаю вариант использования стека. Физически же стек не
реализуется. Вместо стека используется, как правило, последовательный блок адресов в ОП.
Используется SP – stack pointer (указатель стека), т.е. адрес первой ячейки стека.
3.3) Арифметический сопроцессор
При разработке арифметического сопроцессора возможно два варианта его построения и
сопряжения с основным процессором: параллельная работа, т.е. оба процессора одновременно и
независимо друг от друга работают, и последовательная работа, т.е. когда один процессор работает,
другой ждет. Рассмотрим оба варианта для выбора наиболее рационального из них.


Последовательная работа
 Затраты на дополнительное оборудование – минимальны.
 Сложность проектирования и реализации – низкие
 Эффективность работы системы – ниже, чем при параллельной работе
Параллельная работа
 Затраты на дополнительное оборудование – высокие.
 Сложность проектирования и реализации – высокие
 Эффективность работы системы – выше, чем при последовательной работе
По сути, необходимо выбрать согласны ли мы пойти на значительное повышение затрат
оборудования ради повышения эффективности. Для реализации варианта с параллельной работой
необходимо будет разделить управление ОБ и умножителя, т.е. потребуется еще одно
микропрограммное устройство управления. Эффективность работы системы же при этом
значительно не возрастет, т.к. наиболее часто в процессоре выполняются арифметические,
логические и операции пересылки. Поэтому из вышеуказанных двух вариантов сопряжения
сопроцессора с основным процессором выберем вариант последовательного сопряжения.
Арифметический сопроцессор будет построен на базе параллельного умножителя АМ29323. Данная
МС позволяет выполнять операцию умножения. Операция может быть реализована либо внутри
МПС, либо вне ее с использованием дополнительных схемных средств.
3.4.) Основная память
Блок основной памяти включает в себя: ОЗУ для временного хранения данных программ и обмена с
процессором, ПЗУ для хранения команд ЭВМ, контроллер памяти, который берет на себя роль
адресного селектора и арбитра при тех или иных ошибках при работе с памятью. Ниже представлена
структурная схема сопряжения памяти с магистралью через контроллер.
DB
AB
CB
адрес
к PIC
данные
управляющие сигналы
Контроллер памяти
CE WE
Блок ОЗУ
OE
Адр. ОЗУ
данные
CE
OE
Адр. ПЗУ
данные
Блок ПЗУ
Рис. 3.4.1. Схема организации взаимодействия памяти с магистралью через контроллер.
Согласно индивидуальному заданию организация памяти ЭВМ – многоблочная. То есть память
должна быть организована в некоторое число физических модулей. При этом все адресное
пространство ОП делится на участки. Каждый участок – это отдельный блок. Цель такой
организации памяти – повышение надежности, если один из блоков неисправен, то остальные
продолжают работу, а в регистр состояния контроллера памяти заносится информация о
неисправном блоке. Каждый раз при обращении к неисправному блоку контроллер прерывает
операцию с этим блоком. Помимо этого контроллер выполняет функцию дешифратора адреса. Ниже
показана организация адреса ОП.
Адрес блока
Адрес ячейки в оперативной памяти
Ниже на рис. 3.4.2. представлена структурная схема оперативной памяти ЭВМ и ее сопряжения с
контроллером.
Контроллер
Данные, адреса
Блок 1
управление
Данные, адреса
управление
Регистр
состояния
Блок 2
..…………………….
Данные, адреса
Блок N
управление
Рис. 3.4.2. Структурная схема памяти ЭВМ.
3.5.) Система ввода – вывода
Согласно индивидуальному заданию ввод/вывод осуществляется через контроллер ПДП.
Контроллер ПДП обеспечивает обмен данными между ОП и периферийными устройствами.
Поскольку разрабатываемый блок по заданию – это контроллер ПДП, более подробно его структура,
а также алгоритм функционирования представлен в п. 4.
3.6.) Блок синхронизации и таймер
Большинство микроЭВМ содержит источник реального времени - часы и таймер. Таймер
предназначен для деления машинного времени на временные интервалы для эффективного
использования процессора при работе с периферийными устройствами. Он обеспечивает
совместную работу ЦП и ПУ в реальном масштабе времени, осуществляя разбиения машинного
времени на равные интервалы времени (например по 20 мс). В состав таймера входят схемы,
необходимые для:

запроса и получения канала;

формирования вектора прерывания;
В качестве таймера можно использовать микросхему аналогичную
КР580ВИ53
предназначенную
для
организации
работы
микропроцессорной системы в режиме реального времени.
Реализация данного программируемого таймера позволяет работать с
тремя независимыми 16-разрядными каналами с общей схемой
управления, при этом каждый канал способен работать в шести
режимах
(программирование
режимов
работы
каналов
осуществляется индивидуально и в произвольном порядке путем
ввода управляющих слов в регистры режимов каналов, а в
счетчики запрограммированного числа байтов). Управляющее слово
Рис. 3.6.1 Схема таймера.
определяет режим работы канала, тип счета (двоичный или двоичнодесятичный), формат чисел (одно- или двухбайтовый), разрешение или запрещение работы канала.
При этом некоторым затруднением будет, 8-разрядный двунаправленный канал подключения к шине
данных, т.к. разрядность нашей вычислительной системы 32 разряда. Это можно обойти следующим
методом. Т.к. таймер представляет собой программно-доступный счётчик, в который
можно
записать значение, обращаясь к
определённому
порту
периферийного устройства, то по
окончании отсчета числа,
загруженного в счетчик, на
выходе канала устанавливается
напряжение высокого уровня и
сохраняется до загрузки нового
значения. Сигнал переполнения
содержимого счётчика служит
запросом на прерывание (или
сигналом условия для
контроллера), по которому
происходит увеличение второго
счетчика (следующего канала).
Рис. 3.6.2 Схема работы таймера.
3.7.) Монитор
Монитор – это устройство отображения работы ЭВМ. Монитор подключается к системной шине
через соответствующий контроллер. Контроллер монитора имеет свой диапазон адресов ОП, с
которым работает только он. Ниже представлена структурная схема подключения монитора к
системной шине ЭВМ.
DB
CB
AB
К контроллеру клавиатуры
управление
Контроллер дисплея
команды/сигналы состояния
к PIC
обмен данными
Монитор
Рис. 3.7.1. Схема подключения монитора к системной шине через контроллер
3.8.) Клавиатура
Клавиатура – это устройство ввода информации в ЭВМ. Она служит для ведения диалоговой работы
оператора и ЭВМ. Посредством клавиатуры обеспечивается ввод данных и команд. Клавиатура
подключается к системной шине через соответствующий контроллер. Так как вводимая информация
должна отображаться на дисплее, каждое нажатие клавиши инициирует передачу данных
контроллеру дисплея. Для снижения нагрузки на системную магистраль контроллер клавиатуры
связан с контроллером дисплея специальной шиной обменной. Само собой, что оба контроллера
имеют внутренние средства организации вышеописанного взаимодействия. Нажатие же
специальных клавиш, к примеру «Enter», «Esc» и т.д. вызывает прерывание процессора т.к.
введенная информация может содержать код к исполнению. Контроллер клавиатуры имеет свой
диапазон адресов ОП, с которым работает только он. Ниже представлена структурная схема
подключения клавиатуры к системной шине ЭВМ.
DB
CB
AB
К контроллеру дисплея
Контроллер клавиатуры
К PIC
Информация с клавиатуры
Клавиатура
Рис. 3.8.1. Схема подключения клавиатуры к системной шине через контроллер
4) Разработка контроллера прямого доступа к памяти
Система ввода/вывода служит для обмена данными между периферийными устройствами (ПУ) и
ОП. Для таких устройств, как накопители на магнитных дисках, лентах желательно, чтобы обмен с
ОП происходил с достаточно большой скоростью. Поэтому для ЭВМ с магистральной структурой
предпочтительным будет ввод-вывод с ПДП. Данный способ ввода-вывода освобождает ЦП от
необходимости управлять обменом данных и, следовательно, во время пересылки ЦП имеет
возможность выполнять другие задачи. Правда, для этого команды ввода должны следовать в
программе заранее до потребности в данных, либо процесс, инициировавший ввод должен быть
отложен до завершения ввода (в многозадачной операционной среде).
Для возможности сопряжения ЭВМ с несколькими ПУ разрабатываемый контроллер ПДП должен
иметь централизованную структуру и уметь обрабатывать запросы от ПУ.
Контроллер ПДП, имеющий централизованную структуру, должен обеспечивать выполнение
следующих функций:
1) Обнаружение запросов на ПДП от ПУ;
2) Возможность инициализации с шины данных начальными значениями: адреса и числа
слов;
3) Распознавание характера обмена: чтение или запись в ОП;
4) Поддержание диалога с ПУ во время обмена с целью выяснить готовность ПУ к приёму
или передаче данных;
5) Проверка возможности обращения к ОП;
6) Управление ОП во время обмена;
7) Информирование ЦП о завершении операции ввода-вывода.
Для построения контроллера целесообразно применить специализированную БИС 1804ВУ6,
являющуюся генератором адреса ПДП (эта БИС имеет разрядность равную 8 бит, поэтому для
получения 32-разрядного контроллера необходимо объединить 4 микросхемы). Для построения
устройства управления используется секвенсор AM29331, который был использован при разработке
ЦП. Сброс контроллера ПДП в исходное состояние при включении питания или в процессе работы
будет производиться путём подачи на вход RST микросхемы AM29331 сигнала #RESET, имеющего
активный низкий уровень при этом на входе МПП установится адрес "000 ....0". В отличие от
сопроцессора ввода/вывода, КПДП не способен самостоятельно выбирать управляющие слова из
памяти. Поэтому при осуществлении ПДП необходимо участие ЦП для выдачи управляющих слов.
Подробную структуру контроллера вы сможете найти на рис. 4.1. данной работы.
Алгоритм работы контроллера ПДП
(на примере операции записи в ОП):
1) ЦП, получив директиву ввода-вывода, записывает по адресу нужного ПУ параметры вводавывода и делает пометку в ОП что данное ПУ занято;
2) Опрос процессором регистра состояния КПДП. Если контроллер не готов к работе то опрос
продолжается.
3) Если КПДП готов, то он получает и дешифрирует команду – начать опрос входа запроса на
ПДП от ПУ.
4) При обнаружении запроса – прерывание. Опрос регистра состояния процессором.
5) Параметры ввода/вывода передаются периферийному устройству. Контроллер получает
параметры ввода, начинает подготовку к обмену.
6) При завершении подготовки к ПДП, контроллер выставляет запрос прерывания процессору.
Опрос регистра состояния. КПДП получает команду на опрос входа готовности ПУ.
7) ПУ, подготовив данные, выставляет активный уровень сигнала на линию "Готовность ПУ";
8) Контроллер ПДП, получив данный сигнал, делает запрос на обращение к ОП (захват шины).
Получив разрешение, выставляет начальный адрес ОП, сигнал "Готов к обмену" и сигналы
управления памятью;
9) Получив последний сигнал, ПУ выставляет данные, и в этом же такте происходит запись
слова в ОП;
10) Происходит инкрементация адреса и декрементация счётчика числа слов, проверка
условия: "(Готовность ПУ) ИЛИ (DON)";
11) Если всё в порядке то продолжается обмен, до тех пор, пока не будет, определён конец
обмена (встроенными средствами 1804ВУ6) или не кончится подготовленный ПУ блок
данных;
12) Если условие "(Готовность ПУ) ИЛИ (DON)" даст отрицательный результат, то
необходимо: установить сигнал "Готов к обмену" в пассивное состояние, освободить
системную шину и выяснить причину такого результата:
a) ПУ не готово, обмен не завершен. Необходимо продолжить тестировать условие
"(Готовность ПУ) ИЛИ (DON)" и по получении положительного результата продолжить работу.
Если по прошествии определённого времени устройство всё ещё не готово, то необходимо
выставить сигнал "Завершение обмена" и запрос прерывания ЦП.
b) Обмен завершен. Необходимо выставить сигнал "Завершение обмена" и запрос
прерывания ЦП.
Программа-обработчик прерываний по вводу-выводу по меткам в ОП определяет самое
приоритетное занятое ПУ, сбрасывает метку и читает регистр состояния этого ПУ (определение
успешного или аварийного завершения операции).
Рис. 4.1. Укрупненная функциональная схема контроллера ПДП
5) Выводы
В процессе работы над данным курсовым проектом были углублены знания и приемы построения
как отдельным блоков ЭВМ, так и микроЭВМ в целом. Были получены навыки разработки блоков
ЭВМ на структурном уровне, а отдельного блока, на примере контроллера ПДП, на функциональном
и алгоритмическом.
Список литературы
1. Микропроцессоры и микропроцессорные комплекты интегральных микросхем:
Справочник. В 2 т. / В.- Б. Б. Абрайтис, Н. Н. Аверьянов, А. И. Белоус и др.; Под ред.
В.А. Шахнова.-М.: Радио и связь, 1988.
2. Каган Б. М. Электронные вычислительные машины и системы: Учеб. пособие для
вузов.-3-е изд., перераб.и доп.-М.: Энергоатомиздат, 1991.
3. Мик Дж., Брик. Дж. Проектирование микропроцессорных устройств с разрядномодульной организацией: В 2-х книгах. Пер.с англ.-М.: Мир, 1984.
4. Шевкопляс Б.В. Микропроцессорные структуры. Инженерные решения: Справочник. М.: Радио и связь, 1993.
5. Комплект БИС К1804 в процессорах и контроллерах / В.М. Мещеряков, И.Е.Лобов,
6. Глебов и др.; Под ред. В. Б. Смолова.-М.: Радио и связь, 1990.
7. Справочный материал по комплекту БИС семейства Ат29300.
8. Мотоока Т. и др. Компьютеры на СБИС. В 2-х кн.: Пер. с япон.-М.: Мир, 1988,-Кн. 1392 с.
9. Пом. А., Агравал О. Быстродействующие системы памяти.: Пер. с англ.-М.:Мир, 1987,204с.
10. Комплект БИС К1804 в процессорах и контроллерах / В.М. Мещеряков,
И.Е.Лобов,Глебов и др.; Под ред. В.Б. Смолова.-М.: Радио и связь, 1990.
Документ
Категория
Компьютеры и периферийные устройства
Просмотров
7
Размер файла
286 Кб
Теги
волков
1/--страниц
Пожаловаться на содержимое документа