close

Вход

Забыли?

вход по аккаунту

?

Жуков

код для вставкиСкачать
Министерство образования и науки РФ
НГТУ
Кафедра ВТ
Курсовая работа по дисциплине
«Организация ЭВМ»
Разработка гипотетической ЭВМ
Факультет:
Группа:
Студент:
Дата выполнения работы:
АВТ
АМ-109
Жуков М.С.
Проверил:
Гребенников В.Ф.
Новосибирск, 2004г.
Оглавление:
1 Введение.
1.1. Цель курсового проекта.
1.2. Задание на курсовой проект.
1.3. Исходные данные к курсовому проекту.
2.Разработка и описание структурной схемы ЭВМ.
2.1.Описание центрального процессорного устройства.
2.2. Система прерываний.
2.3.Блок синхронизации и таймер.
2.4.Кэш команд и данных.
2.5.Клавиатура и монитор.
2.6.Память.
2.7.Система ввода/вывода.
2.8.Система контроля:
3.Разработка укрупненной структурной схемы арифметического
сопроцессора и алгоритма деления.
4.Выводы.
5.Список литературы.
1.1.Цель курсового проекта.
Углубление и закрепление теоретических знаний, приобретение навыков разработки узлов ЭВМ на
структурном, функциональном и алгоритмическом уровнях.
1.2.Задание на курсовой проект.
Разработать структурную схему гипотетической ЭВМ, функциональную схему и алгоритм работы
конкретного блока, входящего в состав этой ЭВМ.
Курсовой проект состоит из двух частей.
Первая часть посвящена разработке структурной схемы гипотетической ЭВМ, описанию ее
функционирования. В состав ЭВМ входят как общие для всех вариантов блоки, так и дополнительные,
определяемые индивидуальным заданием.
Вторая часть проекта посвящена разработке функциональной схемы и алгоритмов работы
конкретного блока, входящего в состав ЭВМ, и их детальному описанию.
1.3.Исходные данные к курсовому проекту.
В состав ЭВМ должны входить следующие блоки (типовое задание):
•
•
•
•
•
•
•
•
•
центральное процессорное устройство (ЦПУ)
оперативная память (ОП)
система прерывания программ (СПП)
система ввода-вывода (СВВ)
монитор и клавиатура
блок синхронизации (БС)
таймер
НГМД
«Винчестер».
Основные параметры ЭВМ:
•
адресность ЭВМ - двухадресная
•
длина команды – переменная
•
разрядность - не менее 16
•
емкость ОП - не менее 1 Мбайт
Индивидуальные исходные данные:
•
•
•
•
•
•
•
архитектура ЭВМ - трех шинная
организация ОП – многоблочная
кэш команд и данных
ввод/вывод - прямой доступ к памяти
система прерываний – радиальная с обработкой на макро уровне
система контроля – по Хэмменгу
разрабатываемый блок – арифметический сопроцессор, алгоритм деления без плавающей точки.
2.Разработка и описание структурной схемы ЭВМ.
ОП
ПЗУ
ОЗУ
Шина данных
Шина адреса
Шина управления
ЦП
INT
Контроллер ПДП
Контроллер
прерываний
Контроллер ПУ
Таймер
Схема
начальной
установки
Контроллер ПУ
(адаптер)
Клави
атура
Дис
плей
Мат.
сопроцессор
ПУ1,ПУ2…ПУN
Винч
естер
Рис. 1 Структурная схема ЭВМ
Структура ЭВМ – шинная (магистральная). Состав шин: шина адреса(AB) и данных (DB) и шина
управления (CB). Двухшинная организация предполагает передачу адреса и данных по одним и тем же
физическим проводникам в разные моменты времени. Например, адрес передается по фронту
синхросигнала, данные по спаду или же специальный сигнал определяет, что в данном такте находится
шине. Возможны комбинированные варианты: информация “готова” и на фронте и на спаде, а качество
(данные/адрес) определяется селектирующим сигналом. Разрядность шины адреса/данных – 32 бита.
Шина управления предназначена для управления работой ЭВМ и содержит такие сигналы, как:
запрос памяти MEMRQ, запрос регистров ввода-вывода IORQ, сигналы вывода-ввода информации RD/WR,
запрос прерывания INTR, подтверждение прерывания INTA, синхросигнал, сигнал сброса RST, сигнал,
определяющий информацию на шине AD как адрес, или как данные и т.д.
Основным узлом ЭВМ является центральный процессор, который управляет всеми
устройствами, входящими в ЭВМ.
Также сюда входят контроллеры различных устройств, блок синхронизации, контроллер прерываний,
таймер, ОЗУ, ПЗУ и т.д.
2.1.Описание центрального процессорного устройства.
Мною была выбрана разрядность ЭВМ равная 32 бита. Причинами выбора послужило то, что 32
разрядные системы обеспечивают большее быстродействие, нежели 16 разрядные, а так же задание
упрощается тем, что в курсе дисциплины « схемотехника » мы разработали ядро микро ЭВМ с
разрядностью 32 бита.
В функции ЦП входят: выполнение команд, хранящихся в ОП, и координирование работы всех узлов
ЭВМ.
ЦПУ является основным блоком ЭВМ и состоит из:
- ОБ (операционный блок), в нём происходит обработка данных.
- МУУ (микропрограммное устройства управления) определяет порядок обработки команд в ОБ и
осуществляет управление всеми узлами ядра ЭВМ.
ОБ:
ОБ выполняет логические, арифметические и сдвиговые операции с данными заданной разрядности
32 бита. В состав ОБ входит: АЛУ, файл регистров, блок логики сдвигов, статусный регистр для хранения
слова состояния регистров. Для взаимодействия с шинами АВ и DB используются буферные
регистры(регистр входных данных, регистр выходных данных и адресный регистр).
Для непосредственной реализации ПЦ в качестве АЛУ используется Am29332, в качестве
регистрового файла Am29334.
Аm29332 состоит из приоритетного шифратора и группового 64-разрядного сдвигателя, который
позволяет за 1 такт выполнять все виды сдвигов на любое число разрядов, вследствие чего не нужно
реализовывать логику сдвигов отдельно. Эти устройства позволяют выполнять арифметические операции
над числами с плавающей точкой.
АЛУ данной БИС выполняет также операции двоично-десятичной арифметики. В структуру Am29332
включен блок Q-регистра. Это позволяет поддерживать выполнение: операции умножения 32-разрядных
чисел и деления.
МУУ:
Работа ЦП основана на принципе микропрограммного управления.
Устройство управления реализует управления ходом вычислительного процесса, обеспечивая
автоматическое выполнение команд программы. Процесс выполнения программы в ВМ представляет собой
последовательность машинных циклов.
Этапы цикла
1. Выборка команды из памяти
2. Формирование адреса следующей команды
3. Формирование исполнительного адреса операндов
4. Выборка операндов
5. Исполнение операции
Код операции из регистра команд поступает на ПНА. Преобразованный адрес с ПНА идет на
секвенсор. Секвенсор выбирает источник адреса и выдает его на вход МПП. На выходах последней
появляется микрокоманда и фиксируется в регистре микрокоманд. В момент, когда микрокоманда начинает
выполняться, секвенсор формирует адрес следующей микрокоманды.
На границе инструкций контроллер прерываний при активном INT выдает инструкцию вызова
прерываний. Далее все штатным образом: выполняется микропроцедура обработки прерывания, которая
сохраняет словосостояние процессора, активирует INTA, получат вектор процессора, выполняет
обработчик.
Для непосредственной реализации ПЦ в качестве секвенсора используется Am29331.
Рис1 Структурная схема центрального процессора.
2.2.Система прерываний.
Прерывания представляют собой средство изменения последовательности выполнения команд и
операций в ответ на внешние асинхронно происходящие события (запросы на прерывание).
Система прерываний выполняет ряд функций:
•
•
организация вхождения в прерывающую программу;
организация приоритетного выбора между запросами,
поступающими одновременно;
•
организация возврата в прерванную программу.
Реализация прерываний оказывает значительное воздействие на производительность и гибкость
системы.
Использование
приоритетного
микросхемы
КМ1804ВН1 позволяет
реализовать
схему
векторного
прерывания с возможностью наращивания до 16 аппаратных прерываний. По другому
такая схема носит название структуры системы прерываний с несколькими линиями запроса или радиальной
структуры. В этой структуре предусмотрена своя линия запроса для каждого устройства. Структура с
несколькими линиями запроса позволяет уменьшить время ответа, так как в ней устройство, пославшее
запрос на прерывание, может быть сразу же идентифицировано. Но т.к. в данной работе прерывания
обрабатываются на макро уровне данная система не обладает минимальным временем ответа. Это
объясняется тем, что прерывания обрабатываются только после завершения текущей команды.
Устройство 1
Устройство 2
Устройство 3
Устройство 4
Устройство 5
Устройство 6
Устройство
управления
прерываниями
КМ1804ВН1
Запрос на
прерывание
вектор
ЦП
Рис.
Система прерываний.
Прерывания на макро уровне требуют меньше аппаратных затрат и меньшее количество
запоминаемой информации, необходимой для возврата в прерванную программу.
Сигналы прерываний поступающие на входы устройства управления прерываниями, преобразуются в
вектор (в простейшем случае это простая шифрация). Полученный вектор поступает в ЦП.
При поступлении запроса на прерывание от периферийного устройства контроллер формирует вектор
прерывания и посылает запрос на прерывание в ЦП.
В дальнейшем происходит анализ вектора прерывания (его части), в результате чего если выясняется,
что данное прерывание должно обрабатываться на микро уровне – в секвенсор подается запрос на
прерывание и происходит дальнейшая его обработка.
Если же выясняется, что прерывание должно обрабатываться на макро уровне – в секвенсор запрос на
прерывание не подается. Обработка прерывания произойдет после завершения выполнения текущей
команды процессором.
2.3.Блок синхронизации и таймер.
Блок синхронизации (БС) предназначен для обеспечения синхронной работы всех устройств
ЭВМ. В его задачи входит генерация последовательностей синхросигналов заданной формы и длительности
для ЦПУ, контроллеров, ОП и других устройств, входящих в состав ЭВМ. Необходимо предусмотреть
возможность приостановления такта, изменения его длительности, что бывает нужно, например, для обмена
информацией процессора с «медленными» внешними устройствами.
Таймер предназначен для деления машинного времени на временные интервалы. Представляет собой
кварцевые часы, которые можно программно опрашивать, устанавливать, использовать в качестве
будильника, в определённое время выдающего сигнал в процессор, или в качестве секундомера при замерах
интервалов времени между внешними событиями и т. д.
2.4.Кэш команд и данных.
Кэш-память представляет собой быстродействующее статическое ОЗУ небольшого объёма, в котором
по мере работы процессора сохраняется наиболее актуальная информация.
При раздельной кэш-памяти выборка команд и данных может производиться одновременно, при этом
исключаются возможные конфликты. Последнее обстоятельство существенно в системах, использующих
конвейеризацию команд, где процессор извлекает команды с опережением и заполняет ими буфер или
конвейер.
Обычно ОП разрабатывается на базе динамического ОЗУ, быстродействие которого примерно в 10 раз
ниже статического. При считывании информации из ОП она, попутно, запоминается в кэш-памяти, причем
“на всякий случай” запоминается информация из соседней с ней ячеек. Так как программы обычно имеют
циклический характер, а данные и команды размещены в соседних ячейках, в кэш-памяти постепенно
накапливаются, а затем в ходе работы, автоматически обновляются текущие коды команд и данных,
которые процессор часто использует. Таким образом в кэш-памяти накапливаются рабочие копии данных,
хранимых в основном ОЗУ, причем считывание этих копий производится примерно в 10 раз быстрее, чем
если бы считывались оригиналы данных. При записи информации, мы должны обязательно записать новые
значения в ОЗУ, поэтому при этой операции мы не можем воспользоваться преимуществами кэш-памяти.
Кэш со сквозной записью.
Ниже приведена таблица условий сохранения и обновления информации в ячейках кэш-памяти и ОП.
Режим
работы
Чтение
Запись
Наличие копии в кэш- Информация
памяти
рмация
В кэш-памяти
В ОЗУ
Копия есть
Не изменяется
Не изменяется
Копии нет
Создается копия
Не изменяется
Копия есть
Обновляется
Обновляется
Копии нет
Создается копия
Обновляется
2.5.Клавиатура и монитор.
Клавиатура и монитор содержат контроллер клавиатуры и адаптер монитора соответственно для
обеспечения взаимодействия с узлами ЭВМ. Контроллеры содержат регистры статуса, команд и регистр
данных.
Клавиатура предназначена для ввода информации в компьютер.
Монитор позволяет представлять данные в графической форме на экране дисплея.
2.6.Память.
Оперативной памятью называют устройство, которое служит для хранения информации (данных
программ, промежуточных и конечных результатов обработки), непосредственно используемые в процессе
выполнения операций в арифметическо-логическом устройстве и устройстве управления процессором [2].
Многоблочная оперативная память представляет собой блоки одинакового размера по 2^20=1Мb
количеством до 2^12=4096 штук, которые выглядят, как представлено на рисунке 4
31
№ Блока
WR
RD
разрешающий
сигнал
Дешифратор адреса
Дешифратор
№ блока
ША
20 19
адрес
Регистр адреса
№ слова в блоке
0
Элементарный блок ОП
Блок
управления
Запоминающий
массив
Регистр информации
ШД
информация
Данная оперативная память не подразумевает виртуальность памяти, т.е. она не может быть расширена
за счет ВЗУ, а физический адрес ячейки памяти формируется следующим образом:
Физ. адрес = № блока ОП + смещение (адрес) в блоке
ОП функционирует следующим образом. С МП или КПДП приходит адрес по ША, который
записывается в регистр адреса ОП, после чего старшие 12 разрядов дешифрируются в дешифраторе блока
ОП и если адрес принадлежит данному блоку выдается разрешающий сигнал на дешифратор адреса в блоке,
который формирует адрес ячейки памяти в запоминающем массиве. После чего по шине управления
приходит сигнал WR или RD от МП или КПДП и происходит запись или чтение информации в/из ОП.
2.7.Система ввода/вывода.
В соответствии с вариантом задания в качестве системы ввода/вывода в
разрабатываемой ЭВМ должен быть реализован Прямой Доступ к Памяти (ПДП) – такой
способ организации пересылки данных, когда устанавливается непосредственная связь
между ПУ и ОП. При вводе/выводе CPU только производит инициализацию ПДП.
Используется один контроллер прямого доступа для всех ПУ.
SYS BUS
CPU
Контроллер
ПДП
ОП
ПУ
Рис. Система Ввода/вывода
В данной ЭВМ реализован Прямой Доступ к Памяти с захватом цикла системной шины
ПДП
ЦП
ПДП
ЦП
ПДП
ЦП
ПДП
ЦП
ЦП
Функции контроллера ПДП:
1) Формирование адреса ОП и управление адресной шиной
2) Управление пересылкой данных
3) Определение момента окончания обмена
4) Управление режимом
Так как несколько устройств управляют шиной, то нужен арбитраж, он находится в
CPU. При арбитраже контроллер ПДП имеет более высокий приоритет, чем CPU.
Принцип захвата шины:
Контроллер выставляет сигнал BR (ЗШ) – захват шины, получив этот сигнал, арбитр
выдаёт сигнал
BG (ПШ) – предоставление шины, получив сигнал BG контроллер выставляет сигнал BB
(ШЗ) – шина занята, по этому сигналу все устройства отключаются от шины.
ОП
Рг АОП
Рг ТАД
УУ
+1
Рг ИОП
ТСчД
-1
РгБ
КПДП
Рис. КПДП
ПУ
РгБ – буферный регистр
РгТАД – счётчик текущего адреса данных
При инициировании операции ввода/вывода в ТСчД заносится
размер подлежащего передаче блока, а в РгТАД – начальный
адрес области памяти, используемой при передаче. При
передаче каждого байта содержимое РгТАД увеличивается на
1, при этом формируется адрес очередной ячейки ОП,
участвующей в передаче. Одновременно содержимое ТСчД
уменьшается на 1. Обнуление ТСчД указывает на завершение
передачи. КПДП имеет более высокий приоритет, чем у CPU.
Управление памятью переходит к КПДП как только
завершится цикл её работы, выполняемый для текущей
команды процессора.
2.8.Система контроля:
При использовании в качестве ОЗУ микросхем динамической памяти возможно возникновение ошибок.
Ошибки обычно бывают двух видов: постоянные и типа «сбой». Постоянные ошибки характеризуются тем,
что содержимое одной или нескольких адресуемых ячеек заранее определено- из них всегда считывается
одна и та же информация. Ошибки типа «сбой» связаны с разрядом конденсаторов динамических элементов
памяти из-за действия кратковременных импульсов случайных помех по цепи питания
!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!
3.Разработка укрупненной структурной схемы арифметического
сопроцессора и алгоритма деления.
В данной структурной схеме у нас находится арифметический сопроцессор, который выполнят
функции деления и умножения. Структурная схема функционирования представлена на рисунке
3 и работает по следующему алгоритму: при поступлении по ШД данных в ЦП и одновременно в АСП
(без кода операции), содержащие коды операций, дешифратором кода операций МП они дешифрируются,
после чего если текущая дешифрированная операция является операцией деления
OPER1
или умножения микропроцессором выдаётся соответственно сигнал
OPER1 или OPER2 на сопроцессор и не выполняет ее, а ждёт
АСП
ЦП OPER2
результатов
с сопроцессора. При получении сигналов OPR1 или OPR2 на
REZ
сопроцессор он выполняет операцию деления/умножения и
выставляет результат на ШД. После этого АСП выдает сигнал
REZ на МП сигнализируя, что результат операции находится на
ШД и при получении данного сигнала МП считывает результат в
ШД
аккумулятор и начинает считывать следующую команду.
Рис.3
G
Д
е
л
и
т
е
л
&
Распределитель
1
1
1
1
DT
C
DT
C
ь
Mod2
DT
C
D
C
T
1
RG
Y
w/rd
1
&
1
&
&
1
&
&
1
&
&
1
&
&
1
&
&
1
&
&
1
&
&
1
&
&
1
&
1
&
1
&
1
&
1
&
1
&
1
&
1
СМ
RG
СМ
8
Д
е
л
и
м
о
е
ст.
Д
е
л
и
м
о
е
мл.
w/rd
RG
1
1
1
1
1
1
1
1
1X
1
+1СМ
w/rd
1
RG
1
1
1
1
1
1
1
1
1
2X
RG
REZ
w/rd
RG
&
3X
w/rd
w/rd
Алгоритм деления
1. Берутся модули от делимого и делителя
2. Исходное значение остатка полагается равным старшим разрядам делимого
3. Частичный остаток удваивается путём сдвига на один разряд влево, при этом в
освобождающийся при сдвиге младший разряд частичного остатка заносится
очередная цифра делимого
4. Из сдвинутого частичного остатка вычитается делитель, если остаток положителен,
иначе – прибавляется
5. Очередная цифра модуля частного равна 1, если результат вычитания положителен, и
0 если отрицателен
6. Пункты 3-5 последовательно повторяются для получения всех цифр модуля частного
7. Знак частного плюс, если знаки делимого и делителя одинаковы, иначе – минус
4.Выводы.
В данном курсовом проекте была разработана структурная схема гипотетической
ЭВМ, а также функциональная схема арифметического сопроцессора, реализующего
операцию деления
5.Литература
1. Каган.Б.М. Электронные вычислительные машины м системы: Учеб. Пособие для
вузов.-2-е изд., перераб. и доп.-М.:Энергоатомиздат,1985.-552.,ил.
2. Угрюмов Е.П. Проектирование элементов и узлов ЭВМ:Учеб. Пособие для спец. ЭВМ
вузов.-М.:Высш.шк.,1987.-318.:ил.
3. Гук М. Аппаратные средства IBM PC.Энциклопедия,2-е изд.-СПб.: Питер,2002.928с.:ил.
Документ
Категория
Компьютеры и периферийные устройства
Просмотров
16
Размер файла
282 Кб
Теги
жукова
1/--страниц
Пожаловаться на содержимое документа