close

Вход

Забыли?

вход по аккаунту

?

Транько

код для вставкиСкачать
Министерство высшего и профессионального образования РФ
Новосибирский государственный технический университет
Кафедра вычислительной техники
Курсовой проект по дисциплине Организация ЭВМ
Группа:
АМ-09
Факультет: АВТ
Студент: Транько П.Г.
Дата:
______________
Преподаватель: Гребенников В.Ф.
Новосибирск 2004
Содержание
Цель работы
Исходные данные
Разработка и описание структурной схемы ЭВМ.
3.1. Центральный процессор.
3.2. Основная память ЭВМ.
3.3. Система прерываний.
3.4. Система ввода/вывода
3.5. Таймер.
3.6. Клавиатура.
3.7. Монитор.
3.8. Блок синхронизации.
4. Разработка функциональной схемы арифметического сопроцессора.
4.1 Разработка алгоритмов операций умножения и деления.
5. Заключение.
6. Список литературы.
Приложение 3. Функциональная схема арифметического сопроцессора.
Приложение 3. Структурная схема ЭВМ
Приложение 2. Структурная схема ЦП.
1.
2.
3.
3
3
4
4
5
5
6
7
7
7
7
8
8
9
10
11
12
13
2
1. Цель работы
Целью курсового проекта является углубление и закрепление теоретических
знаний, приобретение навыков разработки узлов ЭВМ на структурном и функциональном
уровнях.
Курсовой проект состоит из двух частей. Первая часть посвящена разработке
структурной схемы гипотетической ЭВМ, описанию ее функционирования. В состав ЭВМ
входят как общие для всех вариантов блоки, так и определяемые индивидуальным
заданием.
Вторая часть проекта посвящена разработке функциональной схемы и алгоритмов
работы конкретного блока, входящего в состав ЭВМ; его детальному описанию.
2. Исходные данные
Типовое задание курсового проекта включает общие и исходные данные. Общие
исходные данные определяют минимальный состав проектируемой ЭВМ и ее основные
параметры.
Общие исходные данные:
 центральное обрабатывающее устройство (ЦОУ);
 микропрограммное устройство управления (МУУ);
 оперативная память (ОП);
 блок синхронизации (БС);
 система прерывания программ (СПП);
 таймер;
 система ввода-вывода (СВВ);
 монитор и клавиатура;
 жесткий диск.
Индивидуальные исходные данные:
 Архитектура ЭВМ - трехшинная;
 Сотав ЭВМ – Арифметичекий сопроцессор (умножение и деление)
 Система прерываний – с индивидуальными шинами и обработкой на
микроуровне;
 Кеш – отсутствует;
 Организация ОП - обычная;
 ввод/вывод – условный или программно-управляемый.
Основные параметры ЭВМ:
 адресность ЭВМ – двухадресная;
 длина команды - переменная.
 разрядность - не менее 16;
 емкость ОП - не менее 4 Mбайт.
Возьмем разрядность проектируемой ЭВМ равной 32, а емкость ОП – 4Мбайт.
3
3. Разработка и описание структурной схемы ЭВМ
Согласно индивидуальному варианту используется трех шинная архитектура с
общей шиной, которая является разделяемым ресурсом. В состав общей шины входят:
 шина адреса (Address Bus) – для задания 32-разрядного физического адреса
памяти: ОЗУ, ПЗУ, видеопамяти;
 шина данных (Data Bus) – обеспечивает обмен данными между блоками ЭВМ
(имеет разрядность ЭВМ - 32);
 шина управления (Control Bus) – осуществляет передачу управляющих
сигналов для блоков ЭВМ. К таким сигналам относятся: синхросигнал, сигнал
сброса, сигнал обращения к памяти, сигнал чтение/запись памяти, сигнал
запроса прерывания.
Все внешние устройства (клавиатура, мышь, монитор, винчестер и т.д.)
подключаются к системной шине через контроллеры. Это обеспечивает сопряжение ВУ с
шиной и приведение их к единому протоколу обмена информацией.
Структурная схема ЭВМ представлена в приложении 1.
Описание основных блоков, представленных на структурной ниже, приведено
ниже.
3.1 Центральный процессор.
Главное место в структурной схеме ЭВМ занимает ЦП. При разработке будем
ориентироваться на микросхемы серии Аm29300. Семейство Am29300 - это набор
СБИС служащий для построения высокопроизводительных 32-х разрядных систем
на основе принципа микропрограммирования. Потребуются следующие элементы этого
семейства:
Am29331 - секвенсор микрокоманд. Размер адресуемой МПП до 64Кслов.
Аm29332 - 32-х разрядное арифметико-логическое устройство.
Am29334 - регистровый файл. 4-х портовая память с двухсторонним доступом.
Организация 64х18 бит. Для обеспечения требуемой разрядности используются 2
микросхемы.
Помимо этого используется параллельный умножитель Am29323 как основа
арифметического сопроцессора.
В функции ЦП входят: выполнение команд, хранящихся в ОП, и координирование
работы всех узлов ЭВМ. Работа ЦП основана на принципе микропрограммного
управления. В состав ЦП входят: операционный блок (ОБ), в котором происходит
обработка данных, и микропрограммное устройство управления, которое управляет
порядком обработки команд в ОБ и осуществляет управление всеми узлами ядра ЭВМ.
Структурная схема ЦП приведена в приложении 2.
БИС Аm29332, используемая в качестве ОБ, содержит в своём составе
приоритетный шифратор и групповой 64-разрядный сдвигатель, позволяющий за 1 такт
выполнять все виды сдвигов на любое число разрядов. Эти устройства позволяют
выполнять арифметические операции над числами с плавающей точкой.
Характерной особенностью архитектуры проектируемой ЭВМ является наличие
конвейерной обработки как на уровне команд, так и на уровне микрокоманд. Это
достигается тем, что после микропрограммной памяти находится конвейерный регистр
микрокоманд. Таким образом, в цикле исполнения i-той микрокоманды можно смело
читать из микропрограммной памяти (i+1)-ую, которая будет сохранена в регистре
микрокоманд и исполнена в (i+1)-цикле.
Получаем один конвейер: “ПНА  Секвенсор  МПП  Регистр микрокоманд”,
реализованный в микропрограммном устройстве управления; и второй: “АЛУ 
Выходной регистр адреса (данных)”, реализованный в операционном блоке.
Структурная схема процессора изображена в приложении 2.
4
Поскольку параллельно АЛУ Am29332 подключен умножитель, то для управления
выводом результатов работы этих микросхем используются мультиплексоры. Это
позволяет гибко управлять передачей необходимых данных на нужные входы устройств
ОБ.
Для обеспечения синхронизации передачи данных и адреса по шинам DB и DA
соответственно в качестве интерфейсных элементов используются регистры с
динамическим управлением записью.
БИС Аm29331, используемая в качестве секвенсора микрокоманд, поддерживает
прерывания реального времени на микро и макроуровнях управления со временем
реакции не превышающим длительности микроцикла. Заданием оговаривается система
прерываний на макроуровне, поэтому в структуре предусмотрен дешифратор векторного
адреса (ДВА).
Также МУУ содержит регистр состояния, содержащий флаги АЛУ, флаг “0”
результата умножения (необходимо для выполнения алгоритма деления).
3.2 Основная память ЭВМ.
ОП ЭВМ должна иметь в своём составе как оперативную (ОЗУ), так и постоянную
(ПЗУ) память. Кроме того ОП должна иметь контроллер, который бы управлял выбором
микросхем памяти и формировал временные диаграммы чтения, записи и регенерации
динамической памяти.
Рис.1. Структура ОП.
3.3 Система прерываний.
Прерывание программы – это способность ЭВМ временно прекращать выполнение
текущей программы при возникновении какого-либо события, вызывать программу
обработки этого события, а затем возвращаться к выполнению прерванной
программы.(понятия: прерываемая программа, прерывающая программа)
Типы прерываний
trap – внутренние прерывания или синхронные прерывания, или программные, или
исключения (особые ситуации: деление на 0, переполнение), возникают всегда в одном
месте их выполнение возможно только на микропрограммном уровне.
interrupt – внешние или асинхронные прерывания, связаны с организацией в/в.
Прерывания
представляют
собой
определенное
средство
изменения
последовательности состояний в ответ на внешние асинхронно происходящие события
(запросы на прерывание). Система прерываний характеризуется двумя параметрами:
 индивидуальные шины данных (радиальная система прерываний);
5
 обработка на микроуровне;
Функции системы прерываний:
 организация вхождения в прерывающую программу;
 организация приоритетного выбора между запросами;
 организация возврата в прерванную программу.
В соответствии с заданием используется радиальная структура прерываний. В этой
структуре предусмотрена своя линия запроса для каждого устройства. Структура с
несколькими линиями запроса позволяет уменьшить время ответа, так как в ней
устройство, пославшее запрос на прерывание, может быть сразу же идентифицировано.
Прерывание на микроуровне имеет меньшее время ответа, то есть время между
подачей запроса на прерывание и началом его обработки, поскольку нет необходимости
ждать завершения выполнения команды. Секвенсер может быть прерван по завершении
текущего микроцикла сигналом на входе INTR=H, который выдает контролер
прерываний. Если INTEN=Н (прерывание разрешено), то выдаётся сигнал подтверждения
INTA#=L. Однако необходимо запоминать больше информации. В отличие от
информации, которую надо запомнить при прерывании на макроуровне, еще необходимо
запомнить адрес текущей микрокоманды. Возврат из прерывания осуществляется
выталкиванием из стека адреса возврата и выполнением микрокоманды по этому адресу.
Внутри Am29331 организован стек на 33 уровня вложений, он необходим для хранения
адресов возврата из прерываний. Если же стек окажется полон, то секвенсер игнорирует
все последующие запросы на прерывание. Стоит отметить, что при прерывании на
макроуровне запрос на прерывание в секвенсер не подается, происходит ожидание
выполнения команды.
Также, существует возможность возникновения микро прерываний, типа “деление
на ноль”. Понятно, что обработать такие прерывания на макро уровне невозможно,
поэтому обработка таких ситуаций возложена на микропрограмму. Микропрограмма
путем анализа статусных сигналов с процессоров, выполняет обработку внутренних
прерываний.
Устройство
1
Устройство
2
Устройство
3
Устройство
4
Устройство
5
Устройство
6
Контролер
прерываний
Запрос на
прерывание
Вектор
ЦП
Рис.2. Система прерываний.
3.4 Система ввода – вывода.
При программно-управляемом (условном) вводе/выводе управление обменом
информацией осуществляется подпрограммой, которая сама опрашивает устройства на
предмет их готовности передавать данные. При данной организации ввода/вывода
сводятся к минимуму аппаратные затраты, но увеличивается загруженность процессора.
6
3.5. Таймер.
Большинство микроЭВМ содержит источник реального времени - часы и таймер.
Таймер предназначен для деления машинного времени на временные интервалы для
эффективного использования процессора при работе с периферийными устройствами. Он
обеспечивает совместную работу ЦП и ПУ в реальном масштабе времени, осуществляя
разбиения машинного времени на равные интервалы времени.
С помощью таймера можно задавать определённые промежутки времени, по
истечении которых происходит прерывание. Это можно использовать для - time-out для
различных прикладных программ. Особенное применение прерываний таймера
основанное на независимости работы микросхемы от процессора - регенерация
оперативных запоминающих устройств.
3.6. Клавиатура.
Клавиатура является одним из основных устройств ввода, обеспечивающих
интерактивное общение пользователя с ЭВМ. Она содержит микропроцессор (контроллер
клавиатуры), который воспринимает каждое нажатие на клавишу и выдает
последовательный скан-код на локальную шину данных LDB.
При поступлении скан-кода из порта вызывается прерывание клавиатуры. В системе
прерываний контроллер клавиатуры стоит сразу после таймера для более оперативного
вмешательства пользователя. Обработка прерываний от контролера клавиатуры должно
выполнятся на микропрограммном уровне, т.е. незамедлительно.
3.7.Монитор.
Для получения итоговых данных, для постоянного наблюдения за различными
действиями вычислительной машины используется монитор. Монитор способен выводить
текстовую и графическую информации ЭВМ для пользователя, отображать текущие
данные и всевозможные изменения в системе.
Монитор, как и всякое другое периферийное устройство, подключается через
контроллер (видеоадаптер) к системной шине.
Следует отметить, что монитор является пассивным устройством, которое не выдает
данные и управляющие сигналы, а просто отображает динамически изменяющуюся
информацию, которая хранится по определенным адресам в ОП.
3.7. Блок синхронизации.
Блок синхронизации (БС) предназначен для обеспечения синхронной работы всех
устройств (узлов) ЭВМ. В задачи блока синхронизации входит генерация
синхронизирующих последовательностей. Синхропоследовательности имеют заданную
форму, длительность и предназначены для центрального процессора, арифметического
сопроцессора, таймера, контроллеров и других узлов, входящих в состав ЭВМ. Следует
заметить, что центральный процессор и арифметический сопроцессор тактируются
разными импульсами, причем длительность CLK1 (АС) в два раза больше чем CLK (ЦП).
7
4. Разработка функциональной схемы арифметического
сопроцессора.
Арифметический сопроцессор (АС) коим является параллельный умножитель
Am29323, предназначен для быстрого выполнения операций умножения и деления. АС
входит в состав операционного блока и получает операнды по локальной шине данных,
как с регистра входных данных, так и с выхода и ALU и своего. Взаимодействие
микропроцессора и сопроцессора осуществляется по схеме последовательного
выполнения операций, т. е. пока работает сопроцессор, то основной ждет. Операция
деления проводится следующим образом:
Трогать операнд A не требуется, следует преобразовать операнд B к виду 1/B и
произвести умножение чисел A*1/B. Вычисление обратного значения происходит по
формуле 1/B = (1-B)+(1-B)^2+(1-B)^3+ …+(1-B)^n
Для реализации изложенных выше требований нужны следующие дополнительные
аппаратные средства:
 для вычисления (1-B) – сумматор;
 для нахождения суммы ряда – сумматор;
 для проверки условия B>A – компаратор (либо сумматор).
Поскольку взаимодействие микропроцессора и арифметического сопроцессора
выполняется по схеме последовательного выполнения операций и АЛУ имеет
практически все необходимые вспомогательные средства для выполнения операции
деления и при этом простаивает, то решено вместо внесения дополнительных аппаратных
средств воспользоваться его ресурсами.
Для того чтобы не потерять промежуточные результаты мультиплексилуем
локальную шину данных.
Функциональная схема арифметического сопроцессора приведена в приложении 3.
4.1. Разработка алгоритмов операций умножения и деления.
Операция умножения.
1. Загрузка операндов из регистрового файла во внутренние регистры
умножителя RGXA и RGYA.
2. Умножение и запись результата во внутренний регистр RGP.
3. Запись результата в регистровый файл (можно выводить и в интерфейсный
регистр данных для дальнейшей передачи в ОП или ВУ).
Операция деления.
1. Проверка выполнения условия B>A. Эта проверка также гарантирует, что
делитель не равен 0.
2. Нормализация делителя - приведение к виду 0.1хх…х. Для этого в первом
цикле с помощью приоритетного шифратора вычисляется позиция старшей
единицы (результат будет во внутреннем регистре SRG). В следующем цикле
производится сдвиг и сохранение содержимого SRG в RGF (младшие 6
разрядов содержат число разрядов для сдвига).
3. Вычисление (1-B).
4. В умножителе вычисляются произведения вида (1-В)n, результат сохраняется
во внутреннем регистре RGP, а затем передается на входы АЛУ и умножителя
для следующих итераций. Для АЛУ значения операндов берутся с выхода YA
RGF и выхода P MPL, для умножителя – с выхода YB RGF и выхода P MPL.
Параллельно происходит проверка результата умножения на равенство нулю,
8
и если это условие выполняется, то дальнейшее вычисление членов ряда
прекращается.
5. После нахождения суммы ряда идет умножение полученного результата на
значение делимого, а в следующем цикле вычисляется произведение 1*A и с
помощью накапливающего сумматора MPL складывается с полученным ранее
произведением. Результат поступает в АЛУ и производится корректирующий
сдвиг на то же число разрядов, на которое был сдвинут делитель.
5. Заключение.
В результате выполнения данного курсового проекта была достигнута
поставленная цель: углубление и закрепление теоретических знаний, полученных на
лекциях. Были подробней рассмотрены методы обработки прерываний, I/O, и структур
ЭВМ, хотя реализация алгоритма деления вызвало затруднение.
В ходе выполнения курсового проекта была спроектирована гипотетическая ЭВМ,
был разработан ее состав и описаны основные блоки, входящие в этот состав. Были
описаны основные принципы функционирования спроектированной ЭВМ. Один из блоков
был разработан наиболее детально, то есть на функциональном уровне. Этим блоком
является арифметический сопроцессор.
9
6.Список литературы.
1. Курс лекций по дисциплине “Организация ЭВМ”
2. Каган Б.М. Электронные вычислительные машины и системы.– М.:
Энергоатомиздат, 1991.
3. Схемотехника. Руководство к курсовой работе./В.И.Соболев – Нововсибирск.:
НГТУ, 1997.
4. Угрюмов Е. П. Цифровая схемотехника. Учебное пособие. – СПб.: БХВ-Петербург,
2002.
10
Приложение 3. Функциональная схема арифметического сопроцессора.
11
Арифметический
сопроцессор
INTR
Контролер
прерываний
Монитор
таймер
Вектор
Контролер
клавиатуры
На LDB
Адаптер
монитора
Клавиатур
а
ЦП
На локальную
шину данных
AB
DB
CB
Контролер ОП
Синхросигналы
для всех узлов
ЭВМ
Блок
синхрониз
ации
Контролер
винчестера
ОЗУ
ПЗУ
Винчестер
В Приложение 1. Структурная схема ЭВМ.
12
Приложение 2. Структурная схема ЦП.
13
Документ
Категория
Компьютеры и периферийные устройства
Просмотров
2
Размер файла
304 Кб
Теги
транько
1/--страниц
Пожаловаться на содержимое документа