close

Вход

Забыли?

вход по аккаунту

?

Разработка МПУ для сушильной печи

код для вставкиСкачать
Aвтор: Диденко Александр Примечание:от автора: в работе есть ошибки: частота ГТИ не совпадаетс программой задержки, и на схеме в одном месте неверно указано обращение к элементу памяти 2006г., Ташкент, Ташкентский Университет Информационных Технолог
УЗБЕКСКОЕ АГЕНТСТВО ИНФОРМАТИКИ И ИНФОРМАТИЗАЦИИ
ТАШКЕНТСКИЙ УНИВЕРСИТЕТ ИНФОРМАЦИОННЫХ ТЕХНОЛОГИЙ
КУРСОВАЯ РАБОТА
По предмету: Основы Информационных Вычислительных Систем
На тему: МПУ для сушильной печи
Выполнил ст-т гр.: 263-04 ИТр
Диденко А.С.
Проверил: преподаватель Назаров А.И.
ТАШКЕНТ 2006
Содержание
1.Задание для курсового проекта32.Блок центрального процессора Intel 808542.1.Описание микропроцессора62.2.Описание генератора тактовых импульсов82.3.Описание шинного формирователя82.4.Описание системного контроллера93.Микросхема памяти94.Организация ОЗУ95.Устройство ввода / вывода106.Программируемый адаптер ввода / вывода107.Алгоритм функционирования МПС118.Программа функционирования МПС129.Литература1510.Приложение. Схема электрическая принципиальная16
1. Задание для курсового проекта
Разработать микропроцессорное устройство (МПУ) для сушильной печи со следующими режимами работы:
1. Предварительный нагрев: 500º С (10 мин)
2. Сушка высокой температурой: 1000 ÷ 1500º С (10 мин)
3. Остывание: до комнатной температуры включением принудительной вентиляции.
Организация ЗУ:
Емкость ЗУ - 4096х8
Тип МС - К541РУ2А
Организация ячеек - 1024х4
Клавиша - 4
2. Блок центрального процессора Intel 8085
В марте 1976 г. фирмой Intel была выпущена усовершенствованная версия процессора 8080, названная 8085. Как и его предшественник, процессор 8085 имел 8-битные шины адреса и данных и мог адресовать 64 Кбайт памяти. Впервые микропроцессор питался от одного источника напряжением 5 В, вместо двух напряжениями 5 и 12 В. Несмотря на повышенную до 5 МГц (в модели 8085A - 6,25 МГц, а в модели 8085A-2 - 10 МГц) тактовую частоту, производительность процессора составила всего 370 тыс. операций в секунду. Также впервые в микропроцессорах фирмы Intel была использована 3-микронная технология (вместо 6-микронной в процессоре 8080), позволившая увеличить степень интеграции до 6500 транзисторов на кристалле той же величины, что и 8080.
Кроме улучшенного ЦПУ, на кристалле микропроцессора 8085 располагались также генератор синхронизации и контроллер приоритетных прерываний, позволяющий обслуживать прерывания с четырёх дополнительных входов запросов прерываний.
Оба микропроцессора - 8080 и 8085 - выпускались в 40-контактных двухрядных корпусах. Первому из них требовалась микросхема поддержки 8228, средства которой встроены в процессор 8085; в остальном процессоры работают аналогично. У процессора 8085 линии адреса и данных мультиплексируются, т.е. 8 линий данных разделяют те же контакты процессора, что и 8 младших линий 16-разрядной шины адреса. Для его работы со старыми микросхемами памяти, совместимыми с процессором 8080, у которого линии адреса и данных не мультиплексируются, требуется отдельная микросхема - демультиплексор, например, Intel 8212.
Микропроцессоры 8080/8085 имеют один и тот же набор из семи 8-битных рабочих регистров (A, B, C, D, E, H, L); для работы с 16-битными величинами некоторые пары регистров можно объединять, образуя таким образом три 16-битных регистра (BC, DE, HL) с возможностью доступа к отдельным 8-битным половинам. Одна из регистровых пар (HL) применяется также для косвенной адресации. Группу 16-битных указательных регистров образуют указатель стека (SP - stack pointer) и программный счётчик (PC - program counter) 8-битное слово состояния процессора содержит флажки нуля, чётности, знака, переноса и вспомогательного переноса (ZF, PF, SF, CF, AF zero flag, parity flag, sign flag, carry flag, auxiliary carry flag). При сбросе (перезагрузке) процессора все его регистры, включая программный счётчик, обнуляются.
Формат команд микропроцессоров 8080/8085 сравнительно простой: первый байт команды содержит код операции, идентифицирующий её, а за ним следует от 0 до 2 байт операндов. Иногда (как правило, в арифметических командах) номер регистра-операнда содержится в коде операции, но весь код операции всегда заключён в первом байте команды.
Восьмиразрядный МП Intel 8085 заключён в корпус DIP (с двусторонней упаковкой выводов) с 40 выводами, расположение которых приведено на рисунке. Ниже, в таблице приведено название выводов и их назначение.
Архитектура МП INTEL 8085
Функциональная схема (архитектура) микропроцессора Intel 8085 приведена на рисунке:
МП имеет 16-разрядный счётчик команд и защёлку адреса, которая загружает специализированную адресную (А15 - А18) и мультиплексированную (AD7 - AD0) шины. Параллельные данные входят в МП и покидают его через (AD7 - AD0). Эта шина передаёт адрес, когда линия управления ALE получает Н-сигнал, и данные - когда L-сигнал. По 8-разрядной внутренней шине входящие и выходящие данные вводятся внутрь устройства. Они могут поступать с внутренней шины данных в следующие части МП: - 8-разрядный аккумудятор; - регистр временного хранения; - индикаторы; - регистр команд; - устройство управления; - какой-либо из регистров общего назначения (B, C, D, E, H, L); - 16-разрядный указатель стека; - 16-разрядный счётчик команд; - 8-разрядный буфер адреса/данных. Арифметико-логическое устройство загружается двумя 8-разрядными регистрами (аккумулятором и регистром временного хранения), как в типовом МП. Регистр состояний содержит пять индикаторов состояния вместо двух, как это было в типовом МП. Регистр команд связан с дешифратором, который определяет текущую команду, требуемую микропрограмму или следующий машинный цикл, а затем информирует схему управления и синхронизации о последовательности действий. Эта схема координирует действия МП и периферии.
2.1. Описание микропроцессора КР580ВМ80А.
Этот микропроцессор представляет собой 8-разрядный процессор, в котором совмещены операционные и управляющие устройства. Управляющая память недоступна пользователю, в ней уже в процессе изготовления БИС записываются микропрограммы операций. Таким образом, предусматривается использование некоторой фиксированной системы команд, в которую пользователь не может внести изменений. В связи с этим данный микропроцессор относится к числу немикропрограммируемых.
КР580ВМ80А Выполнение каждой команды производится микропроцессором в строго определенной последовательности действий, которая определяется кодом команды и синхронизируется сигналами Ф1 и Ф2 тактового генератора. Для формирования управляющих сигналов искусственно мультиплексируют шину данных, то есть в начале каждого машинного цикла на шину данных микропроцессор выставляет 8 управляющих сигналов, называемых байтом состояния. Байт состояния указывает, какой из машинных циклов выполняется в текущий момент, то есть к какому из внешних устройств происходит обращение. Байт состояния выставляется на шину данных по переднему фронту сигнала Ф2 в первом такте и снимается с шины данных по переднему фронту Ф2 во втором такте. Для того, чтобы показать, что идет процесс передачи байта состояния, используется выход SYNC микропроцессора: при выводе байта состояния на выходе SYNC=1. Сигнал SYNC=1 позволяет выделить байт состояния из информации передаваемой по шине данных. Байт состояния выдаётся на шину данных в интервале SYNC=1, а используется на протяжении всего машинного цикла. Поэтому байт состояния запоминается в специальном регистре слова - состояния. Запись производится с использованием сигналов SYNC=1 и Ф2=1. Дешифратор преобразует
байт состояния требуемые для текущего машинного цикла системные управляющие сигналы. При формировании этих управляющих сигналов для согласования блоков МПС по временным характеристикам используются выходные сигналы микропроцессора DBIN и WR. Регистр слова-состояния и дешифратор, обеспечивающие формирование системных управляющих сигналов, называются системным контроллером. Назначение выводов микропроцессора.
СигналНазваниеD0 - D8Двунаправленная 8-разрядная шина данных, которая выполняет: передачу управляющего слова; обмен данными между регистрами микропроцессора и блоками МПСA0 - A15Направленная от микропроцессора 16 - разрядная шина, которая выполняет: передачу адреса ячейки памяти при обращении памяти; передачу адреса внешнего устройства. В этом случае 8 - разрядный адрес УВВ появляется на выводах А0 - А7 и дублируются на линиях А8 - А15Сигналы управления шиной данныхDBINВыходной сигнал "Прием". Если DBIN=1, то шина данных настроена на прием данных в микропроцессор из памяти или УВВ. Если DBIN=0, то шина данных настроена на вывод информации из микропроцессора.WRВыходной сигнал "Выдача данных". Если WR=0, то микропроцессор зафиксировал на шине данных 8-разрядный код, который должен быть воспринят памятью или УВВ.Сигналы управления вводом - выводомREADYВходной сигнал "Готовность" от УВВ или памяти. Если READY=1, то УВВ или память готовы к обмену данными с микропроцессором. Если READY=0, то УВВ или память не готовы к обмену данными с микропроцессором. В этом случае микропроцессор входит в режим "Ожидание".WAITВыходной сигнал "Ожидание". Если WAIT=1, то микропроцессор находится в режиме "Ожидание".INTВходной сигнал "Запрос прерывания" от УВВ. Если INT=1, следовательно, одному из УВВ требуется обслуживание.INTEВыходной сигнал "Разрешения прерывания". Этот сигнал информирует УВВ о возможности или невозможности обслуживания микропроцессором запросов на прерывание. Если INTE=1, то прерывания разрешены. Если INTE=0, то прерывания запрещены.HOLDВходной сигнал "Запрос захвата шин" от УВВ. Если HOLD=1, значит, одно из УВВ требует обмена по прямому доступу к памяти.HLDAВыходной сигнал "Подтверждение захвата шин". Если HLDA=1, то микропроцессор отключился от системных шин и "отдал" их в распоряжение УВВ и памятиСигналы синхронизацииФ1, Ф2Входные сигналы от тактового генератора.SYNCВыходной сигнал "Синхронизация". Если SYNC=1, то на шину данных микропроцессор выставил восемь управляющих сигналов.RESETВходной сигнал "Сброс". Сигнал начальной установки микропроцессора. Если RESET=1 в течение 3-4 периодов тактовой частоты, то микропроцессор прекращает свою работу, обнуляет счетчик команд и бездействует. Как только RESET=0, микропроцессор начинает выполнять команду, записанную по адресу 0000Н. 2.2. Описание генератора тактовых импульсов.
Генератор тактовых импульсов выполнен на микросхеме КР580ГФ24. Основное назначение этой микросхемы - формирование 2-х последовательных тактовых импульсов Ф1 и Ф2. Кроме того, микросхема выдает последовательность импульсов с уровнями, например, согласованными с уровнями ТТЛ, формирует сигнал "Сброс", "Готовность" и "Строб. состояние". Сигнал "Сброс" производит сброс в ноль счетчика команд МС и МП. Сигналы "Вх. сброс", под действием которого в микросхеме формируется сигнал "Сброс". В момент включения источника питания, напряжение на входе "Вх. сброс" равно нулю. При этом на выходе микросхемы формируется "Сброс". Далее, током через сопротивление начинает заряжаться конденсатор, когда напряжение на конденсаторе достигнет определенного значения, снимается сигнал сброс с выхода МС и МП может быть выполнен замыканием показанного ключа. При этом конденсатор разряжается и на выходе МС возникает "Сброс". После размыкания ключа конденсатор заряжается и в некоторый момент снимается сигналом "Сброс" и МП начинает выполнять программу.
2.3. Описание шинного формирователя.
В цепи передачи включены два повторителя имеющие три состояния. При этом, если 1 из повторителей находится во включенном состоянии, то другой в выключенном и передача будет осуществляться через повторитель 1 в направлении от вывода А0 к выводу В0. Если повторители переключить в обратное состояние, то передача будет осуществляться от В0 к А0.
Управление состоянием повторителей осуществляется элементами ИЛИ-НЕ с помощью сигналов СЕ (ВК) и Т. Если на выходе установлен высокий уровень1, то независимо значение сигнала Т, на выходе элемента ИЛИ-НЕ установлен низкий уровень - логический 0. Если СЕ (ВК) = 0 и Т = 1, то на выходе ИЛИ-НЕ 1 будет 1.
2.4. Описание системного контроллера КР580ВК28.
Системный контроллер необходим для формирования управляющих сигналов и увеличения нагрузочной способности шины данных. В системном контроллере нашего типа предусмотрен шинный формирователь, выполняющий функции двунаправленного буфера. Выдаваемая из МП в начале цикла информация о состоянии при появлении сигнала "Строб" фиксируется в регистре. Контрольно-кодирующая матрица использует содержимое регистра состояния и управляющие сигналы с выхода МП "Прием", "Запись", "Подтверждение захвата" формируя на выходе контроллера управляемые сигналы.
3. Микросхема памяти.
Микросхема памяти предназначена для временного хранения информации обрабатываемой центральным процессором. В моем задании используется микросхема статической памяти К541РУ2А, которая имеет организацию ячеек 1024х4 (бит).
4. Организация ОЗУ.
Организация ОЗУ выполняется из расчета заданного объема памяти (4096х8) и заданного типа микросхемы памяти, которая имеет организацию ячеек 1024х4. Проводя несложные математические операции (4096х8 / 1024х4 = 4 линии по 2 микросхемы) получаем требуемую схему подключения микросхем памяти.
5. Устройство ввода/вывода.
Ввод данных в полученном задании должен осуществляться при помощи 4 клавиш. Индикацию (вывод) было решено использовать 4 знаковую. Количество знаков выбиралось из расчета максимального количества задействованных элементов при индикации максимальной температуры.
Клавиши реализованы следующим образом:
6. Программируемый адаптер ввода/вывода.
КР580ВВ55 - это программируемый параллельный интерфейс, но предназначен для осуществления обмена информацией в параллельном коде между микропроцессором и различными УВВ. Режимы работы каждого из каналов программируются с помощью управляющего слова.
Х1 - PA(7-0): 1-Ввод; 0-Вывод
Х2 - PС(7-4): 1-Ввод; 0-Вывод
Х3 - PB(7-0): 1-Ввод; 0-Вывод
Х1 - PC(3-0): 1-Ввод; 0-Вывод
7. Алгоритм функционирования МПС.
8. Программа функционирования МПС.
АдресМеткаМнемокодКомментарий0000MVI A,81HA < 81H0002OUT FBA > FB0004MVI A,90HA < 90H0006OUT F3A > F30008CALL OKПодрогр OK000ALXI H,03E4HHL < 03E4H000DM1000MVI A,06HA < 06H000FOUT F9A > F90011MVI A,08HA < 08H0013OUT F8A > F80015CALL CIFПодпрограмма CIF0017MVI A,3FHA < 3FH0019OUT F9A > F9001BMVI A,02HA < 02H001DOUT F8A > F8001FMVI A,3FHA < 3FH0021OUT F9A > F90023MVI A,01HA < 01H0025OUT F8A > F80027MVI A,10HA < 10H0029OUT FAA > FA002BIN FAA < FA002DCPI 01HA <> 01H002FJZ F1ЕСЛИ 0 ТО F10032MVI A,20HA < 20H0034OUT FAA > FA0036IN FAA < FA0038CPI 01HA <> 01H003AJZ FINISHЕСЛИ 0 ТО FINISH003DMVI A,10HA < 10H003FOUT FAA > FA0041IN FAA < FA0043CPI 02HA <> 02H0045JNZ M100ЕСЛИ НЕ 0 ТО M1000048MOV A,MA < M0049ADD 64HA < A + 64H004ACPI 060EHA <> 060EH004CJC M1000ЕСЛИ ПЕРЕНОС ТО M1000004FMOV M,AM < A0050JMP M1000ПЕРЕХОД НА M10000053M100MVI A,20HA < 20H0055OUT FAA > FA0057IN FAA < FA0059CPI 02HA <> 02H005BJNZ M1000ЕСЛИ НЕ 0 ТО M1000005EMOV A,MA < M005FSUB 64HA < A - 64H0060CPI 03B2HA <> 03B2H0062JNC M1000ЕСЛИ НЕ 0 ТО M10000065MOV M,AM < A0066JMP M1000ПЕРЕХОД НА M10000069F1MVI A,01HA < 01H006BOUT F1A > F1006DMVI A,02HA < 02H006FOUT F1A > F10071IN F0A < F00073CPI 01F4HA <> 01F4H0075JNZ F1ЕСЛИ НЕ 0 ТО F10078CALL TIME10NПодпрограмма TIME10N007AF2MVI A,01HA < 01H007COUT F1A > F1007EMVI A,02HA < 02H0080OUT F1A > F10082IN F0A < F00084CMP A,MA <> M0085JNZ F2ЕСЛИ НЕ 0 ТО F20088CALL TIME10NПодпрограмма TIME10N008ACALL TIME5Подпрограмма TIME5008CMVI C,04HC < 04H008EM85LXI D,EA60HD < EA60H0091M80DCX DD < D - 10092MVI A,04HA < 04H0094OUT F1A > F10096JNZ M80ЕСЛИ НЕ 0 ТО M800099DCR CC < C - 100A0JNZ M85ЕСЛИ НЕ 0 ТО M8500A3CALL TIME5Подпрограмма TIME500A5PMVI A,04HA < 04H00A7OUT F1A > F100A9IN F0A < F000ABCPI 1EHA <> 1EH00ADJNZ PЕСЛИ НЕ 0 ТО P00B0FINISHHLTSTOPПодпрограммыOK:0100MVI A,10HA < 10H0102OUT FAA > FA0104IN FAA < FA0106CPI 01HA <> 01H0108JNZ OKЕСЛИ НЕ 0 ТО OK010BRETВозвратTIME5:0200MVI C,04HС < 04H0202M65LXI D,EA60HD < EA60H0205M60DCX DD < D - 10206JNZ M60ЕСЛИ НЕ 0 ТО M600209DCR CС < C - 1020DJNZ M65ЕСЛИ НЕ 0 ТО M650210RETВозвратTIME10N:0300MVI C,09HС < 09H0302M55LXI D,EA60HD < EA60H0305M50DCX DD < D - 10306MVI A,01HA < 01H0309OUT F1A > F1030AJNZ M50ЕСЛИ НЕ 0 ТО M50030DDCR CС < C - 1030EJNZ M55ЕСЛИ НЕ 0 ТО M650311RETВозвратCIF:0400MOV A,MA < M0401CPI 03E4HA <> 03E4H0403JNZ M1ЕСЛИ НЕ 0 ТО M10406MVI A,3FHA < 3FH0408OUT F9A > F9040AMVI A,04HA < 04H040COUT F8A > F8040EJMP M10Переход на M100411M1CPI 044CHA <> 044CH0413JNZ M2ЕСЛИ НЕ 0 ТО M20416MVI A,06HA < 06H0418OUT F9A > F9041AMVI A,04HA < 04H041COUT F8A > F8041EJMP M10Переход на M100421M2CPI 04B0HA <> 04B0H0423JNZ M3ЕСЛИ НЕ 0 ТО M30426MVI A,5BHA < 5BH0428OUT F9A > F9042AMVI A,04HA < 04H042COUT F8A > F8042EJMP M10Переход на M100431M3CPI 0514HA <> 0514H0433JNZ M4ЕСЛИ НЕ 0 ТО M40436MVI A,4FHA < 4FH0438OUT F9A > F9043AMVI A,04HA < 04H043COUT F8A > F8043EJMP M10Переход на M100441M4CPI 0578HA <> 0578H0443JNZ M5ЕСЛИ НЕ 0 ТО M50446MVI A,66HA < 66H0448OUT F9A > F9044AMVI A,04HA < 04H044COUT F8A > F8044EJMP M10Переход на M100451M5MVI A,6DHA < 6DH0453OUT F9A > F90455MVI A,04HA < 04H0457OUT F8A > F80459M10RETВозврат 9. Список использованной литературы.
1. С.Я. Якубовский. Аналоговые и цифровые интегральные микросхемы. "Радио и связь". 1985г.
2. Цифровая техника и микро процессоры. Указания к курсовой работе. Ташкент 2002г.
3. Цифровая техника и микро процессоры. Указания к лабораторным работам. Ташкент 2002г.
4. Конспект лекций по предмету "Основы информационных вычислительных систем" Ташкент 2006г.
5. Глобальная сеть "Интернет".
2
Документ
Категория
Радиоэлектроника
Просмотров
39
Размер файла
2 080 Кб
Теги
курсовая
1/--страниц
Пожаловаться на содержимое документа