close

Вход

Забыли?

вход по аккаунту

?

вопрос 3, 13

код для вставкиСкачать
 Фон-неймановская архитектура
Большинство современных ВМ по своей структуре отвечают принципу программного управления. Типичная фон-неймановская ВМ содержит:
* память
* устройство управления
* арифметико-логическое устройство
* устройство ввода/вывода.
В любой ВМ имеются средства для ввода программ и данных к ним. Информация поступает из подсоединенных к ЭВМ периферийных устройств (ПУ) ввода. Результаты вычислений выводятся на периферийные устройства вывода. Связь и взаимодействие ВМ и ПУ обеспечивают порты ввода и порты вывода.
Порт - это аппаратура сопряжения периферийного устройства с ВМ и управления им.
Совокупность портов ввода и вывода - называют устройством ввода/вывода (УВВ) или модулем ввода/вывода (МВВ).
Введенная информация сначала запоминается в основной памяти, а затем переносится во вторичную память для длительного хранения. Чтобы программа могла выполняться, команды и данные должны располагаться в основной памяти (ОП). Память организована так:
Каждое двоичное слово хранится в отдельной ячейке, которая идентифицируется адресом. Две соседние ячейки имеют следующие по порядку адреса. Доступ к любым ячейкам запоминающего устройства (ЗУ) основной памяти (ОП) может производиться в произвольной последовательности. Такой вид памяти известен как память с произвольным доступом. ОП современных ВМ в основном состоит из полупроводниковых оперативных запоминающих устройств (ОЗУ), которые обеспечивают считывание и запись информации. Для таких ЗУ характерна энергозависимость - при отключении электропитания хранимая информация теряется. Для энергонезависимости памяти в состав ОП включают постоянные запоминающие устройства (ПЗУ), также обеспечивающие произвольный доступ. Информация из ПЗУ может только считываться. Размер ячейки ОП обычно принимается равным 8 двоичным разрядам - байту. Для хранения больших чисел используются 2, 4 или 8 байтов, размещаемых в соседних ячейках с последующими адресами. Например, 32-разрядное число - 200, 201, 202 и 203 адреса. За адрес числа принимают адрес его младшего байта - метод "остроконечников" (адрес числа - 200); характерен для микропроцессоров фирмы Intel, мини-ЭВМ фирмы DEC. старшего байта - метод "тупоконечников"; характерен для микропроцессоров фирмы Motorola универсальных ЭВМ фирмы IBM. В принципе выбор адресации существенен лишь при пересылке данных между ВМ с различными формами адресации или при манипуляции с отдельными байтами числа. В большинстве ВМ предусмотрены специальные инструкции для перехода от одного способа к другому. Для долговременного хранения больших программ в ВМ обычно имеется дополнительная память, известная как вторичная. Она энергонезависима и чаще всего реализуется на базе магнитных дисков. Информация хранится в виде специальных программно поддерживаемых объектов - файлов. Согласно стандарту ISO
Файл - это идентифицированная совокупность экземпляров полностью описанного в конкретной программе типа данных, находящихся вне программы во внешней памяти и доступных программе посредством специальных операций.
УУ организует автоматическое выполнение программ и обеспечивает функционирование ВМ как единой системы. УУ ВМ следует рассматривать как совокупность элементов, между которыми происходит пересылка информации, в ходе которой информация может подвергаться определенным видам обработки. Управление вычислительным процессом сводится к выдаче нужного сигнала управления (СУ) в нужной временной последовательности. Цепи СУ на рисунке показаны пунктирными линиями. Основная функция УУ - формирование управляющих сигналов, отвечающих за извлечение команд из памяти в порядке, определяемом программой и дальнейшее их исполнение. Формирует СУ для синхронизации и координации внутренних и внешних устройств ВМ.
АЛУ - обеспечивает арифметическую и логическую обработку двух переменных, в результате которых формируется выходная переменная. Функции АЛУ обычно сводятся к простым арифметическим и логическим операциям и операциям сдвига. Также формирует ряд признаков результата (флагов), характеризующих полученный результат и события, произошедшие в результате его получения (равенство нулю, знак, четность, переполнение). Флаги могут анализироваться УУ с целью принятия решения о дальнейшей последовательности выполнения команд. УУ и АЛУ тесно взаимосвязаны и их обычно рассматривают как единое устройство - ЦП или процессор. В процессор также входит набор регистров общего назначения (РОН) - для промежуточного хранения информации в процессе ее обработки.
Типы структур вычислительных машин и систем
Достоинства и недостатки архитектуры ВМ и ВС изначально зависят от способа соединения компонентов. При самом обычном подходе можно говорить о двух основных типах структур ВМ и двух основных типах ВС.
Структуры ВМ.
В настоящее время примерно одинаковое распространение получили два способа построения ВМ:
1. с непосредственными связями
2. на основе шины.
Типичным представителем первого способа может служит классическая фон-неймановская ВМ (см структуру фон-неймановской ВМ). В ней между взаимодействующими устройствами (процессор, память, устройство ввода/вывода) имеются непосредственные связи. Особенности связей (число линий в шинах, пропускная способность и т.п.) определяются видом информации, характером и интенсивностью обмена. Достоинством такой архитектуры можно считать возможность развязки "узких мест" путем улучшения структуры и характеристик только определенных связей, что экономически может быть наиболее выгодным решением. У фон-неймановских ВМ таким "узким местом" является канал пересылки данных между ЦП и памятью и "развязать" его довольно непросто. ВМ с непосредственными связями плохо подаются реконфигурации.
В варианте с общей шиной все устройства ВМ подключены к магистральной шине, служащей единственным трактом для потока команд данных и управления.
Наличие общей шины существенно упрощает реализацию ВМ, позволяет легко менять состав и конфигурацию машины. Благодаря этим свойствам шинная архитектура получила широкое распространение в мини и микро ЭВМ. Вместе с тем, именно с шиной связан и основной недостаток архитектуры: в каждый момент передавать информацию по шине может только одно устройство. Основную нагрузку на шину создают обмены между процессором и памятью связанные с извлечением из памяти команд и данных и записью в память результатов вычислений. На операции ввода/вывода остается лишь часть пропускной способности шины. Практика показывает, что даже при достаточно быстрой шине для 90 % приложений этих остаточных ресурсов обычно не хватает, особенно для ввода или вывода больших массивов данных
При сохранении фон-неймановской концепции последовательного выполнения команд программы шинная архитектура в чистом виде оказывается недостаточной эффективной. Более распространена архитектура с иерархией шин. Здесь помимо магистральной шины имеется еще несколько дополнительных шин. Два варианта использования:
могут обеспечивать непосредственную связь между устройствами с наиболее интенсивным обменом, например, процессором и кэш-памятью. объединение однотипных устройств ввода/вывода с последующим выходом с дополнительной шины на магистральную. Все эти меры позволяет снизить нагрузку на общую шину и более эффективно расходовать ее пропускную способность.
Структура ВС.
Понятие "ВС" предполагает наличие множества процессоров или законченных ВМ, при объединении которых используется один из двух подходов.
В ВС с общей памятью имеется общая основная память, совместно используемая всеми процессорами система. Связь процессоров с памятью обеспечивается с помощью коммуникационной сети, чаще всего вырождающейся в общую шину. Таким образом, структура ВС с общей памятью аналогично рассмотренной выше архитектуре с общей шиной, в силу чего ей свойственны те же недостатки. Применительно к ВС данная схема имеет дополнительное достоинство: обмен информацией между процессорами не связан с дополнительными операциями и обеспечивается за счет доступа к общим областям памяти.
Альтернативный вариант организации - распределенная система, где общая память вообще отсутствует, а каждый процессор обладает собственной локальной памятью. Часто такие системы объединяют отдельные ВМ. Обмен информацией между составляющими системы обеспечивается с помощью коммуникационной сети посредством обмена сообщениями.
Подобное построение ВС снимает ограничения, свойственные для общей шины и приводит к дополнительным издержкам на пересылку сообщений между процессорами или машинами.
Децентрализированный арбитраж
Децентрализованный арбитраж
При децентрализованном или распределенном арбитраже единый арбитр отсутствует. Вместо этого каждый ведущий содержит блок управления доступом к шине, и при совместном использовании шины такие блоки взаимодействуют друг с другом, разделяя между собой ответственность за доступ к шине. По сравнению с централизованной схемой децентрализованный арбитраж менее чувствителен к отказам претендующих на шину устройств.Рис. 4.13. Схема децентрализованного параллельного арбитража
Арбитраж шин 177 Одна из возможных схем, которую можно условно назвать схемой децентрализованного параллельного арбитража, показана на рис. 4.13. Каждый ведущий имеет уникальный уровень приоритета и обладает собственным контроллером шины, способным формировать сигналы предоставления и занятия шины. Сигналы запроса от любого ведущего поступают на входы всех остальных ведущих. Логика арбитража реализуется в контроллере шины каждого ведущего.
Под децентрализованный арбитраж может быть модифицирована также схема, приведенная на рис. 4.12. Подобный вариант, называемый кольцевой схемой, показан на рис. 4.14. Здесь сигнал может возникать в различных точках цепочки, замкнутой в кольцо. Переход к новому ведущему сопровождается циклической сменой приоритетов. В следующем цикле арбитража текущий ведущий будет иметь самый низкий уровень приоритета. Соседний ведущий справа получает наивысший приоритет, а далее каждому устройству в кольце присваивается уровень приоритета на единицу меньше, чем у соседа слева. Иными словами, реализуется циклическая смена приоритетов с учетом последнего запроса.
Текущий ведущий, управляющий шиной, генерирует сигнал ПЩ который проходит через все ведущие устройства, не запросившие шину. Ведущий, сформировавший запрос и имеющий на входе активный сигнал ПШ, запрещает прохождение этого сигнала далее по цепочке, но не может взять на себя управление шиной до момента ее освобождения текущим ведущим. Когда текущий ведущий обнаруживает, что "потерял" сигнал ПШ на своем входе, он обязан при первой возможности освободить шину и снять сигнал занятия шины.
Для большинства шин все-таки более характерна другая организация децентрализованного арбитража. Такие схемы предполагают наличие в составе шины группы арбитражных линий, организованных по схеме "монтажного ИЛИ". Это позволяет любому ведущему видеть сигналы, выставленные остальными устройствами. Каждому ведущему присваивается уникальный номер, совпадающий с кодом уровня приоритета данного ведущего. Запрашивающие шину устройства выдают на арбитражные линии свой номер. Каждый из запросивших ведущих, обнаружив на арбитражных линиях номер устройствах более высоким приоритетом, снимает с этих линий младшие биты своего номера. В конце концов на арбитражных линиях остается только номер устройства, обладающего наиболее высоким приоритетом. Победителем в процедуре арбитража становится ведущий, опознав-
Автор
mannekenpis
Документ
Категория
Без категории
Просмотров
185
Размер файла
96 Кб
Теги
вопрос
1/--страниц
Пожаловаться на содержимое документа