close

Вход

Забыли?

вход по аккаунту

?

73.Влияние конвективного теплового потока земли на условия роста лесных и сельскохозяйственных растений Архангельской области. Монография.

код для вставкиСкачать
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ
ГОСУДАРСТВЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ
ВЫСШЕГО ПРОФЕССИОНАЛЬНОГО ОБРАЗОВАНИЯ
«ОРЛОВСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ»
ГОСУДАРСТВЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ
ВЫСШЕГО ПРОФЕССИОНАЛЬНОГО ОБРАЗОВАНИЯ
«ОРЛОВСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ»
АППАРАТНЫЕ СРЕДСТВА
ВЫЧИСЛИТЕЛЬНОЙ ТЕХНИКИ
Книга 1
Рекомендовано Учебно-методическим объединением вузов
Российской Федерации по образованию в области
историко-архивоведения в качестве учебника
для студентов высших учебных заведений,
обучающихся по специальностям
090103 «Организация и технология защиты информации»
и 090104 «Комплексная защита объектов информатизации»
Орел 2009
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
УДК 004.3 (075)
ББК 32.973 – 018.2я7
А76
Рецензенты:
доктор технических наук, профессор учебно-научного комплекса
«Автоматизированные системы и информационные технологии»
Академии Государственной противопожарной службы МЧС России
Н.Г. Топольский,
доктор физико-математических наук, декан факультета «Компьютерные
системы и информационные технологии» Российского нового университета
А.С. Крюковский
А76
Аппаратные средства вычислительной техники: учебник
для вузов / В.А. Минаев, А.П. Фисун, В.А. Зернов, В.Т. Еременко, И.С. Константинов, А.В. Коськин, Ю.А. Белевская, С.В. Дворянкин; под общей научной редакцией В.А. Минаева, В.А. Зернова, А.П. Фисуна. – Орел: ОрелГТУ, ОГУ, 2009. – 310 с.
ISBN 978-5-93932-313-0
Системно изложены фундаментальные знания по современным
про-цедурам обработки информации и основные принципы построения вычислительных средств и систем. Впервые раскрыты основы
построения
и перспективы развития аппаратных средств вычислительной техники во взаимосвязи с направлениями развития элементной базы вычислительной техники на основе внедрения нанотехнологий.
Учебник предназначен для студентов, обучающихся по специальностям 090104 «Комплексная защита объектов информатизации»,
090103 «Организация и технология защиты информации» и аспирантов, изучающих дисциплины «Аппаратные средства вычислительной
техники» и «Вычислительная техника и программирование». Может
быть использован студентами и аспирантами, изучающими автоматизированные системы обработки информации и управления, информационные телекоммуникационные системы и обеспечение их информационной безопасности, а также будет полезен преподавателям и
специалистам этих систем.
УДК 004.3 (075)
БББК 32.973 – 018.2я7
 ОрелГТУ, 2009
 ОГУ, 2009
ISBN 978-5-93932-313-0
2
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
СОДЕРЖАНИЕ
СПИСОК СОКРАЩЕНИЙ
ПРЕДИСЛОВИЕ
ВВЕДЕНИЕ
8
9
10
РАЗДЕЛ 1
ПРЕДСТАВЛЕНИЕ ИНФОРМАЦИИ В ЭВМ
И СИСТЕМЫ СЧИСЛЕНИЯ
Глава 1. ПРЕДСТАВЛЕНИЕ ИНФОРМАЦИИ В ЭВМ
1.1. Кодирование как процесс представления
информации в цифровом виде
1.2. Системы счисления, применяемые в ЭВМ
1.3. Основные характеристики позиционной системы
счисления
1.4. Методы перевода чисел систем счисления
1.5. Выбор системы счисления
1.6. Формы представления чисел с фиксированной
и плавающей запятой
1.6.1. Естественная форма представления чисел
с фиксированной запятой
1.6.2. Представление чисел с плавающей запятой
Глава 2. ВЫПОЛНЕНИЕ АРИФМЕТИЧЕСКИХ
ОПЕРАЦИЙ
2.1. Выполнение арифметических операций с числами
с фиксированной и плавающей запятой
2.2. Правила арифметики двоичных чисел
2.3. Коды: прямой, обратный, дополнительный
и модифицированный при выполнении операций
с отрицательными числами
Контрольные вопросы
3
14
14
14
19
21
23
26
30
30
33
37
37
38
41
44
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
РАЗДЕЛ 2
ФУНКЦИОНАЛЬНАЯ И СТРУКТУРНАЯ
ОРГАНИЗАЦИЯ ЭВМ
Глава 3. ИСТОРИЯ РАЗВИТИЯ СРЕДСТВ
ВЫЧИСЛИТЕЛЬНОЙ ТЕХНИКИ
3.1. Первое поколение ЭВМ
3.2. Появление концепции хранимой программы
3.3. Отечественные ЭВМ первого поколения
3.4. Второе поколение ЭВМ
3.5. Отечественные ЭВМ второго поколения
3.6. Третье поколение ЭВМ
3.7. Отечественные ЭВМ третьего поколения
3.8. Четвертое поколение ЭВМ
3.9. Отечественные ЭВМ четвертого поколения
Глава 4. ТЕРМИНОЛОГИЯ
4.1. Электронная вычислительная машина
4.2. Вычислительная система
4.3. Архитектура ЭВМ
4.4. Структура ЭВМ
4.5. Узел (агрегат) ЭВМ
4.6. Элемент ЭВМ
Глава 5. ОСНОВНЫЕ ХАРАКТЕРИСТИКИ ЭВМ
5.1. Быстродействие
5.2. Производительность
5.3. Надежность
5.4. Точность
5.5. Достоверность
5.6. Безопасность
5.7. Функциональные характеристики
Глава 6. КЛАССИФИКАЦИЯ СРЕДСТВ
ВЫЧИСЛИТЕЛЬНОЙ ТЕХНИКИ
6.1. Классификация СВТ по принципу действия
6.2. Классификация СВТ по сфере применения
6.3. Классификация СВТ по производительности
6.3.1. СуперЭВМ
6.3.2. Большие ЭВМ
4
46
46
47
49
51
55
57
63
66
68
70
72
72
72
72
73
73
73
74
74
75
75
76
76
76
77
78
78
79
80
80
81
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
6.3.3.
6.3.4.
6.3.5.
6.3.6.
6.4.
6.5.
6.6.
Глава 7.
7.1.
7.2.
Глава 8.
8.1.
8.2.
8.3.
8.4.
8.5.
Глава 9.
9.1.
9.2.
Глава 10.
10.1.
10.2.
10.3.
10.4.
10.5.
Глава 11.
11.1.
11.1.1.
11.1.2.
Мини-ЭВМ
МикроЭВМ
Встраиваемые микропроцессоры
Сравнительные характеристики классов СВТ
по производительности
Классификация СВТ по классу обрабатываемых
задач
Классификация СВТ по типам структур
вычислительных машин и систем
Классификация вычислительных систем
БАЗОВЫЕ ПРЕДСТАВЛЕНИЯ ОБ ЭВМ
Базовые функции и основные операции
Структурная и функциональная организация ЭВМ
КОНЦЕПЦИЯ МАШИНЫ С ХРАНИМОЙ
В ПАМЯТИ ПРОГРАММОЙ
Принцип двоичного кодирования
Принцип программного управления
Принцип однородности памяти
Принцип адресности
Недостатки архитектуры фон Неймана
и направления повышения эффективности
функционирования ЭВМ
МОДЕЛЬ ФУНКЦИОНИРОВАНИЯ ЭВМ
Этапы реализации обобщенного алгоритма
в виде модели функционирования ЭВМ
Логика взаимодействия узлов и элементов,
дополняющая и детализирующая модель
функционирования ЭВМ
ЭЛЕМЕНТЫ И УЗЛЫ ЭВМ
Процессор
Запоминающие устройства
Устройства ввода-вывода
Система шин (магистралей)
Системная плата
ОСОБЕННОСТИ ОРГАНИЗАЦИИ ЭВМ
РАЗЛИЧНЫХ КЛАССОВ
Типовые структуры вычислительных машин
Структура ЭВМ с непосредственными связями
Структура ЭВМ на основе общей шины
5
82
83
84
84
84
86
86
88
88
90
94
95
96
97
97
97
99
99
104
107
107
109
113
114
118
124
124
124
125
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
11.2. Типовые структуры вычислительных систем
по способу организации памяти
11.2.1. Структура ВС с общей памятью
11.2.2. Структура ВС с распределенной памятью
11.2.3. ВС с неоднородным доступом к памяти
11.3. Архитектура специализированных
вычислительных комплексов
11.3.1. Архитектура ЭВМ для работы с базами данных
и знаний
11.3.2. Архитектура ЭВМ для систем логического вывода
11.3.3. Архитектура ЭВМ для обработки графической
информации
11.3.4. Архитектура ЭВМ, ориентированная
на программное обеспечение
11.4. Особенности организации защищенных ЭВМ, обеспечивающих безопасность обрабатываемой информации
Контрольные вопросы
126
127
129
130
130
130
132
133
134
135
138
РАЗДЕЛ 3
ПРОЦЕССОРЫ И СИСТЕМА ПАМЯТИ
Глава 12. ПРОЦЕССОРЫ
12.1. Обобщенная архитектура и модель
функционирования процессора
12.1.1. Основные понятия и определения
12.1.2. Система машинных команд
12.1.3. Типы архитектур процессоров
12.1.4. Микропроцессорная техника и структура
микропроцессора
12.1.5. Модель функционирования центрального
процессора
12.2. Технологии повышения производительности
процессоров
12.2.1. Конвейерная обработка команд
12.2.2. Суперскалярные микропроцессоры
12.2.3. Кэш-память
12.2.4. Прогнозирование ветвлений
6
142
142
142
142
144
153
157
165
169
171
178
181
187
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
12.2.5. Исполнение с изменением последовательности
и подмена регистров
12.2.6. Спекулятивное исполнение
12.2.7. Промышленные линии микропроцессоров
12.2.8. Криптопроцессоры
Глава 13. СИСТЕМА ПАМЯТИ ЭВМ
13.1. Иерархия системы памяти
13.2. Иерархия запоминающих устройств
13.2.1. Основные положения
13.2.2. Назначение и классификация запоминающих
устройств
13.2.3. Основные характеристики запоминающих
устройств
13.3. Основная память
13.3.1. Статические запоминающие устройства
13.3.2. Динамические запоминающие устройства
13.3.3. Типы синхронной динамической памяти
13.3.4. Характеристики основной памяти
13.3.5. Постоянные запоминающие устройства
13.4. Внешние запоминающие устройства
13.4.1. Запоминающие устройства на магнитных дисках
13.4.2. Запоминающие устройства на твердотельной
памяти
13.4.3. Запоминающие устройства на магнитных лентах
13.4.4. Магнитооптические запоминающие устройства
13.4.5. Оптические запоминающие устройства
13.5. Сравнительные характеристики запоминающих
устройств
13.6. Системы и сети хранения
13.6.1. Системы хранения данных
13.6.2. Сети хранения данных
Контрольные вопросы
Литература
7
188
189
189
191
194
194
195
195
197
201
203
206
211
215
227
229
234
236
246
246
248
249
258
259
261
282
289
297
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
АВМ
АЛУ
АРМ
БИС
ВЗУ
ВМ
ВС
ГВМ
ЕС ЭВМ
ИЗУ
КПК
МВВ
МПП
НГМД
НЖМД
НМД
НМЛ
ОЗУ
ОП
ОС
ПЗУ
ПК
ППО
ПФУ
ПЭВМ
Рег
РК
СБИС
СК
СМ
СП
УВВ
УУ
ЦП
ША
ШД
ШП
ШУ
ЭВМ
ЯВУ
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
СПИСОК СОКРАЩЕНИЙ
аналоговая вычислительная машина
арифметическое и логическое устройство
автоматизированное рабочее место
большая интегральная схема
внешнее запоминающее устройство
вычислительная машина
вычислительная система
гибридная вычислительная машина
единая система электронных вычислительных машин
иерархия запоминающих устройств
карманный персональный компьютер
модуль ввода-вывода
микропроцессорная память
накопитель на гибком магнитном диске
накопитель на жестком магнитном диске
накопитель на магнитном диске
накопитель на магнитной ленте
оперативное запоминающее устройство
оперативная память
операционная система
постоянное запоминающее устройство
персональный компьютер
прикладное программное обеспечение
периферийное устройство
персональная электронная вычислительная машина
регистр
регистр команд
сверхбольшая интегральная схема
счетчик команд
системная магистраль
системная плата
устройство ввода-вывода
устройство управления
центральный процессор
шина адреса
шина данных
шина питания
шина управления
электронная вычислительная машина
язык высокого уровня
8
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
ПРЕДИСЛОВИЕ
Учебник разработан в рамках программы учебной дисциплины
«Аппаратные средства вычислительной техники» действующего государственного образовательного стандарта высшего профессионального образования 090104 – «Комплексная защита объектов информатизации» и на основе научных, учебных, методических материалов, публикаций известных отечественных и зарубежных ученых и специалистов, приведенных в библиографии, а также на основе научных результатов, практического опыта по подготовке специалистов, прочитанных лекций и разработанных авторами учебных, учебнометодических материалов в области вычислительной техники, информационных систем и обеспечения их информационной безопасности.
Учебник можно использовать также при подготовке студентов
по специальности 090103 – «Организация и технология защиты информации», а также по такой дисциплине, как «Вычислительная техника и программирование», где рассматриваются вопросы по аппаратным средствам вычислительной техники.
Основной целью учебника является представление системных
знаний по аппаратным средствам вычислительной техники, составляющих материальную основу построения современных информационных телекоммуникационных систем и, в целом, объектов информатизации развивающегося информационного общества.
Содержание учебника раскрывает основы построения направления развития современных средств вычислительной техники, являющихся материально-технической основой создания и развития информационных систем различных классов. В целом содержание учебника представляет системное изложение фундаментальных знаний
отечественной и зарубежной науки и практики по современным процедурам обработки информации и основным принципам построения
вычислительных средств и систем, перспективным направлениям развития элементной базы вычислительной техники, в том числе и на основе внедрения нанотехнологий.
Представленный учебник содержит систематизированную, педагогически отобранную и представленную в виде учебного материала научно-практическую информацию по фундаментальным и прикладным вопросам создания аппаратных средств вычислительной
техники и обработки ими информации и характеризуется:
 Углубленной методической систематизацией результатов
существующих научных направлений основ построения вычислительной техники;
 учетом методологических аспектов фундаментальной информатики, тесно связанной с искомой дисциплиной, определяющих
9
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
характер научного мышления, становления, развития мировоззрения
обучающихся;
 отражением логических причинно-следственных связей
изучаемой дисциплины с другими научными направлениями информационной науки, а также учебными дисциплинами рассматриваемой
специальности;
 структурированностью
изложенного
учебнометодического материала на уровне принципов, методов, моделей, алгоритмов, практических примеров и задач.
Структура книги включает 5 разделов, разбитых на главы,
представляющих минимальные по объему и замкнутые по содержанию модули, включающие теоретический прикладной материал, контрольные и проблемные вопросы, составленные в последовательности, отражающей содержание излагаемого материала главы, и обеспечивающей быстрый поиск соответствующих ответов в тексте главы.
Первый раздел «ПРЕДСТАВЛЕНИЕ ИНФОРМАЦИИ В ЭВМ
И СИСТЕМЫ СЧИСЛЕНИЯ» знакомит студентов с основами представления информации в ЭВМ. Рассматриваются вопросы кодирования и представления информации в цифровом виде, применения систем счисления для представления информации в ЭВМ. Подробно излагаются основные характеристики и методы перевода чисел системы
счисления, формы представления чисел и выполнение арифметических операций с числами.
Во втором разделе «ФУНКЦИОНАЛЬНАЯ И СТРУКТУРНАЯ
ОРГАНИЗАЦИЯ ЭВМ» дано систематическое изложение ретроспективы развития средств вычислительной техники четырех поколений, в
том числе и отечественных ЭВМ. Представлен терминологический
базис по ЭВМ, вычислительным машинам и системам, архитектуре,
структуре, узлам и элементам ЭВМ. Рассмотрены основные характеристики ЭВМ, классификация средств вычислительной техники и систем. Изложены базовые функции, основные операции, структурная и
функциональная организации ЭВМ, концепция машины с хранимой в
памяти программой, модель функционирования ЭВМ. Описаны особенности построения и функционирования элементов и узлов ЭВМ, а
также особенности организации ЭВМ различных классов, в том числе
и защищенных ЭВМ, обеспечивающих безопасность обрабатываемой
информации.
Третий раздел учебника – «ПРОЦЕССОРЫ» – посвящен основным понятиям, обобщенной архитектуре и модели функционирования процессора. Дается описание технологии повышения производительности процессора, системы памяти ЭВМ, системам и сетям
хранения данных.
10
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
В четвертом разделе «ВНУТРЕННЯЯ КОММУНИКАЦИОННАЯ СИСТЕМА И СИСТЕМА ВВОДА-ВЫВОДА ЭВМ» излагаются
основные понятия коммуникационных систем ЭВМ, приводятся сведения о стандартном интерфейсе, классификации, функциональной
организации интерфейсов ЭВМ, системе и иерархии шин и их реализации. Описываются классификация, модули системы ввода-вывода
информации в ЭВМ, особенности конструктивного исполнения модулей и устройств ввода-вывода информации в ЭВМ.
Пятый раздел «ПЕРСПЕКТИВЫ РАЗВИТИЯ АППАРАТНЫХ
СРЕДСТВ ВЫЧИСЛИТЕЛЬНОЙ ТЕХНИКИ» завершает курс аппаратных средств вычислительной техники и представлен как его заключение. Он содержит сведения об основных понятиях, содержании,
особенностях и перспективах использования нанотехнологий в информационной сфере в целом и в аппаратных средствах вычислительной техники в частности.
Каждая из глав учебника соответствует отдельной теме лекционного курса. Большинство параграфов и глав приближается по своему объему к отдельной лекции, а пункты ряда параграфов содержат
определенный завершающий вопрос. Однако строгой зависимости
здесь нет. Для активизации самоконтроля полученных знаний по каждому разделу предлагаются контрольные и проблемные вопросы, ответы на которые помогут обучаемым систематизировать свои знания.
В ходе изложения вопросов, указанных в оглавлении учебника,
использовались труды как отечественных, так и зарубежных авторов в
искомой области, представленные в библиографии, а также материалы
ранее изданных авторами монографий, учебных изданий, научных
статей. С учетом этого, содержание учебника отражает требования
государственных образовательных стандартов и охватывает теоретические и прикладные вопросы программ обучения в области информационной безопасности объектов информатизации.
Авторы благодарят за участие в совместной работе над учебником: Баранова И.Ю. (введение, п. 2.1– 2.9, 3.1 – 3.2, 4.1 – 4.2), Джевагу К.А. (п. 2.6, 2.8, 3.1, 4.1) Третьякова О.В. (раздел 5), Агаркова
Д.В. (раздел 5), Лобанову В.А. (раздел 5), Фисуна Р.А. (п. 2.1 – 2.3),
Лазарева С.Н. (п. 5.6), И.В. Иванова (глава 9), С.П. Коробовского (глава
8), А.П. Ступина (глава 7), И.Г. Кочергина (глава 10).
Авторский коллектив: Минаев В.А. (предисловие, введение,
главы 1, 2, 8, 11 – 13, 15, 16 ), Фисун А.П. (предисловие, введение,
главы1 – 3, 5, 6, 11 – 13, 15, 16 ), Зернов В.А. (главы 2, 13), Еременко
В.Т. (главы 1, 2, 12 – 16), Константинов И. С. (главы 1, 7, 10 – 16),
Коськин А.В. (главы 1, 2, 9 – 16), Дворянкин С.В. (главы 2, 3, 6, 10,
12 – 15), Белевская Ю. А.(главы 3, 4, 6, 13 – 16).
11
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
ВВЕДЕНИЕ
Широкое использование современных вычислительных
средств во всех сферах и видах деятельности общества, личности
и государства характеризуется резким изменением их потребительских свойств, наиболее востребованным среди которых является высокая вычислительная способность. На сегодня эта характеристика
является еще недостаточной для решения перспективных задач, решаемых современным развивающимся информационным обществом.
Тенденция развития современной науки и практики такова, что увеличение производительности вычислительной системы на порядок относительно предыдущей, влечет незамедлительное появление задач и
разработку соответствующих моделей социотехнических систем
и процессов в ряде предметных областей, которые являются в десять
раз более сложными, требуют большей точности решения и обеспечивают эффект более мелкого масштаба.
Так, известно, что в 90-х годах прошлого века потребность
в решении задач составляла объемы вычислений в 1014 – 1015 операций при объеме хранимых данных 1011 – 1012 бит [37]. На современном этапе ежегодные объемы хранимых данных на несколько порядков выше. Например, для поддержки экспериментов в физике высоких
энергий только для одного Большого андронного коллайдера
в Европейской организации ядерных исследований (CERN) предполагается ежегодно в течение 15 – 20 лет собирать данные объемом в несколько петабайт (1015 байт) [10].
Как в физике с зависимостью максимальной энергии от единицы массы вещества (E = mc2), так и для компьютеров были подсчитаны предельные возможности окружающей нас материи по преобразованию информации [39]. Так называемый теоретический предельный
компьютер, в качестве которого рассматривается материя массой 1 кг
в объеме 1 л, обеспечивает 1051 преобразований в секунду при объеме
хранимой информации в 1031 бит. Все вещество нашей Вселенной
в пределах наблюдаемых границ обладает быстродействием 10106 операций в секунду при объеме хранимой информации 1092 бит [41]. Задействовать эту теоретическую вычислительную мощность материи
сегодня не представляется возможным – не имеется даже предпосылок видения того, как может выглядеть вычислительная система подобной мощности и на каких принципах она будет работать. Для
сравнения: в настоящее время усредненная по производительности
современная ЭВМ показывает лишь 109 операций в секунду при объеме памяти в 1012 бит, а суперЭВМ – на три-четыре порядка выше.
Круг задач, для которых требуются ЭВМ, довольно широк – от
бытовых потребностей человека (калькуляторы, телевизоры, микро-
12
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
волновые печи, холодильники, автомобили и т.п.), до решения следующих вычислительных проблем:
– моделирования климатической системы;
– моделирования ядерного оружия и последствий его применения;
– исследования обтекания летательных аппаратов;
– моделирования новых лекарств;
– исследования генома человека;
– прочностных расчетов в гидро- и электродинамике физики
сплошных сред;
– поиска в больших объемах данных в информационнопоисковых системах;
– криптоанализа для вскрытия криптографических текстов.
С учетом необходимости решения этих и других актуальных
задач развития сфер и видов деятельности человека, идет и развитие
современной электроники и, в целом, новых информационных технологий. Одним из основных направлений этого развития продолжает
оставаться традиционная минимизация размеров составляющих компонентов. Однако сегодня классические методы такого производства
подходят к своему естественному технологическому барьеру. Уменьшение размеров устройств происходит незначительно при экспоненциальном увеличении сложности и объемов решаемых задач и экономических затрат на реализацию. Сегодня преодоление этих недостатков возможно только на пути внедрения нанотехнологий, которые являются одним из важных направлений экономического и социального
развития государств и всего мирового сообщества, а также следующим логическим шагом развития электроники и других наукоёмких
производств.
13
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
РАЗДЕЛ 1
ПРЕДСТАВЛЕНИЕ ИНФОРМАЦИИ
В ЭВМ И СИСТЕМЫ СЧИСЛЕНИЯ
Глава 1. ПРЕДСТАВЛЕНИЕ ИНФОРМАЦИИ В ЭВМ
Основной целью главы является рассмотрение систем счисления, обеспечивающих представление информации (данных) в цифровых автоматах, представленных сегодня широким классом цифровых
вычислительных машин (ЭВМ).
1.1. Кодирование как процесс представления информации
в цифровом виде
Подготовка информации для обработки связана с формированием данных в форме, удобной для обработки в ЭВМ и передачи от
объекта к субъекту (от источника к потребителю) по каналам коммуникаций посредством определенных сигналов или знаков, а также
удобной для однозначного понимания этих сигналов и их записи на
соответствующие носители информации. Для этого осуществляется
кодирование данных, символов, знаков.
Кодирование – переход от исходного представления информации, удобного для восприятия человеком, к представлению, удобному
для обработки в технических средствах (ТСОИ), в том числе ЭВТ, телекоммуникационных системах (ТКС), информационных телекоммуникационных системах (ИТКС).
Для работы ЭВМ кодирование является процессом представления информации в цифровом виде, который включает преобразование объема знаков одного алфавита источника в другой алфавит с
меньшим числом знаков, в виде кодовой комбинации (кода).
Код (франц. code) – универсальный способ, закон отображения
информации при ее обработке (хранении, передаче, приеме, переработке) в виде системы однозначных соответствий между элементами
сообщений и сигналами, при помощи которых эти элементы
зафиксированы.
Код – правило (алгоритм), сопоставляющее каждому конкретному сообщению (информации) строго определенную комбинацию различных символов (кодовых слов) или соответствующих им сигналов.
Кодовое слово – последовательность символов, которая в процессе кодирования присваивается каждому из множеств передаваемых
сообщений.
Код строится на базе алфавита, состоящего из букв, цифр и
других символов и характеризуется:
значимостью – числом символов в кодовой комбинации (длиной – числом позиций (символов) в коде);
14
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
основанием – числом символов, букв однозначно различимых
качественных признаков алфавита;
структурой – порядком расположения в коде символов, используемых для обозначения классификационного признака;
весом – числом ненулевых символов.
По этим характеристикам различают виды кодов: двоичные,
восьмеричные, шестнадцатеричные, равномерные, неравномерные,
позиционные, непозиционные и др.
Кодирование сводится к однозначному преобразованию символов одного алфавита в другой по определенному правилу, закону,
алгоритму.
Первичный алфавит – исходный, кодируемый алфавит, обладающий определенным числом качественных признаков (буквы алфавита, наборы символов, и др.), m1, и представляющий символы, при
помощи которых записывается передаваемое сообщение.
Вторичный алфавит – набор однозначно различимых качественных признаков m2, обладающих необходимыми физическими
свойствами для перемещения символов первичного алфавита в пространстве и во времени, при помощи которых сообщение трансформируется в код.
Декодирование – процесс восстановления содержания сообщения по принятому сигналу, представленному в виде кода.
Необходимым условием декодирования является взаимно однозначное соответствие кодовых слов во вторичном алфавите кодируемым символам первичного алфавита.
Закон преобразования символов первичного алфавита во вторичный можно записать в виде m1  m2n, где n – длина комбинаций кода во вторичном алфавите. Код представляет полный набор всех во зможных комбинаций символов вторичного алфавита, построенных по
данному закону.
С учетом рассмотренного содержания понятий кодирования,
отражающих общие цели кодирования, выделяют частные цели кодирования, связанные с преобразованием информации на этапах ее представления, подготовки к передаче и хранению:
­ преобразование информации в систему символов (кодов),
обеспечивающую простоту, надежность и удобство аппаратной (физической) реализации информационных услуг и удобство
их восприятия;
­ обеспечение высокой скорости передачи и обработки информации, сообщений, сигналов;
­ согласование свойств источника сообщений со свойствами
канала связи (по Шеннону);
­ устранение избыточности сообщения, существенно снижающей среднее число символов, требующихся на букву сообщения, что
15
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
дает выигрыш во времени передачи или в объеме запоминающих
устройств;
­ обеспечение заданной достоверности передачи или хранения
информации путем внесения избыточности с учетом интенсивности
и статистических закономерностей помех в канале связи;
­ повышение помехоустойчивости сообщений и сигналов за
счёт защиты от искажений (обеспечение помехозащищенного кодирования, обеспечение логической и физической целостности
информации);
­ сжатие входной информации;
­ исключение несанкционированного доступа (НСД) к информации (защита информации (ЗИ), обеспечивающая ее безопасность
(БИ)) и др.
Реализация этих целей осуществляется с учетом целей обработки информации на различных этапах ее жизненного цикла, в том
числе представления, передачи, преобразования, хранения и других.
Однако одновременная реализация этих целей носит и противоречивый характер. Так, увеличение помехоустойчивости влечет к усложнению аппаратной реализации процесса кодирования и снижению
скорости обработки информации.
С учетом рассмотренных целей кодирования, основных положений и характеристик кодов можно выделить разнообразные виды
и способы кодирования и произвести их классификацию.
В рамках рассмотренных ранее систем классификации информации выделяют две группы систем кодирования:
­ классификационную систему кодирования, ориентированную
на проведение предварительной классификации объектов либо на основе иерархической системы, либо на основе фасетной системы;
­ регистрационную систему кодирования, не требующую
предварительной классификации объектов.
Однако выделение только этих групп не является однозначно
законченной классификацией и представляет вариант классификации,
который может дополняться и изменяться. Подтверждением этому является классификация, дополняющая содержание регистрационного
кодирования (табл. 1.1).
Таблица 1.1.
Система кодирования для систем классификации информации
Последовательная
Параллельная
Классификационная
Система кодирования
Регистрационная
Побуквенная
Позиционная
Порядковая
16
Пословная
Серийнопорядковая
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Классификационное кодирование применяется после проведения классификации объектов.
Последовательное (линейное) кодирование [in-line–coding] –
представление алгоритма в виде последовательности не образующих
циклы операторов (команд).
Для иерархической классификационной структуры содержание
такого вида кодирования заключается в следующем: в последовательной записи кода старшей группировки 1-го уровня, затем – кода группировки 2-го уровня, 3-го уровня и т.д. В результате получается кодовая комбинация, каждый разряд которой содержит информацию о
специфике выделенной группы на каждом уровне иерархической
структуры. Последовательная система кодирования обладает теми же
достоинствами и недостатками, что и иерархическая система классификации.
Пример. Кодирование информации иерархической информационной системы «факультет».
1) определяется количество кодовых группировок равное глубине классификации, например, 4;
2) выбирается алфавит (система счисления) и определяется
длина кода, например, десятичная;
3) выбирается способ кодирования группировки на каждом
уровне, например, последовательной нумерации слева направо. Код
равен четырем десятичным разрядам ХХХХ.
Варианты структуры кода, начиная со старшего разряда:
1-й (старший) разряд – «название факультета» (значения: 1 –
коммерческий; 2 – информационные системы; 3 – для следующего
названия факультета и т.д.);
2-й разряд – «возраст» (значения: 1 – до 20 лет; 2 – от 20 до 30
лет; 3 – свыше 30 лет);
3-й разряд – «пол» (значения: 1 – мужчины; 2 – женщины);
4-й разряд – «наличие детей у женщин» (значения: 1 – есть дети; 0 – нет детей, 0 – для мужчин).
Коды: 1310 – студенты коммерческого факультета, свыше 30
лет, мужчины; 2221 – студенты факультета информационных систем,
от 20 до 30 лет, женщины, имеющие детей.
Неравномерные (некомплектные) коды – коды, в которых сообщения представлены комбинациями с неравномерным количеством
символов.
Равномерные (комплектные) коды – коды, в которых сообщения представлены комбинациями с равным количеством символов.
Параллельное кодирование [parallel coding] – вид многоаспектного кодирования свойств объектов, выполняемого на основе предварительной фасетной классификации свойств в пределах каждого признака. Содержание этого вида кодирования заключается в следующем:
1) все фасеты кодируются независимо друг от друга;
2) для значений каждого фасета выделяется определенное количество разрядов кода.
17
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Параллельная система кодирования обладает теми же достоинствами и недостатками, что и фасетная система классификации.
Регистрационное кодирование используется для однозначной
идентификации объектов и не требует предварительной классификации объектов.
Позиционное кодирование [positional coding] – способ кодирования реквизитов признаков, применяющих фиксированное число
значений, при котором длина кодовой комбинации устанавливается
равной числу возможных значений реквизита.
Побуквенное кодирование – способ кодирования реквизитов,
состоящий в последовательном кодировании каждого символа и применяемый при передаче сообщений по линиям телекоммуникаций.
Реквизиты-признаки – нечисловые данные (цвет, марка, фамилия и др.)
Порядковое кодирование [serial coding] – кодирование реквизитов-признаков, при котором все кодируемые значения сведены в список и кодовой комбинацией каждого значения является его порядковый номер в списке.
Это кодирование предполагает последовательную нумерацию
объектов числами натурального ряда. Такая нумерация может быть
случайной или определяться после предварительного упорядочения
объектов, например, по алфавиту.
Порядковое кодирование применяется в том случае, когда количество объектов невелико, например, кодирование названий факультетов университета, кодирование студентов в учебной группе.
Пословное кодирование [word-serial coding] – способ кодирования реквизитов-признаков, состоящий в последовательном кодировании каждого слова (а не буквы) входного документа.
Это кодирование требует семантического анализа и, как правило, выполняется вручную.
Серийно-порядковое кодирование – порядковое кодирование,
при котором последовательность порядковых номеров – кодов – делится на группы-серии, объединяющие объекты по какому-либо признаку.
В ходе кодирования используются рассматриваемые ранее неравномерные (некомплектные) и равномерные (комплектные) коды.
Эти коды основаны на системах счисления. При этом любой дискретной или аналоговой информации, сообщению или букве сообщения
приписывается определенный порядковый номер.
Для алгебраического представления положительных и отрицательных чисел в ЭВМ используются прямой, обратный и дополнительный коды. Использование обратного кода позволяет реализовать
18
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
в ЭВМ операцию вычитания путем использования операции сложения
с отрицательным числом, а дополнительного – обеспечивает более
быстрое выполнение операций в ЭВМ. Процесс формирование этих
кодов будет рассмотрен при изучении арифметических операций,
осуществляемых в цифровых автоматах.
Система кодирования предусматривает предварительное выделение групп объектов, которые составляют серию, а затем в каждой
серии производится порядковая нумерация объектов. Каждая серия
также будет иметь порядковую нумерацию. По своей сути серийнопорядковая система является смешанной: классифицирующей и идентифицирующей. Применяется при незначительном количестве групп.
Рассматриваемые коды, используемые при кодировании информации, основаны на системах счисления. Любой дискретной или
аналоговой информации, сообщению или букве сообщения можно
приписать определенный порядковый номер. При этом передача, хранение и в целом обработка информации (сообщения) сводится к передаче, хранению, обработке чисел, которые можно выразить в какойлибо системе счисления. В результате будет получен код, основанной
на данной системе счисления. В ЭВМ информация кодируется, как
правило, в двоичной или в двоично-десятичной системе счисления.
1.2. Системы счисления, применяемые в ЭВМ
Работа ЭВМ определяется выбранной системой счисления,
обеспечивающей представление цифровой информации. В свою очередь, система счисления определяет сложность алгоритмов выполнения арифметических и логических операций в ЭВМ и обеспечивает
оператору возможность простой интерпретации вырабатываемых машинных кодов. Скорость выполнения этих операций зависит от основания системы, счисления. В зависимости от выбранной системы
счисления и требуемого диапазона представления чисел в ЭВМ определяется сложность аппаратной части ЭВМ, количество ее компонентов. Это обусловливает необходимость рассмотрения основных характеристик систем счисления и подходов к их выбору для разрабатываемых ЭВМ.
Система счисления – способ представления, наименования
и изображения чисел с помощью символов, в том числе числовых знаков (цифр), имеющих определенные количественные значения.
Система нумерации – совокупность приемов представления
и обозначения натуральных чисел.
Системы счисления рассматривает отрасль науки – арифметические основы цифровых ЭВМ (цифровых автоматов [ЦА], цифровых
вычислительных машин [ЦВМ]). Эта отрасль рассматривает правила
19
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
действий и записи над числами в соответствующих системах счисления, которые можно классифицировать по следующим основаниям:
­ по правилам записи чисел (способу изображения чисел
системы) – позиционные (ПСС), непозиционные (НПСС);
­ основаниям системы счисления – двоичная, десятичная,
восьмеричная, шестнадцатеричная, двоично-десятичная;
­ форме представления чисел – естественная форма (форма
с фиксированной точкой (запятой)), нормальная форма (форма с плавающей точкой);
­ правилам действия над числами.
Позиционная система счисления – система, в которой значение
любой цифры определяется не только конфигурацией ее символов, но
и местоположением (позицией), занимаемым в числе.
Непозиционная система счисления – система счисления, в которой значение чисел, выражаемое совокупность цифр, определяется
только конфигурацией цифровых символов.
В позиционной системе счисления количественное значение
каждого символа (цифры) зависит от его положения – позиции в ряду
символов, представляющих число.
Единица каждого следующего разряда больше единицы
предыдущего в p раз, где р – основание системы счисления.
Для получения числа Q суммируются значения по разрядам:
m
Q   ai P i l  a m P m 1  a m 1 P m  2  ...  a 2 P 2  a1 P 0 ,
(1.1)
i 1
где
i – номер разряда данного числа;
m – количество разрядов;
ai – множитель, принимающий любое целочисленное значение
в пределах от 0 до m – 1 и показывающий, сколько единиц i-го разряда
содержится в числе.
Количество разрядов m, требуемых для представления числа Q,
уменьшается с увеличением значения основания системы счисления р,
что снижает время для передачи числа. Однако с ростом основания р
повышаются и требования к каналам телекоммуникации и аппаратуре
формирования и распознавания сигналов. С учетом этого целесообразно выбирать систему счисления, обеспечивающую минимум выражения рm для выражения любого числа. В непозиционной системе
счисления цифры не меняют своего количественного значения при
изменении их расположения в числе.
Примером позиционной системы счисления является арабская
десятичная система, в которой основание р = 10, для изображения чи-
20
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
сел используются 10 цифр (от 0 до 9), а непозиционной – римская система счисления, в которой для каждого числа используется специфическое сочетание символов (XIV, CXXVII и т.п.).
Максимальное целое число, которое может быть представлено
в т разрядах: Nmax= рm – 1. Минимальное значащее число, которое
можно записать в s разрядах дробной части, равно: Nmin= р-s.
1.3. Основные характеристики позиционной
системы счисления
Основными характеристиками позиционной системы счисления являются основание, форма записи чисел, вид позиционной с истемы счисления.
1. Основание (q) – количество различных цифр, использованных для представления чисел.
Позиционные системы счисления могут быть классифицированы на однородные и смешанные.
Однородные – системы счисления, в которых количество допустимых цифр (градаций, размер шкал) для всех позиций (разрядов)
числа одинаково.
Смешанные – позиционные системы счисления, в которых количество допустимых цифр для всех разрядов числа различно.
Пример. Система счисления времени: 1 час = 60 мин, 1 сутки =
= 24 часа.
2. Форма записи чисел позиционной системы счисления.
А = аn аn-1 , аn-2 , …а1а0 , а-1а-2 … аm = anqn + an-1qn-1 + a1q1 + a-1q –1 + amq-m,
q– основание (q  2);
ai – цифры системы счисления с основанием q (q = 0,1, … ,q – 1);
n – номер (вес) позиции (разряда чисел).
Например, 30010 , 11012 , 3458 …
3. Виды позиционных систем счисления и их общие характеристики:
а) десятичная: q = 10; старшая цифра разряда – 9; арифметические действия: сложение, вычитание, умножение, деление;
б) двоичная: q = 2; старшая цифра разряда –1; арифметические
действия: сложение, вычитание (в младший разряд занимается две
единицы), умножение (многократное сложение и сдвиг), деление
(умножение и вычитание).
Двоично-десятичная система счисления распространена в современных ЭВМ ввиду легкости перевода в десятичную систему
и обратно.
где
21
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Примеры:
1011001 + 11101 = 1110100;
100111 – 1001 = 1110;
11011 × 1001 = 11110011;
100101 : 1001 = 101;
в) восьмеричная: q = 8 = 23; один разряд представляется тремя
двоичными разрядами [триадами]; играет вспомогательную роль
и обеспечивает компактную запись чисел в машинных командах.
В восьмеричной системе счисления для записи всех возможных чисел
используется восемь цифр, от 0 до 7 включительно. Перевод чисел из
восьмеричной системы в двоичную сводится к замене каждой восьмеричной цифры трехразрядным двоичным числом: 745(8) = 111100101(2);
г) шестнадцатиричная: q = 16 = 24 [0…9,A,B,C,D,E,F]; играет
вспомогательную роль и обеспечивает компактную запись чисел
в машинных командах; одному шестнадцатиричному разряду соответствует четыре двоичных разряда [тетрада];
Шестнадцатеричная система счисления может использоваться
при программировании. Перевод чисел из этой системы счисления
в двоичную систему счисления выполняется поразрядно и аналогичен
переводу из двоичной в десятичную систему (табл. 1.2).
Таблица 1.2
Таблица двоичных кодов десятичных
и шестнадцатеричных цифр
Цифра
Код
Цифра
Код
0
0000
8
1000
1
0001
9
1001
2
0010
A
1010
3
0011
B
1011
4
0100
C
1100
5
0101
D
1101
6
0110
E
1110
7
0111
F
1111
Цифры большие 9 в шестнадцатеричной системе счисления
обозначаются буквами: А = 10, В = 11, С = 12, D = 13, Е = 14, F = 15.
Так, шестнадцатеричное число F17B в двоичной системе равно
1111000101111011;
д) двоично-десятичная: кодирование десятеричных чисел тетрадами от 0000 до 1001, остальные тетрады запрещены [6 комбинаций]; используется для ввода исходных данных, записанных в десятеричной системе счисления, которые предварительно кодируются в
устройствах подготовки данных; после ввода двоично-десятеричных
чисел
в ЭВМ они переводятся в двоичную систему счисления.
Примеры: 1) 0001 0101 0111, 01002-10 = 157,410;
2) 239,5610 = 0010 0011 1001, 0101 01102-10.
22
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
1.4. Методы перевода чисел систем счисления
С целью обеспечения эффективности и облегчения процесса
подготовки информации для ввода в ЭВМ, использующей двоичную
систему счисления, выполняются трудоемкие операции перевода исходной информации из одной системы счисления в другую. Для этого
используют восьмеричную и шестнадцатеричную системы счисления,
которые обеспечивают компактную запись информации, снижают затраты машинного времени при переводе в двоичную систему счисления, обеспечивают точные числовые значения перевода. Так, каждой
восьмеричной цифре соответствуют три двоичных разряда, перевод из
восьмеричной системы в двоичную осуществляется комбинационным
шифратором при передаче информации, каждой восьмеричной цифре
точно соответствует один целый двоичный эквивалент. При этом отпадает необходимость в последовательностных преобразованиях.
Существующие методы перевода чисел из одной системы
счисления в другую ограничиваются:
– использованием систем счисления, имеющих в качестве базисных чисел последовательные целые числа, от 0 до q–1, где
q –основание системы счисления;
– сведением к переводу модуля любого числа путем приписывания ему соответствующего знака (положительного или отрицательного);
– выбором средств перевода из арифметики системы счисления
переводимого числа;
– учетом оснований систем счисления.
Задача перевода чисел из одной системы счисления в другую
состоит в следующем: при заданной системе счисления c основанием
р, представляющей последовательность рn, рn-1, … р-1, р-2…, где рi –
цифры рй системы счисления (0  рi  р-1), необходимо осуществить
перевод в систему счисления с основанием Q, и представить ее последовательностью qs, qs-1, …q1, q0, q-1, q-2,…, в которой qs – искомые
цифры Q, (0  qi  Q-1). Решение осуществляется по следующим этапам:
вычислить полиномом произвольного числа Х: Х = рn рn+ рn-1 +
+рn-1 +…+ р1 р1 + р0 р0 + рn-1р-1 + …+ рn р-n;
все цифры рi и р заменить Q-м изображениями и выполнить
арифметические операции в Q системе счисления.
В зависимости от оснований систем счислений можно видеть
три правила перевода.
Первое правило. Для P < Q, перевод с Pв Q выполняется с помощью следующих шагов:
23
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
– шаг 1: число в системе счисления с р представляется полиномом рn рn+ рn-1 рn-1 +…+ р1 р1 + р0 р0 + рn-1р-1 + …+ рn р-n ;
– шаг 2: вычисляется сумма ряда Х(p)=
n 1
Р P
i 0
i
n
. При этом
арифметические действия выполняются по правилам системы счисления Q.
Примеры:
1) 10011,012 = 1·24 + 0·23 + 0·22 + 1·21 + 1·20 + 0·2-1 + 1·2-2 =
19,2510;
2) 3718 = 3·82 + 7·81 + 1·80 = 24910;
3) 0,578 = 5·8-1 + 7·8-2 = 47/64  0,73410;
4) 101110,101(2) = 1·25 + 0·24 + 1·23 + 1·22 + 1·21 + 0·20 + 1·2-1 +
0·2-2 + 1·2-3 = = 46,625(10).
При переводе больших двоичных чисел в десятичные целесообразно:
– разделить двоичные числа на триады, переведя их в восьмеричную систему, например, 1100101,011100(2) = 312,34(8);
– разделить двоичные числа на тетрады, переведя их в десятичную систему, например, 1000110111,01000101(2) = 237,45)(10).
Второе правило. Для P > Q, перевод PQ осуществляется отдельно для целых и дробных чисел.
Для целых чисел выполняется следующие шаги:
–шаг 1. Последовательно делится число в системе счисления
с основанием Р на основание Q до остатка меньшего или равного Q–1;
–шаг 2. Число с Q в виде последовательности записывают,
начиная с остатка от деления для старшего разряда и последовательности частных в обратном порядке, заканчивая первым частным
в младшем разряде.
Пример. 185410 = 3478.
Аналогично осуществляется перевод чисел из двоичной
в десятичную систему счисления. При этом двоичное число делится
на 10, представленное в двоичной системе счисления (1010).
Примеры: 1) 111101(2):1010 = 61(10); 2) 19(10) = 10011 (2).
При переводе больших десятичных чисел в двоичные рекомендуется:
– перевести десятичное в восьмеричное, а затем записать восьмеричные триады, перевести в двоичные (134,258 = 1011 100, 010101);
– записать десятичное число тетрадами (237,4510 =
10000110111, 01000101).
При переводе дробной части чисел выполняются следующие шаги:
24
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
–шаг 1. Последовательно умножается число, представленное
в P-основании на основание Q;
–шаг 2. После каждого умножения целая часть отделяется от
дробной;
–шаг 3. Записывается число (после запятой) в системе счисления Q как последовательность целых частей произведений. Умножение производится до получения “0” дробной части или до заданной
точности.
Примеры: 1) 0,62510 = 0,1012; 2) 0,73410 = 0,5678.
Третье правило. Перевод смешанных чисел осуществляется отдельно для целых и отдельно для дробных частей.
Таким образом, можно представить следующие обобщенные
правила перевода чисел.
1. Правила перевода чисел из двоичной в восьмеричную, шестнадцатеричную, а также из восьмеричной, шестнадцатеричной в двоичную систему счисления определяются краткостью основания двоичной системы счисления (8 = 23 ,16 = 24). При этом перевод из восьмеричной в двоичную систему счисления осуществляется путем представления каждой цифры восьмеричной системы счисления трехразрядным двоичным числом – триадой. Перевод из шестнадцатеричной
в двоичную систему счисления осуществляется путем представления
цифр шестнадцатеричной системы счисления четырехразрядным
и двоичными числами – тетрадами.
Примеры:
1) 762,35(8) = 111 0111 010, 011 101
7 6 2 3 5;
2) А7В,С7(16) = 1010 0111 1011, 1100 0111
А 7 В С 7.
2. Обратный перевод из двоичной в восьмеричную и из двоичной в шестнадцатеричную систему счисления осуществляется путем
разбивания разрядов двоичного числа на три группы по три и четыре
разряда соответственно, влево и право от запятой. Неполные крайние
группы дополняются нулями. Каждая двоичная группа (триада или
тетрада) представляется цифрой двоичной системы счисления.
Примеры:
1) 001 111, 101 010 = 17,528
1 7 5 2;
2) 0101 1100, 1011 0110 = 5С,D616
5 С D 6.
Табличный способ перевода:
1. Записывается в развернутом виде число в систему счисления
по основанию P по степеням основания новой системы счисления основания Q новым набором цифр перед степенями нового основания
(по соответствующим таблицам)
25
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Пример.
723(10) = 1·29 + 0·28 + 1·27 + 1·26 + 0·25 + 1·24 +0·23 + 0·22 +1·21 + 1·20
1011
0
1
0 0 1 1(2).
2. По таблице находится максимальная степень 2 по условию,
что она не превышает искомое (29 = 512  723);
3. Определяется разность 723 – 512 = 211 и аналогично п. 2 последовательно осуществляется нахождение максимальной степени основания 2 для полученной разности до получения разности равной 0;
4. Полученные степени основания 2 записываются в виде суммы в развёрнутом виде.
1.5. Выбор системы счисления
Для представления чисел в ЭВМ в любой системе счисления используются электронные элементы, обладающие устойчивыми двоичными дискретными состояниями. К таким элементам относится известный элемент памяти – триггер, который может находиться в одном из двух устойчивых состояний. Эти элементы являются основой
построения ЭВМ. Поэтому задача разработки ЭВМ, в общем виде, сводится к оптимизации количества ее элементов, значительную часть которых представляют элементы памяти. С этих позиций осуществляется
выбор систем счисления.
Постановка задачи выбора системы счисления может быть
сформулирована в следующем виде: определить, при каком основании р для заданного множества чисел М требуется наименьшее количество электронных элементов ЭВМ. Реализация этих элементов,
осуществляется так, что их объем для обработки каждого разряда при
представлении информации в позиционной системе счисления пропорционален основанию системы счисления, р. Тогда для представления
множества чисел (1.2) М = рm потребуется N электронных элементов
(1.3).
(1.2)
M  pm ;
N    p  m,
(1.3)
где  – коэффициент пропорциональности;
m – разрядность чисел;
p – основание системы счисления.
Из выражения (1.2) определяется разрядность чисел m (1.4),
и, в конечном итоге количество электронных элементов ЭВМ (1.5).
26
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
m  ln M ln p ;
N    p  (ln M
ln p
(1.4)
).
(1.5)
Для определения минимального значения функции N от p при
прочих константах, для минимального значения ро вычисляется и приравнивается нулю (1.7) первая производная функции (1.6):
dN  ln M (ln r )
;

dr
ln 2 r
ln r0  1  0;
ln r0  1 ; r0  e
(1.6)
(1.7)
Отсюда следует вывод, что наиболее экономичной является
позиционная система счисления с основанием равным числу
е = 2,718..., которое в ряду целочисленных значений оснований лежит
между цифрами 3 и 2.
Нетрудно доказать, что целочисленные основания от 2 до 10
уступают оптимальному основанию р0 = е. Оценка может осуществляться по известному коэффициенту (1.8):
  Ni N0 ,
(1.8)
где N0 – количество электронных элементов в ЦВМ при оптимальной
системы счисления с основанием р0 = е,
Ni – соответствующее количество элементов при использовании
системы счисления с основанием pi, определяемым выражением (1.9):
p i  log ri M
.
(1.9)
Коэффициент  определяется выражением (1.10):
  pi log p M i
r

 i .
  e ln M
e ln ri
i
(1.10)
Значения коэффициента  для различных оснований р представлено в табл. 1.3.
27
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Таблица 1.3
Значения коэффициента эффективности систем счисления
р
2
3
4
5
6
7
8
9
10
 1,062 1,004 1,062 1,143 1,232 1,300 1,416 1,507 1,597
Нетрудно видеть, что самой экономичной является троичная
система, а после нее – двоичная. Особенности применения в ЭВМ
других систем счисления рассматривались в параграфе 1.4. При
определении элементов оборудования ЭВМ для представления информации необходимо помнить, что чем больше значение основания
системы счисления, тем короче запись последовательности символов
для представления чисел в ЭВМ, например, 10010 = 12104 = 1 100 1002.
При выборе основания системы счисления необходимо учитывать объем обрабатываемой в ЭВМ информации, в том числе вводимой и выводимой. В предыдущем параграфе были рассмотрены особенности использования систем счисления в зависимости от характеристик вводимой и выводимой информации. Так, для обработки
больших объемов информации требуются значительные затраты времени на преобразование из одной системы счисления в другую, что
обусловливает представление чисел в ЭВМ с использованием десятичной системы счисления. Но аппаратная реализация такой системы
счисления, в силу отсутствия реальных физических элементов с большим
числом устойчивых состояний, осуществляется на двоичных элементах. С их помощью каждый десятичный разряд представляется
четырьмя двоичными разрядами, что значительно увеличивает количество электронных элементов и, следовательно, приводит к снижению
быстродействия машины вследствие возрастания задержек в цепях переносов при выполнении арифметических операций. Частично этот недостаток устраняется путем использования цепей параллельного переноса за счет аппаратной реализации.
Известно, что при решении научно-технических задач алгебраическое сложение составляет 70 – 80, умножение – 20 – 30, деление – 3 – 7 % от общего количества выполняемых ЭВМ операций.
В дальнейшем, при рассмотрения вопроса по выполнению арифметических операций, будет показано, что в ЭВМ, по существу, выполняется только одна арифметическая операция: «сложение», а
остальные – «вычитание», «деление», «умножение» выполняются на
основе первой операции с дополнительным выполнением операций
переноса и сдвига соответствующих разрядов обрабатываемых чи-
28
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
сел. Поэтому на долю операций умножения приходится бόльшая
часть машинного времени.
Алгоритм операции умножения сводится к суммированию
множимого с самим собой со сдвинутым на один разряд множимым и т.д.
(но не более, чем m раз). Поэтому максимальное число сложений при
умножении чисел в выбранной системе счисления c основанием pi
определяется выражением (1.11).
С  ( p i  1)m  ( p i  1) log зi M .
(1.11)
С учетом этого выражения принято определять относительную
скорость работы ЭВМ  в зависимости от принятой системы счисления (1.12), табл. 1.4.

р

С ( pi  1) log pi M pi  1


.
С2
ln M
ln pi
(1.12)
Таблица 1.4
Значения относительной скорости работы ЭВС
для систем счисления
2
3
4
5
6
7
8
9
10
1 1,262 1,500 1,725 1,917 2,138 2,333 2,524 2,709
Из табл. 1.4 видно, что ЭВМ, использующие двоичную систему
счисления, на операциях умножения имеют в 2,7 раза более высокую
скорость работы, чем ЭВМ с десятичной системой счисления.
Представление информации в двоичной системе счисления
(двоичное кодирование информации) обеспечивает простоту выполнения логических операций в машинах. Решение сложных научнотехнических задач с малым объемом исходной информации может осуществляется, как правило, в двоичной системе счисления, а техникоэкономических задач с большим объемом вводимой и выводимой информации и несложными алгоритмами обработки предпочтительно в
двоично-десятичной системе счисления.
При использовании двоичных феррит-транзисторных логических элементов построение ЭВМ осуществляется на основе троичной
позиционной системы счисления. Однако в современных НИТ такие и другие системы счислений не нашли широкого распространения.
Достоинствами двоичной системы счисления, обусловливающими ее применение в современных ЭВМ, являются:
29
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
– возможность оптимизации аппаратных затрат на ЭВМ;
– высокая помехоустойчивость представления информации,
обеспечиваемая двумя электрически устойчивыми состояниями элементов;
– простота арифметических операций и возможность применения булевой алгебры для выполнения логических преобразований
информации;
– высокая скорость решения арифметических и логических
задач.
Традиционность и удобство работы человека с десятичной системой счисления обусловливает построение ЭВМ с такой системой
счисления на основе представления десятичных чисел с помощью
двоичных чисел, т. е., построения ЭВМ на двоичных электронных элементах с представлением информации в кодированном двоичнодесятичном формате.
1.6. Формы представления чисел с фиксированной
и плавающей запятой
Известно, что разрядность обрабатываемых чисел не определяет структуру ЭВМ. Увеличение разрядности ведет к увеличению электронного оборудования. Выбор разрядности (длины разрядной сетки)
ЭВМ позволяет определить требуемый диапазон чисел и реализовать
заданную точность вычислений. В ЭВМ применяются две формы представления двоичных чисел:
– естественная или форма с фиксированной запятой (точкой);
– нормальная (полулогарифмическая) или форма с плавающей запятой (точкой).
1.6.1. Естественная форма представления чисел
с фиксированной запятой
Числа с фиксированной запятой изображаются последовательностью цифр с постоянным, строго фиксированным мест оположением запятой относительно разряда для всех чисел, кот орая отделяет целую часть от дробной в кодовой разрядной сетке
ЭВМ (рис. 1.1). Если запятая находится перед старшим разрядом
(.25), то можно представить только числа по модулю меньше единицы. Если запятая – после младшего разряда (25.), то можно представить только целые числа.
В таком формате можно представить и осуществлять операции
с числами правильных дробей с точностью до 2- (n-1) .
Любое число N в этой форме для позиционной системы счис-
30
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
ления с основанием р и длиной разрядной сетки m имеет вид (1.13):
m
N    [( a j ) i p i ,
(1.13)
i 1
где аi – значение i-ro разряда числа (j  p -1).
Из выражения (1.13) видно, что все представляемые в ЭВМ
числа в естественной форме с фиксированной запятой по модулю
меньше единицы. Для представления знака числа в ЭВМ необходим,
по крайней мере, еще один разряд. Принято для положительного
числа использовать знак «0», а для отрицательного – знак «1».
знак
2n-1
2n-2
…
целая часть
20
2-1
…
2m-1
2m
дробная часть
а)
Представление дробных чисел (запятая – перед старшим
разрядом).
знак
2-1
2-2
2-3
…
2-(m-2)
2-(m-1)
б)
Представление целых чисел (запятая – после младшего
разряда).
знак
2n-1
2n-2
2n-3
в)
…
21
20
Рис. 1.1. Представление чисел с фиксированной запятой
Пример. Для десятичной системы счисления с 5-ю разрядами
в целой и 5-ю разрядами в дробной части числа (после запятой), числа, записанные в разрядную сетку, имеют вид: +00721,35500;
+00000,00328; –10301,20260.
Диапазон значащих чисел (N) в системе счисления с основанием p при наличии т разрядов в целой части и s разрядов в дробной части числа (без учета знака числа) будет равен (1.14):
p s  N  p m  p s .
(1.14)
Пример. При р = 2, m = 10 и s = 6 диапазон значащих чисел будет находиться в пределах : 0,015  N  1024.
31
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Для двоичной системы счисления в этом формате можно представлять и осуществлять операции с двоичными числами правильных
дробей с точностью до 2-(n-1) , при этом диапазон представления чисел
равен (1.15):
2( m1)  N  1  2( m1) .
(1.15)
Для целых чисел (запятая – после (справа) младшего разряда)
при n-разрядах диапазон равен (1.16):
1  N  2 n1  1 .
(1.16)
Если в результате обработки получится число, выходящее за
допустимый диапазон, и происходит переполнение разрядной сетки,
то дальнейшие вычисления теряют смысл. В силу этого в ЭВМ естественная форма представления используется как вспомогательная
и только для целых чисел.
Таким образом, форма представления данных с фиксированной
запятой включает:
 деление машинного слова (МС) на два фиксированных поля
(целую и дробную части, рис. 1.2);
 отделение целой части от дробной запятой, строго
фиксированной.
0
Знак числа:
«+» – 0
«–» – 1
Машинное слово
1
2…
i
i+1
целая часть
…
N
дробная часть
Рис. 1.2. Представление машинного слова
Достоинства формы:
– простота;
– естественность;
– незначительная абсолютная погрешность представления чисел;
– достаточно высокая скорость вычислений;
– относительная простота арифметических устройств и
устройств управления ими;
– последние два достоинства обусловливают снижение массагабаритных и энергетических показателей.
Недостатки формы:
– малый диапазон представления чисел для 1 байта = 8 бит: от
32
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
–128(10) до +127(10) (т.е. 128 разрядов);
– при выполнении операций сложения и деления возможно
увеличение числа больше, чем 2R – 1, что выходит за пределы R разрядов (здесь > 8), отведенных для представления данных в машине
(переполнение разрядной сетки);
– при выполнении операций вычитания возможно получение
разности меньшим числом, чем результат, представленный в машине
(пропадание). При многократном умножении возможен аналогичный
результат (появление машинного нуля);
– значительная относительная погрешность при представлении малых чисел;
– сложность процесса подготовки исходных данных для решения задач в ЭВМ и отладки программы в силу переполнения разрядной сетки.
1.6.2. Представление чисел с плавающей запятой
Число с плавающей запятой называется полулогарифмической
формой представления чисел, изображается в виде двух групп цифр,
имеющей вид (1.17). Первая группа цифр – мантисса, вторая –
порядок, причем абсолютная величина мантиссы должна быть меньше
1, а порядок – целым числом.
N = ( m ) р r,
(1.17)
где р – основание системы счисления;
r – целое число равное порядку числа N;
m – мантисса числа, удовлетворяющая условию m 1.
Название «полулогарифмической формы» очевидно из (1.16),
для логарифмической формы справедливо выражение p r ).
В общем виде для двоичной системы счисления числа
с плавающей запятой представляются известными формами (рис. 1.3).
Диапазон значащих чисел в рассматриваемой системе счисления с основанием р при наличии т разрядов у мантиссы и s-разрядов
у порядка (без учета знаковых разрядов порядка и мантиссы) будет
равен (1.18):
p
m
p
 ( P s 1)


s
 N  1  p m p P 1 .
33
(1.18)
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
При р = 2, m = 10 и s = 6 диапазон чисел изменяется от 10-19 до
1019. Знак числа обычно кодируется двоичной цифрой, 0 – положительное, а 1 – отрицательное.
Знак
числа
Модуль
порядка
2q
Знак
числа
Знак
мантиссы
2q-1 … 20
Модуль мантиссы
2-1
2-2
…
2m-1
Смещенный
порядок
Модуль мантиссы
2q
2-1
2q-1 … 20
2-2 …
2m-1
2m
2m
Рис. 1.3. Формы представления чисел двоичной системы счисления
с плавающей запятой
Примеры:
1) 372,95 = 0,37295·103;
2) 25 = 0,025·103 = 0,25·102;
3) 1011,110 = 0,1011110·24;
4) 0,011 = 11·2-3.
Структура машинного слова в рассматриваемой форме
представления чисел имеет вид:
0
знак
1
…
2
7
p
8
… 31
9
m
Достоинства формы представления чисел с плавающей
запятой:
– значительно больший (при одинаковом числе разрядов,
отводимых для представления мантисс; m = p) диапазон представляемых чисел, чем в форме с фиксированной запятой;
–
незначительная
абсолютная
погрешность
представления чисел;
–
относительная погрешность представления чисел
постоянна и не зависит от их величины.
Недостатки формы представления чисел с плавающей
запятой:
–
ниже быстродействие ЭВМ;
34
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
–
значительная сложность арифметических устройств
и устройств управления.
Рассмотренные недостатки обусловлены тем, что при выполнении арифметических операций осуществляется раздельная обработка
порядков и мантисс, дополнительное введение операций выравнивания порядков, нормализация и денормализация чисел. Нормализация
осуществляется с целью минимизации погрешностей вычисления
и
эффективного использования памяти ЭВМ.
На представление числа в рассматриваемой форме
накладывается условие: независимо от значения числа абсолютная
величина мантиссы должна изменяться в узких пределах. Для этого
осуществляется нормализация числа.
Нормализованное число – число, представленное в записи
(1.19), в котором старший разряд мантиссы в системе счисления с основанием р отличен от нуля.
q

 p (  m)
1  m  1 .

p

(1.19)
Нормализация – операция преобразования ненормализованного
числа в нормализованное.
Этапы нормализации:
1. Отведение под знак числа двух разрядов:
– для положительного числа – 1 1;
– для отрицательного числа – 0 0.
2. Проверка выполнения условия нормализации:
–
1/2  m для сочетаний 01 и 10 в знаковом и старшем
разрядах;
–
1/2  m для сочетаний 00 и 11 в этих же разрядах. В
этом случае считается, что условие нормализации нарушено.
3. Повтор цикла сдвига цифровой части числа влево на 1 разряд
(умножение на 2) с одновременным вычитанием 1 из порядка (деления на два) до наступления нормализации, т.е. до выполнения условия
(1.18).
Пример. Для ненормированного (ННЧ) отрицательного числа
необходимо проверить условие нормализации и нормализовать
число (НЧ):
1) проверяется выполнение условий нормализации: выделенные жирным шрифтом 1 в знаке мантиссы и 1 в старшем разряде
35
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
мантиссы являются признаками нарушения условия нормализации
числа, т.е. не выполняется условие: 1/2  m;
00
1011
Знак порядка (ЗП)
11
11001101
Порядок (П) Знак мантиссы (ЗМ)
Мантисса (М)
2) осуществляется нормализация числа (согласно п. 3 правил
нормализации) до наступления условия (1.18). Здесь осуществляется
сдвиг мантиссы на два разряда влево и вычитание двойки (210 = 102) из
порядка;
Число
ННЧ
НЧ
ЗП
0
0
П
0
0
1
1
0
0
1
1
0
1
0
1
ЗМ
11
ЗМ
11
М
1
1
0
0
1
1
0
1
0
1
0
0
М
0
0
1
1
3) после нормализации осуществляется проверка условия
1/2  m (в ЗМ и М получена комбинация 1 0.
Два разряда в знаке числа служат для обнаружения невыполнения другого условия нормализации N< 1, (N – порядок числа).
Если в двух знаковых разрядах числа имеется сочетание 01 или 10, то
это условие не выполняется. Порядок нормализации: осуществляется
сдвиг мантиссы вместе со знаком на 1 разряд вправо с одновременным добавлением 1 к порядку. Рассмотрим пример нормализации.
ЧисЗП
П
ЗМ
М
ло
ННЧ 1 1 0 1 1 0 0 1 0 1 1 0 0 1 0
1
НЧ 1 1 0 1 1 1 0 0 1 0 1 1 0 0 1 0
Нормализация справа – приведение числа к форме, когда после
запятой в мантиссе стоит не ноль.
Примеры:
1) 0,00076(10) = 0,076·10-2 – нормализованное 0,76·10-3;
2) 0,00011(2) = 0,011·20-2 – нормализованное 0,11·2-3.
Нормализация слева – приведение числа к форме, когда
m  1 m.
В ЭВМ могут использоваться обе формы представления чисел.
Для внешних устройств памяти могут применяться такие формы
представления чисел как упакованный десятичный формат и другие.
36
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
ГЛАВА 2. ВЫПОЛНЕНИЕ АРИФМЕТИЧЕСКИХ
ОПЕРАЦИЙ
2.1. Выполнение арифметических операций с числами
с фиксированной и плавающей запятой
Рассмотренные в предыдущей главе формы представления чисел с плавающей и фиксированной запятой для двоичной системы
счисления представлены в виде табл. 2.1.
Таблица 2.1
Примеры представления чисел с фиксированной
и плавающей точкой
Число с фиксированной точкой формата, слово со знаком
Знак
числа
Абсолютная величина числа
№
разряда
15
14
13
1
2
11
10
9
8
7
6
5 4 3
2
Число
1
0
0
0
0
0
0
0
1
1
0 0 0
0
1
0
1
Число с плавающей точкой формата, двойное слово
Знак
числа
Порядок
Мантисса
№
разряда
31
30 29 28 27 22 25 24 23 22 21 20 19 18 17 16 15 … 11 10
Число
1
0
0 0 1
0
0
0
1
1
0
0
0 0 0 1
0 …0
0
С учетом рассмотренной формы представления, выполнение
действий над числами с фиксированной запятой сводятся к выполнению арифметических операций, по аналогии с известными десятичными числами различной разрядности, которые будут рассмотрены
ниже.
Особенность выполнения подобных операций над числами с плавающей запятой, заключается в том, что определенные операции выполняются отдельно как над мантиссой, так и над порядками. При
этом выполнение операций над порядками предполагает:
– сведение операций к действиям над целыми положительными числами без учета знака, путем представления числа со смещенным порядком;
– для числа со смещенным порядком q к нему прибавляется
целое число, представляющее смещение M = 2k, где k – число двоичных разрядов, используемое для модуля порядка. Смещенный порядок
37
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
qсм = q + М всегда положительный. Для его представления необходимо такое же число разрядов, как и для модуля и знака порядка q.
Особенность смещения порядков заключается в том, что если
для порядков q1 и q2, представляющих целые числа со знаками, выполняются соотношения P1  P2, то для положительных целых чисел
соответствующих смещенных порядков P1см и P2см также будут выполнены соотношения P1см  P2см.
Применение в ЭВМ представления чисел с плавающей з апятой с различными основаниями осуществляется с учетом их кратности. При этом порядок представляется целым числом, в котором
группы по w двоичных разрядов изображают цифры мантиссы с основанием P = 2w. Использование для чисел с плавающей запятой недвоичного основания позволяет увеличить диапазон представляемых чисел и ускорить выполнение операции нормализации. Точность вычислений при представлении чисел определяется числом разрядов. При
одинаковом числе разрядов форма числа с плавающей точкой обеспечивает более широкий диапазон чисел.
2.2. Правила арифметики двоичных чисел
Особенности арифметических операций, осуществляемых
цифровыми автоматами, составляют следующие правила.
1. Правила арифметики в двоичной позиционной системе счисления задаются с помощью таблицы двоичного сложения, вычитания
и умножения.
2. Основной операцией, используемой в ЭВМ при выполнении
различных арифметических действий, является операция алгебраического сложения и вычитания чисел.
3. Вычитание сводится к сложению путем изменения на обратный знак вычитаемого.
4. Умножение и деление сводятся к сложению и некоторым логическим действиям.
5. Сложение двух чисел в двоичной системе счисления выполняется на основе таблицы двоичного сложения одноразрядных чисел,
табл. 2.2.
6. При сложении двух цифр равных 1, в любом разряде двоичного числа возникает перенос в соседний старший разряд. Перенос
добавляется к сумме цифр, образовавщейся в соседнем разряде.
При сложении многоразрядных чисел выполняются следующие правила:
1) при сложении двух многоразрядных двоичных чисел цифры
разрядов суммы формируются последовательно, начиная с младшего
разряда, продвигаясь разряд за разрядом справа налево;
38
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
2) в разрядах, начиная со второго, могут суммироваться либо
две цифры данного разряда, либо 3 цифры, из которых две – соответствуют разрядам слагаемых, а одна – цифра переноса, поступающая из
предыдущего разряда;
3) перенос равен 1 во всех случаях, когда результат суммирования цифр в разряде равен или больше двух цифр.
4) при суммировании разрядов с цифрой переноса в разряд
суммы записывается цифра, на две единицы меньшая результата суммирования.
x
0
0
1
1
Таблица 2.2.
Таблица сложения одноразрядных чисел в двоичной системе
Z=x–y
y
Z=x+y
Z = x*y
x
y
z
0
0
0
0
0
0
1
1
0
1
1
1
0
1
0
1
0
0
1
10
1
10
1
1
Примеры:
1-е слагаемое
2-е слагаемое
Сумма
1001101,1001
1110011,1101
11000001,0110
110111,01
10011,10
1001010,11
Вычитание многоразрядных чисел включает следующие правила:
1. При необходимости, единица занимается в ближайшем
старшем ненулевом разряде.
2. Занимаемая единица дает две единицы данного младшего
разряда.
3. Если в соседних старших разрядах стоят нули, то занимаемая
через несколько нулевых разрядов единица дает по одной единице
в каждый нулевой разряд и две единицы в данный младший разряд.
Примеры:
Уменьшаемое
Вычитаемое
Разность
11011,10
1101,01
1110,01
1101101,101
111010,011
110011,010
При умножении многоразрядных чисел, по аналогии с десятичной системой образуются частные произведения, а затем ос уществляется их суммирование. Каждое частное произведение будет
равно нулю, если в соответствующем разряде множителя стоит ноль,
39
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
или равно самому множимому, сдвинутому на соответствующее число
разрядов влево, если в данном разряде множитель равен единице.
Примеры:
Перемножить числа: 1) 1011,1 · 101,01; 2) 11001,11 ·
· 10,1 (при решении дробная часть выделяется жирным шрифтом).
1-е число
2-е число
1
0
0
1
1
1
Результат
1-е число
2-е число
Результат
1
0
1
0
1
0
1
0
1
1
1
0
0
0
1
1
1
0
1
1
0
1
0
1
0
0
1
0
0
0
1
0
0
0
0
0
1
0
1
0
0
0
1
0
1
1
1
0
1
0
0
1
0
0
1
0
0
1
0
1
0
1
0
1
0
1
0
1
1
1
1
1 1
1
1 1
0
1
1
При делении двоичных чисел осуществляются операции вычитания и сдвигов. При необходимости, в случае деления смешанных
чисел, осуществляется приведение дробных чисел к делению целых
путем переноса запятой как в делимом, так и в делителе на одинаковое число разрядов.
Пример. Выполнить деление чисел: 1100,011:10,01.
1
1
–
1
0
остаток
–
остаток
–
1
0
1
0
остаток
остаток
0
0
1
1
–
0
0
–
0
1
1
0
1
1
0
0
0
0
0
0
0
0
1
1
1
1
0
0
0
1
0
1
1
0
1
0
1
1
0
0
0
0
0
0
0
0
0
1
1
0
0
0
40
1
1
0
0
0
1
0
,
0
1
0
0
0
0
0
1
,
0
1
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
В устройствах кодирования и декодирования информации
применяются операции сложения по модулю 2 (М2, ). Особенностью
такого сложения является то, что возникающая в данном разряде единица переноса не переносится в соседний разряд, а отбрасывается.
Примеры:
0  0
0  1
1  0
1  1
=
=
=
=
0
1
1
0
1 1 1 0 1 0 0 1
 1 0 0 0 1 0 1 0
0 1 1 0 0 0 1 1
2.3. Коды: прямой, обратный, дополнительный,
и модифицированный при выполнении операций
с отрицательными числами
Необходимость рассмотрения кодов обусловлена практической
задачей реализации арифметических операций в цифровых устройствах. В этом контексте под кодом (франц. – code, лат. – codex – свод
законов) понимается: множество слов, используемых при кодировании; представление данных на машинном языке в виде, пригодном
для непосредственной обработки. С учетом этого определения кода
рассматривается содержание обратного, дополнительного и модифицированного кодов.
Прямой код – это представление чисел в соответствующей системе счисления.
Содержание обратного кода связано с представлением и арифметическими операциями с двоичными отрицательными числами.
Обратный код – представление двоичного отрицательного
чис-ла, которое заключается в том, что знаковый разряд отрицательного числа обозначается 1, разряды числа, представленного в прямом
коде как положительное, изменяются на противоположные, единицы –
на нули, а нули – на единицы.
Пример. Представить число – 610 в обратном коде двоичной системы счисления.
Решение:
 представление – 610 как положительного, в прямом коде: 610
= = 01102;
 изменение знаков разрядов числа прямого кода на противоположные: 1001;
 добавление к полученному числу, в знаковый разряд 1, обозначающей отрицательный знак числа: – 610 = 1,1001.
41
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Дополнительный код – это представление двоичного отрицательного числа аналогично представлению в обратном коде, но с добавлением в младший разряд единицы.
Пример. Представить число – 610 в дополнительном коде двоичной системы счисления.
Решение:
­ представление – 610 как положительного, в прямом коде:
610 = = 01102;
­ изменение знаков разрядов числа прямого кода на противоположные: 1001;
­ добавление к полученному числу, в знаковый разряд ,
единицы (в качестве знакового разряда используется старший разряд
кодовой комбинации числа, выделенный шрифтом), обозначающей
отрицательный знак числа: – 610 = 1,1001;
­ добавление к полученному отрицательному числу в обратном коде единицы в младший разряд.
– 6 в обратном коде
1
1
0
– 6 в дополнительном коде
1
1
0
0
+
1
1
1
0
Правило сложения чисел. При алгебраическом сложении положительные числа представляются в прямом коде, а отрицательные – в обратном (или дополнительном, и выполняется их поразрядное суммирование, включая и разряды знаков. При получении единицы переноса
из знакового разряда эта единица прибавляется к младшему разряду
суммы (если использовался обратный код) или отбрасывается (если
использовался дополнительный код).
Модифицированный код – это код, используемый для выявления переполнения разрядной сетки при алгебраическом сложении
двоичных чисел, т.е. в случаях когда сумма содержит больше разрядов, чем слагаемые.
В таком коде используется два знаковых разряда:
– для положительных чисел – комбинация 00;
– для отрицательных – 11.
Примеры:
1) осуществить операцию алгебраического суммирования чисел +5 и –6 с использованием обратного кода.
Использование обратного кода
5
0
0
1
-6
1
1
0
Сумма 1
1
1
-1
1
0
0
0
0
1
0
42
1
1
0
1
Прямой код
Обратный код
Обратный код
Прямой код
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Если в знаковом разряде стоит 1, то полученная сумма представляет число в обратном коде. Полученный код переводится в прямой путем смены чисел в разрядах на противоположные. Результат
сложения соответствует отрицательному числу «– 0001(2)» = « – 1(10)»;
2) осуществить операцию алгебраического суммирования чисел +5 и –6 с использованием дополнительного кода.
5
-6
Сумма
-1
Использование дополнительного кода
0
0
1
0
1
Прямой код
1
1
0
1
0
Дополнительный код
1
1
1
1
1
Дополнительный код
+
1
1
1
1
1
0
Обратный код
1
0
0
0
1
Прямой код
Полученному значению соответствует отрицательное число
«– 0001(2)» = « – 1(10)»;
3) просуммировать числа +15 и –9 с использованием обратного
и дополнительного кодов.
Использование обратного кода
9
0
1
0
0
1
Прямой код
-9
1
0
1
1
0
Обратный код
+15
0
1
1
1
1
Сумма
0
0
1
0
1
Перенос
+
1
Результат + 6
0
0
1
1
0
Прямой код
Использование дополнительного кода
9
0
1
0
0
1
Прямой код
–9
1
0
1
1
0
Обратный код
+
1
Дополнительный
–9
1
0
1
1
1
код
+15
0
1
1
1
1
Сумма
0
0
1
1
0
Перенос отбраПеренос
1
сывается
Результат:
0
0
1
1
0
Прямой код
+6
43
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Контрольные вопросы
1. Дайте определения понятиям кодирования, кода, кодовового
слова.
2. Как строится код, и каковы основные характеристики его
символов?
3. Что такое значимость, основание, структура, вес кода?
4. Дайте определения понятий «первичный алфавит», «вторичный алфавит».
5. Что такое декодирование?
6. В чем состоят общие и частные цели кодирования?
7. По каким основаниям осуществляется выделение видов
и способов кодирования?
8. Раскройте содержание классификационной и регистрационной систем кодирования.
9. Дайте определение неравномерного (некомплектного) кода,
равномерного (комплектного) кода.
10. Что такое параллельное кодирование и в чем его сущность?
11. В чем сущность регистрационного кодирования и позиционного кодирования?
12. Раскройте содержание побуквенного, пословного, серийнопорядкового и порядкового кодирований.
13. Каковы зависимости работы ЭВМ от выбранной системы
счисления?
14. Раскройте содержание понятий системы счисления, системы нумерации.
15. В чем сущность позиционной системы счисления, непозиционной системы счисления?
16. Представьте обобщенное выражение позиционной системы
счисления и раскройте содержане ее основных характеристик.
17. Приведите классификацию позиционных систем счисления.
18. Раскройте содержание десятичной, двоичной, двоичнодесятичной, восьмеричной, шестнадцатиричной систем счисления.
Каковы их достоинства и недостатки при использовании для разработки ЭВМ.
19. Какие существуют методы перевода чисел систем счисления?
20. Какие существуют ограничения при использовании методов
перевода чисел из одной системы счисления в другую?
21. Сформулируйте обобщенную задачу перевода чисел из одной системы счисления в другую и представьте алгоритм ее решения.
44
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
22. Представьте алгоритм превода чисел из одной системы
счисления в другую для P < Q, P > Q для целых и дробных чисел,
перевода смешанных чисел.
23. Раскройте табличный способ перевода чисел из одной системы счисления в другую.
24. Представьте обобщенную модель выбора системы счисления.
25. Каковы достоинства двоичной системы счисления, обусловливающие ее применение в современных ЭВМ?
26. В чем сущность естественной формы представления чисел
с фиксированной запятой?
27. Какой вид имеет любое число N для позиционной системы
счисления с основанием р и длиной разрядной сетки m?
28. Как с помощью формы представления данных с фиксированной запятой осуществляется представление машинного слова для
ЭВМ? В чем достоинства и недостатки этой формы?
29. В чем сущность представления чисел с плавающей запятой?
30. Каковы формы представления чисел двоичной системы
счисления с плавающей запятой?
31. Как определяетсм диапазон значащих чисел в системе
счисления плавающей запятой, с основанием р при наличии тразрядов
у-мантиссы и s-разрядов у-порядка (без учета знаковых
разрядов
порядка и мантиссы)?
32. Каковы достоинства и недостатки формы представления
чисел с плавающей запятой и чем они обусловлены?
33. Что такое нормализация числа для формы представления
чисел с плавающей запятой, и каковы этапы нормализации?
34. В чем особенность выполнения операций над числами
с плавающей запятой?
35. Раскройте содержание правила арифметики двоичных
чисел.
36. Каково содержание прямого, обратного, дополнительного
и модифицированного кодов при выполнении операций
с отрицательными числами?
45
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
РАЗДЕЛ 2
ФУНКЦИОНАЛЬНАЯ
И СТРУКТУРНАЯ ОРГАНИЗАЦИЯ ЭВМ
ГЛАВА 3. ИСТОРИЯ РАЗВИТИЯ СРЕДСТВ
ВЫЧИСЛИТЕЛЬНОЙ ТЕХНИКИ
В данной главе рассматривается история развития средств вычислительной техники (СВТ), начиная с периода появления электронных машин, предназначенных, в первую очередь, для облегчения громоздких математических расчетов. Существующие до этого времени
механические и электромеханические счетные машины играли, безусловно, важную роль в различных областях науки, техники и военного дела. Однако действительным стимулом к дальнейшему прогрессу
стал качественный скачок в автоматизации вычислений, который был
обусловлен именно использованием в счетных машинах быстрых элементов на основе электронных ламп (по быстродействию превосходят
электромагнитные реле в тысячи раз).
Электронные вычислительные машины являются преобразователями информации. В соответствии с одним из признаков классификации – используемой формой представления информации – ЭВМ делятся на два класса: непрерывного действия – аналоговые и дискретного действия – цифровые. Существующие в одно и то же время параллельно, цифровые вычислительные машины (ВМ) к настоящему
дню получили самое широкое применение, оставив аналоговым ВМ
область специализированных машин.
В силу применения цифровой формы представления информации
цифровые электронные вычислительные машины представляют собой
наиболее универсальный тип устройства обработки информации.
В истории развития средств вычислительной техники традиционно выделяют четыре (иногда до шести) поколения больших ЭВМ,
отличающихся друг от друга следующим:
– элементной базой;
– функционально-логической организацией;
– конструктивно-технологическим исполнением;
– программным обеспечением;
– техническими и эксплуатационными характеристиками;
– степенью доступа в ЭВМ со стороны пользователей и т. д.
Смене поколений сопутствовало изменение основных техникоэксплуатационных и технико-экономических показателей ЭВМ, в первую
46
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
очередь, таких, как быстродействие, емкость памяти, надежность
и
стоимость.
Одной из основных тенденций их развития явилось стремление
уменьшить трудоемкость подготовки программ решаемых задач, облегчить связь операторов с машинами, повысить эффективность использования последних. Все это связано с постоянным ростом сложности и трудоемкости задач, для решения которых применяются ЭВМ.
Поколения электронных вычислительных машин по признаку
элементной базы могут быть представлены следующим образом.
0. Зарождение ЭВМ. Строго говоря, это подготовительный
этап, который с поколениями не соотносится, так как является периодом разработки первых компьютеров, называемых электромеханическими машинами из-за применяемых в них электромагнитных
реле (конец 30-х – середина 40-х гг. XX века).
1. Появление компьютеров на электронных вакуумных лампах
(конец 40-х гг. XX века).
2. Компьютеры на полупроводниковых элементах – транзисторах (конец 50-х – середина 60-х гг. XX века).
3. Появление компьютеров на интегральных схемах (середина
60-х гг. XX века).
4. Компьютеры на больших (БИС) и сверхбольших (СБИС) интегральных схемах (70-е гг. XX века).
По другим признакам [2], в исторический аспект включают не
номер поколения, а название, определяющее функции ЭВМ, например:
– системы с элементами искусственного интеллекта;
– машины с высокой степенью параллелизма;
– сильно распределенные системы и т. д.
3.1. Первое поколение ЭВМ
Основным активным элементом ЭВМ первого поколения являлась электронная лампа. Остальные компоненты электронной аппаратуры – это обычные резисторы, конденсаторы, трансформаторы.
ЭВМ первого поколения выполняла последовательный алгоритм, обладала фиксированной логической структурой, конструктивной неоднородностью элементов и связей между ними.
Трехэлектродная электронная лампа была изобретена в 1906 г.
Л. Фостером, а в 1918 г. русским ученым М. А. Бонч-Бруевичем был
создан триггер – электронное устройство, имеющее два состояния
и переключающееся из одного из них в другое под действием электрических сигналов. Это позволило заменить механические реле электронными переключателями. Не имея движущихся частей, такие клю-
47
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
чи имели время переключения примерно в тысячу раз меньшее, чем у
обычных реле.
Для построения оперативной памяти ЭВМ применялись ферритовые сердечники с прямоугольной петлей гистерезиса.
В качестве устройств ввода-вывода сначала использовалась
стандартная телеграфная аппаратура (телетайпы, ленточные перфораторы, трансмиттеры, аппаратура счетно-перфорационных машин).
Впоследствии специально для ЭВМ были разработаны электромеханические запоминающие устройства на магнитных лентах, барабанах,
дисках и быстродействующие печатающие устройства.
Машины первого поколения были очень внушительных размеров, потребляли большие мощности, имели сравнительно малое быстродействие, малую емкость оперативной памяти, невысокую надежность работы и недостаточно развитое программное обеспечение.
В ЭВМ этого поколения были заложены основы логического
построения машин и продемонстрированы возможности цифровой
вычислительной техники.
На роль первой в истории электронной вычислительной машины претендуют три конструкции.
Первой электронной вычислительной машиной чаще всего
называют специализированный калькулятор ABC (Atanasoff-Berry
Computer – вычислитель Атанасова-Берри). Он был разработан в период с 1939 по 1942 г. профессором Джоном Атанасовым совместно
с аспирантом Клиффордом Берри и предназначался для решения системы линейных уравнений (до 29 уравнений с 29 переменными).
ABC обладал памятью на 50 слов длиной 50 бит, а запоминающими
элементами служили конденсаторы с цепями регенерации. В качестве
вторичной памяти использовались перфокарты, где отверстия не перфорировались, а прожигались. После того, как судебным решением
были аннулированы патенты создателей другого электронного калькулятора – ENIАС (Electronic Numerical Integrator And Computer –
электронный цифровой интегратор и вычислитель), ABC стал считаться первой ЭВМ.
Вторым претендентом считается вычислитель Colossus, построенный в 1943 г. в Англии. Изобретателем машины был профессор Макс
Ньюмен, а изготовил его Томми Флауэрс. Colossus был создан для
расшифровки кодов немецкой шифровальной машины «Лоренц Шлюссель-цузат-40». Машина была выполнена в виде восьми стоек высотой
2,3 м, а общая ее длина составляла 5,5 м. В логических схемах машины
и в системе оптического считывания информации использовалось 2 400
электронных ламп, главным образом, тиратронов. Информация с пяти
вращающихся длинных бумажных колец считывалась со скоростью 5
000 символов/с.
48
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Более известен электронный цифровой компьютер широкого
назначения ENIAC, который был спроектирован в Пенсильванском
университете под руководством Джона Мочли (John Mauchly)
и Джона Преспера Эккерта (John Presper Eckert). Проект создавался в
конце второй мировой войны с учетом потребностей вооруженных
сил США. Армейская лаборатория исследования баллистики (BRL –
Ballistics Research Laboratory), которая занималась подготовкой баллистических таблиц, используемых для точной наводки крупнокалиберных орудий, при выполнении необходимых расчетов в условиях
дефицита времени испытывала огромные затруднения. Для этих расчетов привлекалось свыше 200 вычислителей (сотрудников) с
настольными механическими калькуляторами, на которых уравнения
баллистики решались с использованием численных методов. На подготовку таблицы для одного типа орудия затрачивалось от нескольких
часов до нескольких дней.
По скорости вычислений созданная машина превосходила
любые электромеханические калькуляторы и могла выполнять
около 5 000 сложений в с екунду.
ENIAC была, по сути, не двоичной, а десятичной вычислительной машиной. Основной ее недостаток заключался в том, что программирование вычислений выполнялось в ней вручную, путем перекоммутации электрических кабелей и с помощью электрических переключателей.
Проект разработки цифрового компьютера широкого назначения был завершен в 1946 г. В дальнейшем машина применялась в
Манхэттенском проекте при выполнении расчетов, связанных с созданием водородной бомбы. ENIAC эксплуатировалась в BRL вплоть до
1955 г., после чего была разобрана вследствие устаревания.
Одним из важных результатов проекта создания ENIAC является то, что компьютер, спроектированный для одной области, нашел
свое применение в другой, и это показало огромное преимущество
идеи универсальной вычислительной машины, способной решать широкий круг задач.
Необходимо отметить, что ни ABC, ни ENIAC не являются вычислительными машинами в современном понимании этого термина,
и правильнее классифицировать их как калькуляторы [1].
3.2. Появление концепции хранимой программы
Ввести новую программу в ENIAC или изменить что-либо
в имеющейся программе было довольно трудно. Значительно проще
было бы программировать цифровую машину в том случае, если бы
можно было представить программу в таком же виде, как и данные,
49
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
и хранить ее примерно таким же способом. Тогда ввод новой пр ограммы свелся бы к вводу массива команд в память (или изменению
имеющегося там массива), а компьютер в процессе вычислений извлекал бы их оттуда.
К окончанию разработки ENIAC относится возникновение
идеи, воплощение которой находит свое отражение в современных
архитектурах компьютеров.
Эта идея известна под именем концепции хранимой в памяти
компьютера программы, которую обычно связывают с группой создателей ENIAC, в частности, с именем математика Джона фон Неймана (John von Neumann), который был консультантом проекта. Еще
до завершения ENIAC Эккерт, Мочли и фон Нейман приступили к новому проекту – EDVAC (Electronic Discrete Variable Automatic
Calculator – электронный автоматический калькулятор дискретных величин). В 1945 г. фон Нейман под своим именем опубликовал работу
«Предварительный доклад о машине EDVAC», посвященную обсуждению логической структуры нового компьютера EDVAC, в которой
были приведены основные положения концепции хранимой в памяти
компьютера программы.
Прототипом всех последующих компьютеров общего
назначения с хранимой программой стал компьютер, известный
под именем IAS (Institut for Advanced Studies – Институт современных исследований в Принстоне [США]), структура которого
показана на рис. 3.1 [7].
Арифметическое
и логическое
устройство
Оборудование
ввода-вывода
Оперативная
память
Устройство
управления
выполнением
программы
Рис. 3.1. Структура компьютера IAS
В состав компьютера входят:
50
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
– оперативная память – в ней хранятся данные и команды программы;
– арифметическое и логическое устройство (АЛУ) – обрабатывает данные, представленные в двоичной системе счисления;
– устройство управления выполнением программы (УУ) – анализирует команды программы, извлекаемые из памяти, и организует
их выполнение;
– оборудование ввода-вывода – работает в соответствии с сигналами, поступающими от УУ.
За малым исключением такую структуру и распределение
функций имеют все современные ЭВМ. Общепринято называть ее
структурой машины фон Неймана.
3.3. Отечественные ЭВМ первого поколения
К отечественным ЭВМ первого поколения относятся БЭСМ-1,
БЭСМ-2, «Стрела», семейство ЭВМ «Урал», «Минск-1» и др. [3].
Хронология развития первых ЭВМ в СССР [19]:
– организация первой вычислительной лаборатории, прообраза
будущих вычислительных центров (И. Я. Акушский, 1941);
– разработка первого проекта цифровой электронной вычислительной машины (И. С. Брук, Б. И. Рамеев, август 1948 г.);
– обоснование принципов построения ЭВМ с хранимой в памяти программой независимо от Джона фон Неймана (С. А. Лебедев, октябрь-декабрь 1948 г.);
– регистрация первого свидетельства об изобретении цифровой
ЭВМ (И. С. Брук, Б. И. Рамеев, декабрь 1948 г.);
– первый пробный пуск макета малой электронной счетной
машины МЭСМ (С. А. Лебедев, ноябрь 1950 г.);
– приемка Государственной комиссией МЭСМ – первой в СССР и
континентальной Европе ЭВМ, запущенной в регулярную эксплуатацию
(С. А. Лебедев, декабрь 1951 г.);
– завершение отладки и запуск в эксплуатацию первой в Российской Федерации ЭВМ М-1 (И. С. Брук, Н. Я. Матюхин, январь 1952 г.);
– выпуск первых промышленных образцов ЭВМ (Ю. Я. Базилевский, Б. И. Рамеев, 1953 г., ЭВМ «Стрела»).
В СССР первая малая электронная счетная машина (МЭСМ)
была создана в 1951 г. (принята в эксплуатацию с 25 декабря 1951 г.)
под руководством С. А. Лебедева. На тот период МЭСМ также стала первой ЭВМ и в континентальной Европе.
51
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
МЭСМ была задумана Лебедевым как модель Большой электронной счетной машины (БЭСМ). Вначале она так и называлась –
Модель электронной счетной машины. В процессе создания стала
очевидной целесообразность преобразования ее в малую ЭВМ. Для
этого были добавлены устройства ввода и вывода информации, память на магнитном барабане, увеличена разрядность, после чего слово
«модель» было заменено словом «малая».
При разработке ЭВМ, как отмечал академик С. А. Лебедев в своем докладе на заседании закрытого ученого совета Института электротехники и теплоэнергетики АН УССР 8 января 1951 г., имелись
«данные по 18 машинам, разработанным американцами. Эти данные
носили характер рекламы, без каких-либо сведений о том, как машины устроены… При этом показатели американских машин были следующие: время умножения на ЭНИАК – 5,5 мс, на ЭДВАК – 4 мс, на
запущенной в эксплуатацию МЭСМ – 8–9 мс» [19].
Малая счетная машина имела универсальное арифметическое
устройство, которое выполняло 50 арифметических или логических
операций в секунду, и потребляла мощность 25 кВт. Блок-схема ее основных устройств показана на рис. 3.2 [35], где:
– А0 – код адреса операции в БЗК;
– А1 – код первого адреса в БЗК;
– А2 – код второго адреса в БЗК;
– А3 – код третьего адреса в БЗК;
– АУ – арифметическое устройство;
– БЗАУ – блок запоминания арифметического устройства;
– БЗК – блок запоминания команд;
– БЗМЗ – блок запоминания магнитной записи;
– БЗШЗК – блок запоминания штекерного запоминающего
устройства для команд;
– БЗШЗЧ – блок запоминания штекерного запоминающего
устройства для чисел;
– ВЧ – блок вывода кодов чисел;
– ДИ – датчик главных импульсов и импульсов смещения;
– КК – коммутатор команд;
– КМЗ – коммутатор магнитной записи;
– КОп – коммутатор операций;
– МБ – магнитное запоминающее устройство на барабане;
– МДИ – магнитный датчик ДИ;
– См – сумматор арифметического устройства;
– УЗпЧт – блок управления записью и чтением с магнитного
барабана;
– УК – блок управления командами;
– УКК – блок управления коммутатором команд;
52
Рис. 3.2. Блок-схема основных устройств МЭСМ
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
53
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
– УККОп – блок оперативного управления коммутатором
команд;
– УКМЗ – блок управления коммутатором магнитной записи;
– УКОп – блок управления коммутатором операций;
– УМК – блок местного управления командами;
– УОп – блок управления операциями;
– УСп – устройство совпадения;
– УЦК – блок управления центральным коммутатором;
– УШЗ – блок управления штекерными запоминающими
устройствами;
– ЦК – центральный коммутатор;
– ЦУ – блок центрального управления;
– ШЗК – штекерное запоминающее устройство для кодов
команд;
– ШЗЧ – штекерное запоминающее устройство для кодов чисел;
– ЭЗК – электронное запоминающее устройство для кодов
команд;
– ЭЗЧ – электронное запоминающее устройство для кодов
чисел.
В 1952 г. в опытную эксплуатацию была запущена вычислительная машина М-1 (И. С. Брук, Н. Я. Матюхин, А. Б. Залкинд). Она
содержала 730 электронных ламп, имела оперативную память
емкостью 256 25-разрядных слов, рулонный телетайп. Производительность машины составляла 15 – 20 оп./с. Впервые была применена
двухадресная система команд. Первые задачи по обращению матриц
большой размерности и другие задачи по вычислительной математике
на М-1 решались академиком С. Л. Соболевым для исследований в области ядерной физики.
Следующая за М-1 машина М-2, созданная группой выпускников МЭИ под руководством И. С. Брука, обладала емкостью оперативной памяти 512 34-разрядных слов и быстродействием 2 000 оп./с. На
М-2 проводились расчеты для Института атомной энергии, Института
теоретической и экспериментальной физики АН СССР, Института проблем механики АН СССР (расчеты прочности плотин Куйбышевской и
Волжской гидроэлектростанций), Теплотехнической лаборатории АН
СССР, Военно-воздушной академии, Артиллерийской академии, института «Стальпроект», предприятия академика А. И. Берга и многих
других научных и промышленных организаций.
В апреле 1953 г. в эксплуатацию была запущена самая быстродействующая в Европе ЭВМ БЭСМ (С. А. Лебедев) с быстродействи-
54
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
ем 8 – 10 тыс. оп./с. Областью её применения были научные и производственные задачи.
В 1953 г. была выпущена ламповая ВМ «Стрела» (Ю. А. Базилевский, Б. И. Рамееев) с быстродействием 2 000 оп./с. Область применения: научные расчеты в ВЦ АН СССР, ИПМ АН СССР МГУ им.
М. В. Ломоносова и в вычислительных центрах некоторых министерств.
Сводные данные по перечисленным отечественным ЭВМ первого поколения представлены в табл. 3.1.
Таблица 3.1
Сводные данные по отечественным ЭВМ первого поколения
«Стрела
Характеристика ЭВМ МЭСМ
М-1
М-2
БЭСМ
»
Год начала
1951
1952
1953
1953
1953
эксплуатации
8 000
Быстродействие,
50
15 – 20 2 000
2 000
–
оп./с
10 000
В 1953 г. серьезные вычислительные задачи для нужд обороны
страны, науки и народного хозяйства можно было решать на трех экземплярах вычислительных машин – БЭСМ, «Стрела» и М-2 [23].
3.4. Второе поколение ЭВМ
В 1947 г. специалистами фирмы «Bell Labs» был изобретен полупроводниковый прибор под названием «транзистор».
На смену лампам в машинах второго поколения (конец 50-х гг.
XX в.) пришли транзисторы. Сначала лампы были заменены германиевыми диодами в оперативной памяти, затем в арифметическом и
управляющем устройствах, позже в оперативной памяти стали применяться феррит-диодные ячейки, позволявшие реализовать логические
функции управления памятью, а в арифметическом и управляющем
устройствах – транзисторы.
В отличие от ламповых ЭВМ, транзисторные машины обладали большими быстродействием, емкостью оперативной памяти,
надежностью. Существенно уменьшились размеры, масса и потребляемая мощность. Большим достижением явилось применение печатного монтажа, что повысило надежность электромеханических
устройств ввода-вывода, удельный вес которых при этом увеличился.
ЭВМ второго поколения выполняли последовательнопараллельный алгоритм и все еще обладали фиксированной логической структурой.
55
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
В период доминирования ЭВМ второго поколения [5]:
– появились машины для решения научно-технических и экономических задач, управления производственными процессами и различными объектами (управляющие машины);
– стали внедряться АЛУ и УУ с более сложной структурой и функциональными возможностями;
– увеличение объема памяти привело к отказу от программирования в кодах машинных команд и широкому внедрению в практику программирования языков высокого уровня. Вследствие этого существенно
упростился процесс подготовки задач к решению на ЭВМ и составление
программ на этих языках стало под силу самим пользователям;
– стали развиваться методы и приемы программирования вычислений с минимальными затратами труда математиков-программистов;
– наряду с однопрограммными появились многопрограммные
(мультипрограммные) ЭВМ. В отличие от однопрограммных машин, в
которых программы выполняются только поочередно, в многопр ограммных ЭВМ стала возможной совместная реализация нескольких
программ за счет организации параллельной работы основных
устройств машины.
Первой ЭВМ, выполненной полностью на полупроводниковых
диодах и транзисторах, стала TRADIC (TRAnisitor DIgital Computer),
построенная в «Bell Labs» no заказу военно-воздушных сил США как
прототип бортовой вычислительной машины. Она состояла из
700
транзисторов и 10 тыс. германиевых диодов. За два года эксплуатации
TRADIC отказали только 17 полупроводниковых элементов, что говорило о высокой надежности по сравнению с ламповыми ЭВМ [1].
В конце 50-х гг. прошлого столетия ЭВМ малой мощности на
новой элементной базе первыми выпустили фирмы «NCR» и «RCA».
Вслед за ними выпуск компьютеров серии 7 000 освоила и компания
«IBM». В этот же период (1957 г.) появился первый мини-компьютер
фирмы «DEC» под названием PDP-1.
Структура типичного представителя ЭВМ второго поколения
(вычислительный комплекс IBM 7094) представлена на рис. 3.3.
На структурном уровне здесь уже проявились отличия от ЭВМ
IAS:
– каналы данных как независимые модули ввода-вывода, обладающие собственным процессором и собственной системой команд
(эти команды хранятся в оперативной памяти, но выполняются процессором модуля ввода-вывода);
– мультиплексор, который играет роль центрального коммутатора (диспетчера доступа) при пересылке информации между каналами
56
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
данных, центральным процессором и оперативной памятью и позволяет
им работать независимо друг от друга.
Канал
данных
Центральный
процессор
Устройства
ввода-вывода:
накопители на
магнитной
ленте;
Канал
данных
Мультиплексор
Канал
данных
Оперативная
память
Канал
данных
накопители на
магнитном
диске;
карточные
перфораторы;
построчные
принтеры;
оборудование
для передачи
данных по
каналам связи
Рис. 3.3. Общая структура вычислительного комплекса IBM 7094
3.5. Отечественные ЭВМ второго поколения
Наиболее известные отечественные ЭВМ второго поколения –
БЭСМ-6, «Минск», «Урал», «МИР-1» и др.
БЭСМ-6 – электронная вычислительная машина общего назначения, разработана в 1967 г., главный конструктор – Герой
Социалистического Труда, академик С.А. Лебедев. Область применения: универсальная ЭВМ для решения широкого круга задач науки
и техники. В БЭСМ-6 нашли отражение многие оригинальные
решения, определившие перспективу дальнейшего развития ЭВМ
общего назначения и обеспечившие длительный период ее
производства и эксплуатации в народном хозяйстве.
В структуре машины впервые в отечественной практике и независимо от зарубежных ЭВМ (STRETCH фирмы «IBM») был широко
использован принцип совмещения выполнения команд (до 14 одноадресных машинных команд могли находиться на разных стадиях выполнения). Этот принцип, названный С.А. Лебедевым принципом «водо-
57
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
провода», впоследствии стал широко использоваться для повышения
производительности универсальных ЭВМ, получив в современной терминологии название конвейера команд.
Элементная база: транзисторные переключатели тока и диодно-резисторная комбинаторная логика. В электронных схемах БЭСМ6 использовано 60 тыс. транзисторов и 180 тыс. полупроводниковдиодов. Элементная база БЭСМ-6 по тем временам была совершенно
новой, так как в ней были заложены основы схемотехники ЭВМ третьего и четвертого поколений [19].
Технико-эксплуатационные характеристики ЭВМ БЭСМ-6
представлены в табл. 3.2.
Применяемая в машине ассоциативная память на быстрых регистрах (типа кэш) позволяла автоматически сохранять в ней наиболее
часто используемые операнды и тем самым сокращать число обращений к ферритной оперативной памяти. «Расслоение» оперативной памяти обеспечивало возможность одновременного обращения к разным
ее модулям из разных устройств машины.
Структурная схема машины БЭСМ-6 показана на рис. 3.4 [26], где:
АЦПУ-128-3М – алфавитно-цифровое печатающее устройство; АУ –
арифметическое устройство; БРУС – буферные регистры и устройства
связи; КВУ – коммутатор внешних устройств; КМБ – коммутатор
магнитных барабанов; МБ – магнитный барабан; МОЗУ – магнитное
оперативное запоминающее устройство; НМЛ – накопитель на магнитной ленте; ПЛ-80/8 – ленточный перфоратор результатов; ПЭМ-80
– карточный перфоратор результатов; СТА-2М – телеграфный аппарат; УВВК-601 – устройство ввода с перфокарт; УУ – устройство
управления; УУ ВУ – устройство управления внешними устройствами; FS-1500 – фотосчитывающее устройство с перфоленты.
Таблица 3.2
Технико-эксплуатационные характеристики ЭВМ БЭСМ-6
Характеристика
Значение
Среднее быстродействие,
До 1 млн
одноадресных команд/с
48 и 2 контрольных
Длина слова, двоичных разрядов
разряда
Представление чисел
С плавающей запятой
Рабочая частота, МГц
10
Занимаемая площадь, м2
150 – 200
30 (без системы
Потребляемая мощность от сети
воздушного
220 В/50 Гц, кВт
охлаждения)
58
Рис. 3.4. Структурная схема машины БЭСМ-6
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
59
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
На основе БЭСМ-6 были созданы центры коллективного пользования, системы управления в реальном масштабе времени, координационно-вычислительные системы телеобработки и т. д. Машина использовалась для моделирования сложнейших физических процессов
и процессов управления, а также в системах проектирования для разработки математического обеспечения новых ЭВМ. БЭСМ-6 выпускалась промышленностью 17 лет.
В июле 1975 г. управление первым совместным полетом американского и советского кораблей «Аполлон» и «Союз» осуществлялось посредством нового вычислительного комплекса, в состав которого входили БЭСМ-6 и другие мощные вычислительные машины
отечественного производства. Если раньше сеанс обработки телеметрической информации длился около получаса, то на новом комплексе
это делалось за одну минуту, вся информация обрабатывалась почти
на полчаса раньше, чем у коллег в США [19].
ЭВМ семейства «Минск» – одна из первых серийных отечественных машин малого класса на электронных лампах, нашедшая
наиболее широкое применение при решении разнообразных инженерных и научных задач, предназначенная для эксплуатации в научных и
учебных институтах, вычислительных центрах, конструкторских бюро, на заводах. Технико-эксплуатационные характеристики семейства
представлены в табл. 3.3.
Таблица 3.3.
Технико-эксплуатационные характеристики ЭВМ семейства
«Минск»
«Минск1» –
«Минск- «Минск- «Минск- «Минск- ламповая
Характеристика
2»
22»
23»
32»
ЭВМ (для
сравнения
)
Среднее
быстродействие,
5–6
5-6
6
30
3
тыс. оп./с
Емкость ОЗУ,
4 096
8 192 40 тыс. до 65 536
1 024
слов
«Урал-11» – первая ЭВМ ряда «Урал» («Урал-11», «Урал-14»,
«Урал-16»), выполненная на единой конструктивно-технологической
базе «Урал-10». В СССР это была первая попытка проектирования не
60
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
отдельной, а сразу целого семейства совместимых ЭВМ. Главное
внимание при этом уделялось конструктивному и технологическому
единству ЭВМ и их отдельных устройств.
Область применения семейства ЭВМ «Урал» – решение широкого
круга математических и информационно-логических задач в крупных
вычислительных центрах НИИ, КБ и промышленных предприятиях.
Заметным событием данного периода стало появление в 1958 году
машины М-20. В этой ЭВМ были реализованы частичное совмещение
операций, аппаратные средства поддержки программных циклов,
возможность параллельной работы процессора и устройства вывода.
Оперативная память емкостью 4 096 45-разрядных слов была выполнена на
магнитных сердечниках. Характеристики ЭВМ приведены в табл. 3.4.
Таблица 3.4
Характеристики ЭВМ М-20
Характеристика
Среднее быстродействие, тыс. оп./с
Длина слова, двоичных разрядов
Представление чисел
Занимаемая площадь, м2
Потребляемая мощность от сети 220 В/50 Гц,
кВт
Значение
20
45
С плавающей
запятой
170 – 200
50 (без системы
воздушного
охлаждения)
Продолжением линии М-20 стали полупроводниковые ЭВМ
серий М-220 и М-222, выполненные на диодно-трансформаторных
схемах на базе транзисторов П-401 и предназначенные для научнотехнических расчетов на предприятиях и организациях народного
хозяйства и Министерства обороны. Быстродействие машин
составляло 28 тыс. оп./с.
ЭВМ «МИР-1» (машина для инженерных расчетов) была
разработана Институтом кибернетики АН Украинской ССР под
руководством академика В. М. Глушкова. Она предназначалась для
автоматизации инженерных расчетов. В частности, на ней решались
следующие задачи:
– системы линейных алгебраических уравнений до 20-го
порядка;
– системы обыкновенных дифференциальных уравнений
до 16-го порядка;
– дифференциальные уравнения в частных производных;
– системы нелинейных уравнений до 6-го порядка;
– интегральные уравнения;
61
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
– нахождение собственных векторов для матриц до 10-го порядка;
– нахождение максимальных собственных значений для
матриц до 18-го порядка.
Для ЭВМ был разработан язык АЛМИР-65, который
интерпретировала сама машина. Этот язык позволял записывать формулы
с помощью общепринятых математических символов, включал
операторы, заданные русскими словами («вычислить», «заменить»,
«если», «разрядность» и т. д.), и в то же время имел некоторые
элементы традиционных процедурных языков. С точки зрения
программиста, ЭВМ оперировала десятичными числами любой
разрядности в пределах имеющегося объема памяти (требуемая
разрядность указывалась в самой программе).
ЭВМ имела оперативную память объемом 4 096 12-разрядных
ячеек, каждая из которых могла хранить один из символов входного
языка, служебное слово или идентификатор стандартной функции.
В качестве внешней памяти использовалась восьмидорожечная перфолента (шесть дорожек – код символа, седьмая – признак
буквы, восьмая – контрольная). Быстродействие машины при выполнении арифметических операций над 5-разрядными числами составляла 200–300 оп./с.
В 1969 г. в Киеве началось производство второй машины для инженерных применений – «МИР-2». Эта ЭВМ класса малых машин
в скорости аналитических преобразований не уступала гораздо более
мощным универсальным ЭВМ. А. Глушков вспоминал, что «МИРы были
способны «щелкать» интегралы и внешне это выглядело очень убедительно, потому что далеко не всякий преподаватель мехмата может решать такие интегралы». Математические возможности ЭВМ «МИР-2»
значительно превосходили возможности «МИР-1», и она пользовалась
большой популярностью в учебных институтах, конструкторских бюро и
физических лабораториях.
В «МИР-2» впервые появилась возможность работать с машиной в режиме диалога. С помощью дисплея со световым пером инженер-пользователь мог вводить и получать на экране графическую информацию и решать некоторые геометрические задачи.
По мнению академика А. Глушкова, в МИРах разработчикам
удалось реализовать «примитивный искусственный интеллект», т.е.
приблизить машинный язык к человеческому, но не к разговорному, а к
математическому.
62
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
3.6. Третье поколение ЭВМ
В 1958 г. была изобретена интегральная микросхема, которая
представляла собой законченный функциональный логический блок,
соответствующий достаточно сложной транзисторной схеме.
Третье поколение ЭВМ (конец 60-х – начало 70-х гг. XX в.) характеризуется широким применением интегральных схем (ИС). Благодаря использованию ИС удалось существенно улучшить технические и эксплуатационные характеристики машин. Этому способствовало также применение многослойного печатного монтажа.
Технология производства интегральных микросхем основана
на том, что все базовые электронные компоненты – транзисторы, резисторы и конденсаторы – изготавливаются из одного и того же полупроводникового материала, в качестве которого, как правило, используется кремний. С помощью специальной процедуры метал-лизации
между сформированными компонентами на пластине кремния образуются электрические связи.
Третье поколение ЭВМ выполняло последовательно-параллельный алгоритм вычислений и позволяло вручную изменять структуру.
К третьему периоду развития ЭВМ относят [5]:
– появление закона Мура. Один из основателей фирмы «Intel»,
Гордон Мур, в 1965 г. подметил тенденцию, состоящую в том, что
каждый год количество транзисторов в одном чипе (чип – одна из ячеек размером несколько миллиметров на размеченном монокристалле
кремния) удваивается. Начиная с 70-х гг. прошлого века плотность
упаковки компонентов удваивалась в среднем каждые 18 месяцев. Закон сохраняет свою силу и до настоящего времени;
– увеличение объема оперативной памяти и ее быстродействия;
расширение набора различных электромеханических устройств для ввода и вывода информации;
– увеличение производительности за счет использования элементной базы с лучшими динамическими характеристиками;
– дальнейшее развитие программного обеспечения, особенно
операционных систем. Развитые операционные системы многопрограммных машин, снабженных периферийными устройствами вводавывода с автономными пультами абонентов, обеспечивают управление работой ЭВМ в различных режимах (пакетной обработки, разделения времени, запрос – ответ и др.);
– существенное расширение возможностей по обеспечению
непосредственного доступа к ним со стороны абонентов, находящихся
на различных, в том числе и значительных (десятки и сотни километ-
63
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
ров), расстояниях. Удобство общения абонента с машиной достигается за счет развитой сети абонентских пунктов, связанных с ЭВМ информационными каналами связи, и соответству-ющего программного
обеспечения.
– применение различных методов автоматизации проектирования при разработке машин третьего поколения. Основной объем документации, необходимой для монтажа, разрабатывается также с помощью ЭВМ.
Типичными представителями ЭВМ третьего поколения считают большой компьютер семейства System/360 корпорации «IBM»
и миникомпьютер PDP-8 корпорации «DEC» (рис. 3.5).
Важным решением при создании ЭВМ данного поколения стало то, что для PDP-8 была разработана структура с системной магистралью, которая в настоящее время является фактическим стандартом при проектировании подавляющего большинства мини- и микрокомпьютеров. Системная магистраль Omnibus состояла из 96 сигнальных линий, по которым передавались управляющие сигналы, коды
адресов и данных. Процесс управления работой магистрали возложили на центральный процессор. Архитектура с центральной магистралью обеспечивает необходимую гибкость при комплектовании вычислительных комплексов разной конфигурации из стандартных компонентов.
Контроллер пульта
оператора
Центральный
процессор
Оперативная память
Модуль
вводавывода
1
...
Модуль
вводавывода
N
Системная магистраль Omnibus
Рис. 3.5. Структура ЭВМ PDP-8 с системной магистралью
Серия System/360 была первым семейством компьютеров,
имеющим единую архитектуру при различных комплектациях, производительности и цене. Такой подход позволил перекрыть широкий диапазон коммерческих потребностей потенциальных пользователей и в течение десятилетия фирма IBM удерживала около 70 %
всего компьютерного рынка (кроме стран социалистического лаге-
64
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
ря) [7]. Основные отличия этого семейства компьютеров от других
ЭВМ:
­ идентичная или подобная система команд, что позволяло
эксплуатировать программу, написанную для одной модели, на других моделях семейства;
­ идентичная или подобная операционная система, применяемая на всех моделях семейства с дополнительными функциями для
старших моделей;
­ возрастающая производительность при переходе от младших
моделей к старшим;
­ увеличение количества портов ввода-вывода при переходе от
младших моделей к старшим для расширения номенклатуры подключенного оборудования;
­ увеличение объема оперативной памяти и ее быстродействия
при переходе от младших моделей к старшим;
­ возрастание цены как логическое следствие усложнения
и расширения комплектации.
Архитектура, структурная организация и программное
обеспечение семейства System/360 многократно копировались
другими изготовителями вычислительной техники, как в США,
так и в других странах, в том числе в СССР. В машинах этого с емейства нашли воплощение многие новые для того периода идеи:
предварительная выборка команд, отдельные блоки для операций
с фиксированной и плавающей запятыми, конвейеризация команд,
кэш-память. Сравнительные характеристики серии System/360
приведены в табл. 3.5 [7].
К третьему поколению относятся также первые параллельные
вычислительные
системы
SOLOMON
корпорации
«Westinghause» и ILLIAC IV – совместная разработка Иллинойского университета
и компании «Burroughs». В этот же период
появились первые конвейерно-векторные вычислительные системы
TI-ASC (Texas Instruments Advanced Scientific Computer) и STAR100 фирмы «СВС» [1].
Таблица 3.5.
Сравнительные характеристики серии System/360
Model Model Model Model Model
Характеристика
30
40
50
60
75
1
2
3
4
5
6
Относительная
производительность
1
3,5
10
21
50
процессора (по сравнению
с Моделью 30, принятой за
65
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
единицу)
Длительность основного
цикла процессора, мкс
Скорость передачи данных
при обращении к памяти,
Мбайт/с
Максимальный объем
оперативной памяти, кбайт
Максимальное количество
каналов ввода-вывода
Максимальная скорость
передачи данных по
одному каналу, кбайт/с
1,0
0,625
0,5
0,25
0,2
0,5
0,8
2,0
8,0
16,0
64
256
256
512
512
3
3
4
6
6
250
400
800
1 250
1 250
3.7. Отечественные ЭВМ третьего поколения
В СССР и странах Варшавского договора была создана и получила дальнейшее развитие ЕС ЭВМ – Единая система электронных
вычислительных машин, созданная совместными усилиями коллективов стран СССР, НРБ, ВНР, ГДР, ПНР и ЧССР. Исходная предпосылка появления ЕС ЭВМ – необходимость в совместимых системах
ЭВМ в наиболее широком диапазоне производительности для народного хозяйства СССР и интеграции со странами Варшавского договора. В период 1966 – 67 гг. выбрать для этих целей за основу какойлибо отечественный вычислительный комплекс по различным причинам не удалось. Результатом обсуждения проблем совместимых ЭВМ
стало решение комиссии по ВТ АН СССР и ГКНТ от 27 января 1967 г.
под председательством академика А. А. Дородницына, которым было
предложено принять для типовых вычислительных комплексов архитектуру IBM-360 «с целью возможного использования того задела программ, который можно полагать имеющимся для системы 360» [27].
ЕС ЭВМ представляет собой семейство (ряд) программносовместимых машин, построенных на единых элементной базе,
конструктивно-технологической основе, с едиными структурой,
системой программного обеспечения, унифицированным набором
внешних устройств. Архитектура машин ЕС ЭВМ была заимствована у
компьютеров IBM 360/370. Промышленный выпуск первых моделей
ЕС ЭВМ был начат в 1972 г.
Модельный ряд вычислительных машин этой серии включал
семейства:
– ЕС ЭВМ-1 (ЭВМ ЕС 1020, 1022, 1030, 1033, 1050, 1052);
– ЕС ЭВМ-2 (ЭВМ ЕС 1035, 1045, 1060, 1061, 1065);
– ЕС ЭВМ-3 (ЭВМ ЕС 1036, 1046, 1066, 1087.20, 1007);
– ЕС ЭВМ-4 (ЭВМ ЕС 1130, 1181, 1195, 1220).
66
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Семейства третьей и четвертой очередей развития относятся
уже к четвертому поколению ЭВМ, построенных на больших
интегральных схемах различной степени интеграции.
Всего за период с начала разработки в 1970 и по 1997 гг. было
выпущено более 15 тыс. ЕС ЭВМ различной комплектации.
Тем не менее, основной курс страны на производство серий ЕС ЭВМ
заключался не в отмене, а в частичном сокращении отечественных
разработок. Оригинальные разработки продолжались в некоторых
научных институтах. Одним из них был московский Институт
точной механики и вычислительной техники (ИТМ и ВТ),
в котором велась разработка и создание семейства отечественных
суперкомпьютеров типа «Эльбрус».
В табл. 3.6. приведены краткие характеристики некоторых
машин серии ЕС ЭВМ всех четырех семейств.
Для решения сравнительно небольших задач управления
различными процессами применялись ЭВМ с упрощенной системой
команд, например СМ-1–СМ-4, «Электроника 100» и др.
Таблица 3.6
Сравнительные характеристики машин серии ЕС ЭВМ
Характеристика
ЕС ЭВМ-1
ЕС ЭВМ-2
ЕС ЭВМ-3
ЕС ЭВМ-4
1020
1052
1035
1060 1036 1066
1130
1220
1971
1978
1977
1977 1983 1984
1989
1994
Разрядная сетка,
двоичные
разряды
8
64
32
64
32
64
32
64
Производительность, млн оп./с
0,020
0,70
0,160
1,05
0,4
5,5
2,0
7,0
Емкость ОЗУ,
Мбайт
0,064
–
0,256
1,024
Цикл ОЗУ, мкс
2,0
1,25
Год окончания
разработки
Операционная система
ДОС
0,256 –
1–8
1,0
1,2
1,2
2 – 4 8 – 16
1,1
0,64
ДОС-2,
ОС
ОС 6.1 ОС-7 ОС-7
ОС 6.1
8
–
16
256
–
–
ОС
ОС ЕС,
VM/ESA,
MVS/ESA
3.8. Четвертое поколение ЭВМ
Для машин четвертого поколения (конец 70-х гг. ХХ в.)
характерно применение больших интегральных схем (БИС).
67
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
ЭВМ четвертого поколения выполняли параллельно-последовательные алгоритмы вычислений и имели возможность автоматически
(программным способом) изменять структуру вычислительных средств.
БИС называют микросхемы высокой степени интеграции,
которые содержат более 1 тыс. компонентов в микросхеме (чипе),
сверхбольшие БИС (СБИС) имеют свыше 10 тыс. компонентов.
В настоящее время СБИС включают десятки миллионов
компонентов. Например, СБИС процесс ора Intel Itanium 2
содержит 410 млн транзисторов.
В результате применения БИС и СБИС для построения ЭВМ
достигнуто следующее:
– появилась возможность поместить на один кристалл не
только все элементы процессора, но и всю вычислительную машину
с памятью, процессором и системой ввода-вывода;
– увеличилась плотность компоновки электронной аппаратуры;
– повысились надежность и быстродействие;
– снизилась стоимость.
Все это, в свою очередь, оказало существенное воздействие на
логическую структуру ЭВМ и ее программное обеспечение. Взаимозависимость структуры машины и ее программного обеспечения,
особенно операционной системы, при этом становится более тесной.
С созданием в США в 1971 г. микросхемы фирмы «Intel» под
обозначением «4004», чип которой содержал все компоненты
процессора в одном корпусе, появился новый класс устройств –
микропроцессоры.
Первый микропроцессор 4004 выполнял сложение двух 4-разрядных
чисел, а умножение выполнялось путем многократного сложения.
Микропроцессор обладал рабочей частотой всего 108 кГц и содержал
2 300 транзисторов. Шина данных имела 4 разряда, при этом
процессор адресовал 640 байт памяти. Производительность первого
микропроцессора составляла 60 тыс. арифметических операций в
секунду. Процессор 4004 использовался в схемах управления
светофоров, в анализаторах крови, в межпланетной научноисследовательской станции «Пионер 10» и т. п. [14, 18, 36].
Блок-схема микропроцессора 4004 показана на рис. 3.6.
Наиболее существенное событие для развития микропроцессоров произошло в 1974 г. в связи с выпуском микропроцессора
общего назначения модели 8080. Прежние модели годились только
для построения процессоров специализированных ЭВМ, тогда как
процессор 8080 предназначался для ЭВМ самого широкого
применения. Можно сказать, что с этого момента начал развиваться
новый класс вычислительных машин – микроЭВМ, наименование
которых со временем преобразовалось в персональные ЭВМ (ПЭВМ).
Важным направлением развития вычислительных систем этого
периода было появление машин с сотнями процессоров, ставшее
переходом к прогрессу в области параллельных вычислений, благодаря которым каждый из процессоров может выполнять задачу
отдельного пользователя. До этого же определяющим был
68
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
параллелизм вычислений, выражающийся в виде конвейеризации,
векторной обработки и распределения работы между небольшим
числом процессоров.
69
Рис. 3.6. Блок-схема микропроцессора Intel 4004
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
70
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
3.9. Отечественные ЭВМ четвертого поколения
К отечественным ЭВМ четвертого поколения относятся
машины серий ЕС ЭВМ-3 и ЕС ЭВМ-4, упомянутые ранее. Ниже в
качестве примера вычислительных машин этого поколения приведены
характеристики ЭВМ семейства «Эльбрус» и ПС-2000 [19].
Многопроцессорный вычислительный комплекс двойного
назна-чения
«Эльбрус»
начал
выпускаться
советской
промышленностью в 1980 г.
«Эльбрус-1», построенный на ТТЛ-схемах средней интеграции
имел быстродействие до 15 млн оп./с, а объем оперативной памяти –
до 64 Мбайт. Пропускная способность каналов ввода-вывода
достигала 120 Мбайт/с, количество процессоров в комплексе – до 10,
при этом имелась возможность подключения универсальных
специализированных процессоров: СВС – для реализации прикладных
программ, написанных для ЭВМ БЭСМ-6, и БПФ – для быстрого
преобразования Фурье.
В 1985 г. в Советском Союзе был начат выпуск
универсальных многопроцессорных комплексов «Эльбрус-2»,
имеющих производительность до 125 млн оп./с, емкость
оперативной памяти  до 144 Мбайт или 16 мегаслов (слово – 72
разряда).
В 1981 г. было положено начало выпуску высокопроизводительной параллельной вычислительной системы ПС -2000,
предназначавшейся для мирных геофизических целей. Для
полномасштабной обработки данных сейсморазведки в геофи зике суммарная вычислительная мощность парка ЭВМ должна была
составлять 10  100 млрд. оп./с, т. е. в сотни и тысячи раз больше
по сравнению с имеющейся. Увеличения производитель-ности на
порядки нельзя было достичь за счет простого наращивания
количества машин. В 1980 г. восемь машин ПС-2000 на хорошо
распараллеливаемых
геофизических
задачах
продемонстри-ровали
суммарную производительность около 1 млрд. операций в секунду.
Аббревиатура ПС означает «перестраиваемые структуры»  так
называемые однородные решающие поля  структуры из однотипных
процессорных элементов, способных параллельно обрабатывать данные.
В состав ПС-2000 входят мультипроцессор, мониторная подсис-тема и от одной до четырех подсистем внешней памяти.
Мультипроцессор включает в себя 1, 2, 4 или 8 устройств
обработки, каждое из которых содержит 8 процессорных элементов
71
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
(ПЭ), обрабатывающих множество потоков данных по программам,
находящимся в общем устройстве управления.
Мультипроцессор ПС-2000 ориентирован на высокопроизводительную обработку больших массивов информации по хорошо
распараллеливаемым регулярным алгоритмам. Он обеспечивает
однозадачный режим работы с одним потоком команд и многими
потоками данных (SIMD-архитектура). Особенностью SIMDархитектуры ПС-2000 является наличие значительных объемов
регистровой памяти, в которой и протекают массовые вычисления и
межпроцессорные обмены, а также выполняется адресация
распределенной оперативной памяти.
Мультипроцессор ПС-2000 с 64 ПЭ работает с эффективной
производительностью 200 млн оп./с при выполнении расчетов
с фиксированной запятой и 50 млн оп./с – при решении нескольких
вычислительных задач одновременно, содержащих операции
с плавающей запятой.
На базе нескольких комплексов ПС-2000 были созданы
высокопроизводительные (до 1 млрд. оп./с) системы обработки
гидроакустической и телеметрической информации в реальном
масштабе времени. Каждая система содержит три-четыре комплекса
ПС-2000, соединенных в единый конвейер, а для быстрого ввода и
вывода гидроакустической, спутниковой информации для таких
систем создавались специализированные высокоскоростные каналы.
Телеметрический
вычислительный
комплекс
центра
управления космическими полетами (ЦУП) с 1986 по 1997 гг.
использовал систему предварительной обработки телеметрической
информации на базе ПС-2000, связанную в единый комплекс с
центральной системой обработки на базе многопроцессорного
вычислительного комплекса «Эльбрус-2». Высокий параллелизм их
совместного функциони-рования позволил реализовать новые
алгоритмы обработки телеметрической информации. Первые
комплексы ПС-2000 поступили в ЦУП в 1982, последние – в 1988
г. Всего было задействовано восемь 32-процессорных комплексов.
К одной центральной системе «Эльбрус -2» подключена пара 32процессорных ПС-2000 для обработки восьми полных потоков
телеметрии. С целью дублирования параллельно работали два
телеметрических комплекса, а на динамических участках полета
космических объектов – три.
72
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
ГЛАВА 4. ТЕРМИНОЛОГИЯ
Известны различные определения понятий «вычислительная
машина», «электронная вычислительная машина», «вычислительная
система», «архитектура ЭВМ», «структура ЭВМ» и т. д. Общим в них
является отражение главных свойств ЭВМ как предмета рассмотрения, а именно, преобразование информации и автоматизация вычислительного процесса на основе программного управления.
4.1. Электронная вычислительная машина
Под электронной вычислительной машиной, именуемой также
компьютером, или средством вычислительной техники, понимают
комплекс технических и программных средств, предназначенных для
автоматизации подготовки и решения задач пользователей.
Другие определения [29, 30] примерно равнозначны первому
и представляют ЭВМ как комплекс технических средств, предназначенных для автоматической обработки информации в процессе решения вычислительных и информационных систем, или как устройство
(систему), способное выполнять заданную, четко определенную последовательность операций.
В рамках понятия «ЭВМ» существует термин «виртуальная
машина», которой называют совокупность ресурсов, реализующих
поведение какого-либо реального компьютера [31].
4.2. Вычислительная система
Вычислительная система (ВС) – совокупность взаимосвязанных и взаимодействующих процессоров или вычислительных машин,
периферийного оборудования и программного обеспечения, предназначенных для подготовки и решения задач пользователей.
В вычислительной системе электронная вычислительная машина может быть одна, но агрегированная, с многофункциональным
периферийным оборудованием.
4.3. Архитектура ЭВМ
Существует множество определений архитектуры ЭВМ [1, 5,
29, 31–34], ключевым словом для которых являются понятия концепции или принципа.
Термин «архитектура вычислительной машины» (computer
architecture) впервые был употреблен фирмой «IBM» при разработке
73
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
машин семейства IBM 360 для описания тех средств, которыми может
Поль-зоваться программист, составляя программу на уровне машинных команд.
Под архитектурой ЭВМ в широком смысле понимается логическое описание электронной вычислительной машины на общем,
концептуальном уровне, включающее описание принципа действия,
конфигурации и взаимодействия основных аппаратных и программных компонентов, обеспечения надежности и безопасности при обработке и хранении информации и т. д.
Под архитектурой ЭВМ в узком смысле понимается организация ЭВМ как совокупность основных устройств, узлов и блоков ЭВМ,
а также логика и структура основных управляющих и информационных связей между ними, обеспечивающих выполнение заданных
функций.
Реализация конкретной архитектуры на ЭВМ одного семейства
может быть различной, но между ними должна обеспечиваться программная совместимость, то есть все машины одного семейства должны быть способны выполнять одну и ту же программу. Общность архитектуры разных ЭВМ обеспечивает их совместимость с точки зрения пользователя.
В контексте разработки вычислительной системы и проектирования ее аппаратных средств термин «архитектура» используется для
описания принципа действия, конфигурации и взаимного соединения
основных логических узлов ЭВМ [30].
4.4. Структура ЭВМ
Структура ЭВМ – совокупность элементов ЭВМ и связей
между ними, обеспечивающих достижение цели функционирования
системы.
4.5. Узел (агрегат) ЭВМ
Узел (агрегат) ЭВМ – часть логической, структурной или физической организации ЭВМ, выполняющая самостоятельные функции
по отношению к ЭВМ и включающая в себя составляющие его элементы.
4.6. Элемент ЭВМ
Элемент ЭВМ – часть узла или логической, структурной или
физической организации ЭВМ, обладающая определенной самостоятельностью по отношению ко всему узлу (или ЭВМ).
74
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
ГЛАВА 5. ОСНОВНЫЕ ХАРАКТЕРИСТИКИ ЭВМ
С точки зрения специалиста по защите информации, электронная вычислительная машина как объект профессиональной деятельности обладает рядом необходимых и важных для него технических,
эксплуатационных и организационных характеристик, обеспечивающих понятие архитектуры ЭВМ в широком смысле. К ним относят:
– быстродействие;
– производительность;
– надежность;
– точность;
– достоверность;
– безопасность.
Понятие «архитектура ЭВМ» в узком смысле рассматривается
с помощью группы функциональных характеристик, куда входят:
– тактовая частота;
– емкость запоминающих устройств;
– разрядность машины и кодовых шин интерфейсов;
– типы системного и локального интерфейсов и др.
5.1. Быстродействие
Одной из важнейших характеристик ЭВМ является
быстродействие.
Быстродействие ЭВМ – число команд (элементарных операций), выполняемых вычислительной машиной за единицу времени.
В составе ЭВМ применяются операции, состоящие из команд,
различных по длительности выполнения. В связи с этим быстродействие ЭВМ характеризуется либо предельным (пиковым) быстродействием, когда оценивается выполнение операций типа «регистррегистр», состоящих из самых коротких команд процессора, либо
средним быстродействием при выполнении некоторой эталонной смеси различных операций.
Например, для 64-разрядного процессора Intel Itanium 1,0 ГГц
самое малое время выполнения команды в целочисленном арифметико-логическом устройстве составляет 1 нс (1 такт работы процессора)
[28], что определяет теоретическое предельное быстродействие работы всей ЭВМ, равное 1 млрд команд за 1 с. При этом на эталонной
смеси тестов среднее быстродействие значительно хуже – около
3 млн операций в секунду, где в их составе используются команды
75
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
различной длительности, требующие обработки в разных блоках
и узлах процессора и ЭВМ в целом.
В настоящее время принятыми единицами измерения быстродействия служат:
– MIPS (Mega Instruction Per Second) – миллион операций в секунду над числами с фиксированной запятой (точкой);
– MFLOPS (Mega FLoating Operations Per Second) – миллион
операций над числами с плавающей запятой (точкой).
– GFLOPS (Giga FLoating Operations Per Second) – миллиард
операций над числами с плавающей запятой (точкой).
– TFLOPS (Tera FLoating Operations Per Second) – триллион
операций над числами с плавающей запятой (точкой).
5.2. Производительность
Реальное быстродействие (не предельное или среднее), для
достижения которого и разрабатывают вычислительные машины,
сильно зависит от класса решаемых на ЭВМ задач. Это не позволяет
получить достоверные оценки для сравнения различных типов ЭВМ.
В связи с этим вместо быстродействия вводят другую характеристику,
являющуюся более универсальным показателем, поскольку быстродействие зависит от порядка прохождения задач через ЭВМ. Такой
характеристикой является производительность ЭВМ – объем работ,
выполняемых на ЭВМ за единицу времени.
Под работой понимают число задач [5] или количество эталонных алгоритмов [1], выполняемых на ЭВМ за определенное время.
Для обеспечения корректного сравнения различных типов
ЭВМ создаются специальные смеси тестов, имитирующих некую
стандартную нагрузку от определенной категории пользователей и
включающих фрагменты реальных задач, характерных для данной категории. В эти смеси входят, например, задачи оценки производительности при работе с числами с плавающей точкой, расчет параметров для 3D-графики и т. п. Также к ним относятся: тест LINPACK,
группа тестовых программ SPEC CPU (SPEC CPU 89, SPEC CPU 92,
SPEC CPU 95, SPEC CPU 2000 и т. д.), Stream, CPU-rate и др.
5.3. Надежность
Надежность – способность ЭВМ при определенных условиях
выполнять требуемые функции в течение заданного периода времени.
Надежность характеризует ЭВМ как сложную организационнотехническую систему в соответствии со стандартом ISO (Междуна-
76
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
родная организация стандартов) 2382/14–78. Степень надежности системы зависит от степени надежности входящих в нее элементов.
5.4. Точность
Точность – возможность различать почти равные значения
(стандарт ISO 2382/2–76).
Точность получения результатов обработки в основном определяется разрядностью ЭВМ, а также используемыми структурными
единицами представления информации (байтом, словом, двойным
словом).
Во многих областях применения ЭВМ не требуется высокой
точности, например, при обрабатывании текстов и документов, управлении технологическими процессами в промышленности. При выполнении сложных расчетов необходимо использовать более высокую
разрядность (32, 64, 128 и более), обеспечивающую бóльший диапазон
представления и обработки данных.
5.5. Достоверность
Достоверность – свойство информации быть правильно воспринятой.
Данное свойство характеризуется вероятностью получения
безошибочных
результатов
и
контролируется
аппаратнопрограммными средствами самой ЭВМ и, при необходимости, путем
решения эталонных задач и повторных расчетов.
5.6. Безопасность
Характеристика безопасности ЭВМ (ВС) отражает свойство
компьютерной безопасности, представляемое в узком и широком
смыслах [45].
Компьютерная безопасность в широком смысле – это свойство компьютерной информации, ЭВМ, системы ЭВМ, сети ЭВМ
обеспечивать с требуемой вероятностью защиту компьютерной информации (данных) от утечки, хищения, утраты, несанкционированного доступа, уничтожения, искажения, модификации, копирования,
блокирования, а также защита ЭВМ, системы ЭВМ, сети ЭВМ от неправомочного доступа, создания, использования и распространения
вредоносных программ, нарушения правил эксплуатации, несанкционированной модификации программ и т. п.
Компьютерная безопасность в узком смысле – это свойство
компьютерной информации с требуемой вероятностью обеспечить ее
защиту от утечки, хищения, утраты, несанкционированного уничтожения, искажения, модификации, копирования, блокирования и т. п.
77
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Таким образом, под характеристикой безопасности ЭВМ (ВС)
понимается защищенность ЭВМ или ВС от неправомочного доступа,
создания, использования и распространения вредоносных программ,
нарушения правил эксплуатации, несанкционированного изменения
программ, незаконной модификации или разрушения их компонентов.
5.7. Функциональные характеристики
Кроме основных для пользователя важны и функциональные
характеристики ЭВМ:
1. Тактовая частота – это частота, на которой работают микропроцессор, системная шина, оперативная память. Чаще всего ЭВМ
оценивают по тактовой частоте микропроцессора, сопоставляя ее с
общей производительностью. Зная тактовую частоту, можно достаточно точно определить время выполнения любой машинной операции.
2. Емкость запоминающих устройств. Емкость памяти измеря-ется количеством структурных единиц информации, которое может
одновременно находиться в памяти. Этот показатель позволяет определить объем программы и данных, которые могут быть одновременно размещены в памяти.
Отдельно характеризуют емкость оперативной памяти и внешних запоминающих устройств. При этом следует иметь в виду, что
увеличение емкости оперативной памяти в 2 раза дает повышение
производительности ЭВМ при решении сложных задач примерно в 1,7
раза [6].
К описываемой функциональной характеристике можно отнести виды и емкость сверхбыстродействующей памяти – кэш-памяти,
позволяющей значительно (до 20 % [6]) повысить производительность
ЭВМ.
3. Разрядность машины и кодовых шин интерфейса. Разрядность – это максимальное количество разрядов двоичного числа, над
которым одновременно может выполняться машинная операция, в том
числе и операция передачи информации. Чем больше разрядность,
тем, при прочих равных условиях, будет выше и производительность
ЭВМ.
4. Типы системного и локальных интерфейсов. Разнообразные
типы интерфейсов обеспечивают различные скорости передачи данных между подсистемами ЭВМ, а также позволяют подключать разное количество и виды периферийных устройств.
5. Наличие и типы внешних устройств ввода-вывода и периферийных устройств.
6. Тип операционной системы.
7. Стоимость.
8. Габариты, масса и др.
78
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
ГЛАВА 6. КЛАССИФИКАЦИЯ СРЕДСТВ
ВЫЧИСЛИТЕЛЬНОЙ ТЕХНИКИ
Рассмотрение вопроса о классификации СВТ различных поколений, типов, предназначения, классов, отличающихся своими областями применения, техническими характеристиками и вычислительными возможностями, может осуществляться с учетом ряда оснований (показателей) классификации:
– поколений;
– различных целей применения СВТ;
– принципа действия;
– этапов создания;
– применяемой элементной базы;
– назначения;
– способа организации вычислительного процесса;
– функциональных возможностей;
– способности к параллельной обработке данных и других.
В связи с тем, что не существует однозначно принятой систематизации, СВТ, ниже приведены примеры обобщенных подходов к
классификации электронных средств вычислительной техники по отдельным ее показателям [5, 25].
6.1. Классификация СВТ по принципу дейс твия
В соответствии с используемой формой представления информации, СВТ делятся на три класса (рис. 6.1), рассмотренных ранее в гл. 1.
В цифровых машинах обрабатываемая информация представляется в виде множества двоичных разрядов или бит, при этом любое
ее видоизменение (обработка) сводится к преобразованию бит с помощью нескольких простых операций.
В аналоговых вычислительных машинах обрабатываемая информация представляется значениями аналоговых величин: тока,
напряжения, угла поворота какого-то механизма и т. п. АВМ совмещают настраиваемую оператором скорость выполнения операций с не
очень высокой точностью вычислений (погрешность составляет до 5 %).
АВМ предназначены для решения математических задач, содержащих
дифференциальные уравнения и не требующих сложной логики.
Кроме того, существуют гибридные (аналого-цифровые) вычислительные машины, которые работают с информацией, представленной и в цифровой, и в аналоговой формах. Применяются они для
решения задач управления сложными быстродействующими техническими комплексами.
79
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Классификация СВТ по принципу действия
Цифровые
вычислительные
машины
Аналоговые
вычислительные
машины
Гибридные
вычислительные
машины
Рис. 6.1. Классификация СВТ по принципу действия
6.2. Классификация СВТ по сфере применения
Вариантом такой классификации является предложенный академиком В. М. Глушковым взгляд на существование трех глобальных
сфер деятельности человека, которые требуют использования качественно различных типов (классов) ЭВМ [5] (рис. 6.2):
Классификация СВТ по сфере применения
ЭВМ для автоматизации вычислений
ЭВМ для систем управления
ЭВМ для решения задач искусственного интеллекта
Рис. 6.2. Классификация СВТ по сфере применения
1. Для автоматизации вычислений. Отличительной особенностью этого класса является наличие хорошей математической основы,
заложенной в связи с развитием математических наук и их приложений для проведения крупномасштабных вычислений в авиации, ракетостроении, космических исследованиях, оборонной промышленности
и др.
2. Для систем управления. Этот класс появился примерно
в 60-е гг. XX вв., когда ЭВМ стали интенсивно внедряться в контуры
управления автоматических и автоматизированных систем. ЭВМ, используемые в управлении, кроме вычислений обеспечивают автоматизированный сбор данных и распределение результатов обработки.
3. Для решения задач искусственного интеллекта, которые
предполагают получение не точного результата, а чаще всего, осред-
80
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
ненного в статистическом, вероятностном смысле. К ним относятся
задачи робототехники, доказательства теорем, машинного перевода
текстов с одного языка на другой, планирования с учетом неполной
информации, составления прогнозов, моделирования сложных процессов и явлений и т. д.
Для технического обеспечения этих задач разрабатываются качественно новые структуры ЭВМ с большим количеством вычислителей (ЭВМ или процессорных элементов), обеспечивающих параллелизм в вычислениях.
6.3. Классификация СВТ по производительн ости
Несмотря на неуклонный рост скорости новых ЭВМ, принята
относительно устойчивая классификация СВТ по производительности
(рис. 6.3).
Классификация СВТ по производительности
Супер
ЭВМ
Настольные
ПК
Большие
ЭВМ
Переносные
ПК
(ноутбуки)
МиниЭВМ
ПКблокноты
Микро
ЭВМ
КПК
Встраиваемые микропроцессоры
Электронные
записные
книжки
Рис. 6.3. Классификация СВТ по производительности
6.3.1. СуперЭВМ
Назначение суперЭВМ – решение крупномасштабных вычислительных задач (например, в ядерной физике, предсказании погоды,
космических исследованиях, генной инженерии и др.), обслуживание
крупнейших информационных банков данных.
СуперЭВМ появились в 1976 г. в связи с выпуском первого
сверхбыстродействующего компьютера фирмы «Cray Research».
СуперЭВМ обычно имеют оригинальную архитектуру, вследствие чего обладают высокой производительностью. Они разрабатываются под конкретную задачу или группу однотипных задач, решение которых на существующей вычислительной технике занимает
81
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
большое время или имеет высокую стоимость. Например, при создании супер-ЭВМ GF-11 (Gigaflop-11) с быстродействием 11 млрд.
оп./с предварительные расчеты, проведенные фирмой «IBM», показали, что при использовании новой ЭВМ решение задачи по уточнению
массы протона на основе квантовой хромодинамики может быть выполнено за 1,5 – 4 месяца с точностью до 10 %. Решение же этой задачи на существующей вычислительной технике требовало около 15 лет
[5].За последние годы были достигнуты значительные успехи
в создании систем, способных выполнять большие объемы вычислений.
При этом разработчики пришли к выводу, что единственным способом конструирования масштабируемых систем с производительностью в несколько терафлопс является использование параллельно работающих машин [47].
Примером такой суперЭВМ является высокопроизводительный
суперкомпьютер Blue Gene/L, построенный на основе масштабируемой архитектуры и содержащий 217= 131 072 вычислительных ядер с
общей пиковой производительностью 367 терафлопс. Машина построена по сотовой архитектуре, то есть из однотипных блоков, что
предотвращает появление «узких мест» при расширении системы.
Применения Blue Gene/L находит в военной области – для сложного
моделирования физических процессов в атомном оружии, для углубленных исследований структуры белков.
На этом суперкомпьютере выполнялось моделирование взаимодействий 16 млн атомов в образце тантала, застывающего под давлением, изучалось появление раковин в металле. Взаимодействие при
этом более 2,1 млрд атомов моделировалось в динамике.
6.3.2. Большие ЭВМ
Большие ЭВМ (mainframe – мэйнфреймы) предназначены для
комплектования ведомственных, территориальных и региональных
вычислительных центров для обработки больших объемов информации (работа с базами данных), управления вычислительными сетями и
их ресурсами (в качестве больших серверов), решения научнотехнических задач.
Большие ЭВМ по производительности уступают суперЭВМ, но
охватывают более широкий круг задач. Мультипроцессорная архитектура позволяет организовывать многопользовательский режим работы
и подключать до нескольких сот рабочих мест. Мэйнфреймы обладают относительно большой оперативной (от 512 Мбайт до 10 Гбайт и
более) и внешней (от 100 Гбайт до нескольких терабайт и более) памятью.
82
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Мэйнфреймы представляют собой многопроцессорные системы, содержащие один или несколько центральных и периферийных
процессоров с общей памятью, связанных между собой высокоскоростными магистралями передачи данных. Основная вычислительная
нагрузка при этом ложится на центральные процессоры, а периферийные процессоры (по терминологии «IBM» – селекторные, блокмультиплексные, мультиплексные каналы и процессоры телеобработки) обеспечивают работу с широким перечнем периферийных
устройств.
Основными разработчиками больших ЭВМ являются компании:
– «IBM» (модельные ряды IBM ES/9000, S/390, AS/400 и др.);
– «Amdahl» (мэйнфреймы Millennium 400, 500, 700, 800),
«ICL», «Siemens Nixdorf»;
– другие.
6.3.3. Мини-ЭВМ
Мини-ЭВМ (средние ЭВМ) широкого назначения предназначены для управления сложными технологическими производственными процессами, однако обладают ограниченными возможностями обработки данных. Также они используются для управления распределенной обработкой информации в качестве сетевых серверов (многопользовательских ЭВМ).
Мини-ЭВМ разрабатываются для решения широкого класса задач. По сравнению с мэйнфреймами мини-ЭВМ работают со словами
меньшей длины, имеют ограниченную оперативную память и относительно небольшое быстродействие, вследствие чего дешевле, проще в
эксплуатации. Кроме того, они имеют меньшие размеры.
Серийный выпуск мини-ЭВМ начался в середине 60-х г. ХХ в.
прошлого века в качестве небольших и дешевых ЭВМ, предназначенных для установки непосредственно на предприятиях и в организациях, где использование больших высокопроизводительных машин экономически невыгодно. Важным достоинством мини-ЭВМ была их
сравнительная неприхотливость к условиям эксплуатации – они не
предъявляли жестких требований к окружающей температуре, влажности и чистоте воздуха.
В настоящее время существуют ПЭВМ, превосходящие миниЭВМ прошлого века по производительности, в связи с чем термин
83
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
«мини-ЭВМ» употребляется редко, уступая понятиям «рабочая станция» и «персональный компьютер».
Рабочая станция (WorkStation) – это абонентская система,
специализированная на выполнении прикладных задач пользователя в
многозадачном режиме. Разрабатывается она на базе мощного компьютера, нередко с дополнительными специализированными устройствами:
– профессиональными графическими ускорителями;
– измерительными приборами;
– устройствами видеовхода;
– другими.
Широко распространены рабочие станции корпораций SUN
Microsystems и «SGI» (Silicon Graphics). Рабочую станцию нередко
именуют рабочим местом (АРМ – автоматизированное рабочее место). Изначально рабочие станции были предназначены для работы в
составе информационно-вычислительной сети.
6.3.4. МикроЭВМ
МикроЭВМ (персональные ЭВМ) предназначены для удовлетворения индивидуальных потребностей пользователей. Обычно
к ПЭВМ относят недорогой компьютер, разработанный на базе одного
микропроцессора с необходимой пользователю периферией для обработки различной информации (текста, звука, изображений и т. д.). Он
обладает такими качествами, как:
– невысокая стоимость;
– автономность эксплуатации (без особых требований к условиям окружающей среды);
– «дружественность» интерактивного программного обеспечения;
– высокая надежность работы.
К микроЭВМ можно также отнести:
– настольный персональный компьютер (ПК);
– ноутбук;
– блокнотный ПК (субноут);
– карманный ПК (КПК)
– другие.
В настоящее время в мировом парке компьютерной техники
насчитывается около 90 % микроЭВМ от общего количества компьютеров. Наибольшей популярностью пользуются ПЭВМ типа IBM PC и
их клоны, на втором месте – ПК фирмы Apple (Macintosh) и т. д.
84
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
6.3.5. Вст раиваемые микропроцессоры
Встраиваемые микропроцессоры предназначены для автоматизации управления отдельными устройствами и механизмами. Построенные на одной или нескольких СБИС, они содержат все необходимые логические компоненты для организации полноценного компьютера небольшой производительности.
Блоки обработки данных и управления, построенные на базе
встраиваемых микропроцессоров, используются в бытовых приборах,
системах технологического контроля и управления, периферийных
устройствах ЭВМ, оргтехнике и т. д.
6.3.6. Сравнит ельные характ ерист ики классов СВТ
по производит ельност и
Сравнительные характеристики указанных классов современных ЭВМ (ВС) представлены в табл. 6.1 [6].
Таблица 6.1
Сравнительные характеристики классов современных ЭВМ (ВС)
Классы ЭВМ (ВС)
Характеристики
большие минимикросуперЭВМ
ЭВМ
ЭВМ
ЭВМ
Производительность,
10 – 1
3 8
2 4
10 – 100
10
10
10
10
MFLOPS
000
Емкость оперативной
20 – 5 10 – 4
2 103 105 512 – 10 000 000
памяти, Мбайт
000
Емкость ВЗУ, Гбайт
500 – 5 000
100 – 1
80 – 500 40 – 250
000
Разрядность, бит
64 – 256
64 – 128
32 – 128 32 – 128
6.4. Классификация СВТ по классу обрабатываемых
задач
Каждая задача может быть отнесена к определенному классу
в зависимости от типа алгоритма, типов данных, разрядности и формата их представления, а также размерности. Класс задач может быть
широким (включающим разнообразные задачи) либо узким.
85
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
По классу обрабатываемых задач все ЭВМ и ВС подразделяются (рис. 6.4) [9]:
– на универсальные (общего назначения);
– проблемно-ориентированные;
– специализированные.
Классификация СВТ по классу обрабатываемых задач
Универсальные
(общего
назначения)
Проблемноориентированные
Специализированные
Рис. 6.4. Классификация СВТ по классу обрабатываемых задач
Универсальные ЭВМ (ВС) обеспечивают решение широкого
класса задач с высоким быстродействием. При этом они способны
решать задачи и других классов, но с меньшей производительностью
(на порядок или несколько порядков).
Характерными чертами универсальных ЭВМ являются:
– высокая производительность;
– большая емкость оперативной памяти;
– развитая система ввода-вывода данных с возможностью подключения внешних устройств широкой номенклатуры;
– разнообразие форм обрабатываемых данных (двоичных, десятичных, символьных) при большом диапазоне их изменений и высокой точности представления и т. д.
Специализированные ЭВМ (ВС) с высоким быстродействием
решают только узкий класс задач. Необходимость в специализированных машинах возникает в тех случаях, когда решаемые задачи встречаются довольно часто или отсутствуют другие способы достижения
требуемого быстродействия при решении важных стратегических
проблем. Стоимость специализированных ЭВМ обычно высока из-за
небольшой потребности в них по сравнению с ЭВМ (ВС) других классов.
К специализированным ЭВМ относят программируемые микропроцессоры специального назначения, адаптеры и контроллеры для
управления отдельными несложными устройствами и процессами,
устройства согласования и сопряжения работы узлов ЭВМ (ВС) и др.
Проблемно-ориентированные ЭВМ (ВС) с точки зрения ширины класса обрабатываемых задач занимают промежуточное положе-
86
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
ние. Проблемная ориентация достигается при помощи добавления к
универсальной ЭВМ (ВС) дополнительных аппаратных средств, за
счет которых можно получить высокую производительность при решении более узких задач. К проблемно-ориентированным относят: системы цифровой обработки сигналов, обработки графической информации, логического вывода и др. Кроме того, к этому же классу ЭВМ
принадлежат системы для работы с базами данных и знаний [9].
6.5. Классификация СВТ по типам структур
вычислительных машин и систем
При самом общем подходе к рассмотрению организации СВТ
выделяют следующие основные типы структур ВМ и ВС (рис. 6.5):
– для вычислительных машин – ЭВМ с непосредственными
связями между узлами и на основе общей шины;
– для вычислительных систем – ВС с общей и с распределенной памятью.
Характеристика типовых структур ВМ и ВС более подробно
будет рассматриваться ниже.
Классификация СВТ по типам структур ВМ и ВС
Типовые структуры ВМ
С непосредственными
связями
На основе
общей шины
Типовые структуры ВС
С общей
памятью
С распределенной
памятью
Рис. 6.5. Классификация СВТ по типам структур ВМ и ВС
6.6. Классификация вычислительных систем
В настоящее время существует более двадцати различных
классификаций архитектур параллельных компьютеров [10], среди которых находят отражение архитектуры современных ЭВМ, архитектуры, ориентированные на программное обеспечение, объектно ориентированные архитектуры, универсальные и специализированные
ЭВМ и т. д. Более подробное их рассмотрение будет представлено в
87
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
разделе дисциплины, касающемся вычислительных систем. Здесь
приведены лишь названия ряда существующих классов ВС [1].
1. Вычислительные системы класса SIMD (Single Instruction
Multiple Data – одиночный поток инструкций, множественный поток
данных):
– векторные и векторно-конвейерные;
– матричные;
– ассоциативные;
– с систолической структурой;
– со сверхдлинным командным словом;
– с явным параллелизмом команд.
2. Вычислительные системы класса MIMD (Multiple Instruction
Multiple Data – множественный поток инструкций, множественный
поток данных):
– симметричные мультипроцессорные (SMP);
– кластерные;
– с массовой параллельной обработкой (MPP);
– с неоднородным доступом к памяти (NUMA);
– на базе транспьютеров;
– с обработкой по принципу волнового фронта.
3. Потоковые и редукционные вычислительные системы:
– с управлением вычислениями от потока данных;
– статические потоковые;
– динамические потоковые;
– макропотоковые;
– с гиперпотоковой обработкой;
– с управлением вычислениями по запросу.
88
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
ГЛАВА 7. БАЗОВЫЕ ПРЕДСТАВЛЕНИЯ ОБ ЭВМ
7.1. Базовые функции и основные операции
Любая электронная вычислительная машина обеспечивает ряд
важных для пользователя и области применения функций, сводимых к
четырем базовым [7] (рис. 7.1):
Функция
обработки
данных
Функция
хранения
данных
Функция
обмена
данными
Функция
управления
Рис. 7.1. Базовые функции ЭВМ
– обработка данных, представленных в различных формах,
с широким диапазоном выполняемых операций обработки. При этом
реализация существующего многообразия операций может быть сведена к нескольким базовым методам обработки;
– хранение данных, обеспечиваемое ЭВМ в процессе обработки
данных и заключающееся в том, что осуществляется не только временное хранение промежуточных результатов и данных операционной системы, обрабатываемых в текущий момент времени, но и долговременное сохранение файлов данных, которые могут обрабатываться или обновляться по мере необходимости;
– обмен данными (перемещение данных, ввод-вывод) – процесс
перемещения данных между ЭВМ и операционной средой, осуществляемый периферийными устройствами, входящими в состав операционной среды. При обмене данными с удаленными устройствами реализуется процесс их передачи;
– управление, предполагающее реализацию ЭВМ всех вышеуказанных функций в определенной последовательности. В ЭВМ
функция управления сводится к распределению ресурсов и управлению процессом выполнения других функций в процессе отработки
команд программы.
Реализация той или иной функции ЭВМ включает выполнение
ряда операций, сводимых, как и сами функции, к нескольким основным. Основные операции, осуществляемые в ЭВМ (рис. 7.2 – 7.5):
89
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Абонент 1 Абонент 2
Абонент 1
Вводвывод
Вводвывод
Управление
Управление
Хранение
Обработка
Хранение
Обработка
ЭВМ
ЭВМ
Рис. 7.2. Операция
перемещения данных
Рис. 7.3. Операция хранения
и обмена данными
Абонент 1
Вводвывод
Вводвывод
Управление
Хранение
Управление
Обработка
Хранение
ЭВМ
Обработка
ЭВМ
Рис. 7.4. Операция обработки
и хранения внутренних данных
Рис. 7.5. Операция обработки
и хранения внешних данных
1) перемещение данных от одного абонента к другому без изменения семантики информации (рис. 7.2);
2) хранение данных и обеспечение обмена информацией в обе
стороны между периферийными устройствами и средствами обеспечения функции хранения (рис. 7.3);
90
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
3) обработка (преобразование) данных, которые ЭВМ извлекает из хранилища и туда же возвращает, но уже результаты без взаимодействия с внешней средой (рис. 7.4);
4) обработка (преобразование) данных, которые поступают от
абонента или абонентов из внешней среды, а результаты помещаются
в память на хранение (рис. 7.5).
7.2. Структурная и функциональная организ ация
ЭВМ
Электронная вычислительная машина (вычислительная система) в зависимости от предназначения осуществляет все вышеописанные функции.
При реализации функции хранения данные помещаются в память в виде двоичных разрядов (битов), организованных в слова. Основным информационным элементом в компьютере является слово.
Оно может делиться на байты (8 бит) и состоять из одного или нескольких из них.
Функция преобразования (обработки) данных реализуется как
выполнение последовательности простых однозначных операций над
содержимым отдельных слов. Наиболее распространенными операциями по обработке данных являются простейшие арифметические операции над числами (сложение, вычитание, умножение и т. д.) и логические операции булевой алгебры над битами слов (конъюнкция,
дизъюнкция и т. д.). Устройство или совокупность устройств, реализующих в ЭВМ указанные операции, называется арифметикологическим устройством (АЛУ).
Все множество слов, с которыми работает АЛУ, размещается
в устройстве, осуществляющем еще одну базовую функцию – хранения данных, и называется памятью. Все слова в памяти компьютера
имеют адрес, по которому их отличают и распознают. Каждый адрес
связан с конкретным физическим местом в памяти. Структура памяти
может быть простой или сложной. Ее сложность заключается в разнородности по своему строению, в различном времени обращения к отдельным словам и др. При сложной структуре говорят не просто о
памяти, а об иерархии запоминающих устройств (ИЗУ). В первую
очередь, в ней выделяют основную память (ОП) и вторичную, называемую иногда внешней (внешние запоминающие устройства, ВЗУ).
Основная память – это память, к которой центральный процессор может обращаться напрямую для чтения или записи информации.
Вторичная память имеет значительно больший объем и предназначена для долгого хранения информации, к которой обращаются
реже, чем к основной. Доступ к ней обычно реализуется через основную память.
91
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Получение информации из внешней (операционной) среды
с помощью некоторого входного языка, преобразование ее в битовую
форму и передача для обработки в АЛУ организуются с помощью аппаратно-программных средств, называемых системами или устройствами ввода-вывода (СВВ, УВВ). Устройства ввода-вывода реализуют третью базовую функцию ЭВМ – перемещения данных из внешней среды от абонентов и обратно. К УВВ относятся устройства,
предназначенные для непосредственной работы с человекомоператором, с каким-либо оборудованием, а также для связи с удаленными абонентами.
Все действия, связанные с организацией процесса преобразования информации, описываются с помощью системы команд.
Система команд всегда устроена таким образом, что выполнение каждой команды однозначно определяет следующую. Любой
процесс преобразования информации описывается с помощью конкретной совокупности машинных команд из числа возможных для
данной ЭВМ, называемой машинным кодом. Руководство процессами
загрузки в память машинного кода и данных, вводом-выводом данных, перемещением информации между АЛУ, ИЗУ и УВВ, обработки
в процессоре осуществляет устройство управления (УУ), реализующее еще одну базовую функцию ЭВМ – управление.
Устройство управления должно обеспечивать одновременную
работу различных устройств компьютера на всех уровнях решения задачи и в соответствии с этим требованием иметь иерархическую распределенную структуру. Иными словами, УУ должно одновременно
уметь организовывать быстрые процессы арифметических
и логических операций в АЛУ и значительно более медленные процессы в
УВВ. Совокупность УУ, АЛУ и блока наиболее быстрой памяти
называется центральным процессором (ЦП).
Таким образом, исходя из описанных устройств и блоков, реализующих базовые функции и выполняющих основные операции,
а также из связей между этими блоками, логическую организацию
ЭВМ можно представить в следующем виде (рис. 7.6).
Центральный процессор
АЛУ
УУ
УВВ
ИЗУ
Рис. 7.6. Логическая организация ЭВМ
92
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Структурная организация ЭВМ с информационными связями
и связями управления от УУ представлена на рис. 7.7. Электронные
вычислительные машины с такой организацией имеют названия
«обыкновенный», «однопроцессорный», «фон-неймановской архитектуры» и др. [10].
Центральный процессор
УУ
АЛУ
ВЗУ
ОП
УВВ
связи управления
информационные связи
Рис.7.7. Структурная организация фон-неймановской ЭВМ
Неотъемлемой частью современных компьютеров является система шин (внутренняя коммуникационная система, ВКС), обеспечивающая практически весь комплекс процессов взаимодействия блоков
ЭВМ. В ней выделяется системная шина (в другой терминологии –
системная магистраль), связывающая между собой основные блоки
ЭВМ: ЦП, ОП и (в зависимости от архитектуры вычислительной машины) УВВ.
ВКС характеризуется:
– совокупностью сигнальных линий с их физическими, механическими и электрическими характеристиками;
– используемыми сигналами арбитража, состояния, управления
и синхронизации;
– протоколами взаимодействия подключенных к ВКС
устройств.
Подключение блоков ЭВМ к системе шин осуществляется через стандартные устройства сопряжения – интерфейсы.
Интерфейс представляет собой совокупность шин (линий) для
передачи электрических сигналов между блоками ЭВМ и алгоритма,
описывающего порядок взаимодействия (сопряжения) блоков.
Организация компьютера, включающая основные блоки, взаимодействующие посредством алгоритмов и протоколов системы шин
93
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
и обеспечивающие основные функции ЭВМ при выполнении программы, образует функциональную организацию ЭВМ (рис. 7.8).
Центральный процессор
АЛУ
Ри
Ру
Ру
УУ
Ри
ОП
Ру
Ри
Ру
Ри
Ру
ВКС
Ри
Ру
ВЗУ
Ри
Ру
УВВ
...
УВВ
Ру
протоколы управления
Ри
протоколы информационного
взаимодействия
Рис. 7.8. Функциональная организация ЭВМ
94
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
ГЛАВА 8. КОНЦЕПЦИЯ МАШИНЫ С ХРАНИМОЙ
В ПАМЯТИ ПРОГРАММОЙ
В основе современной организации ЭВМ лежит идея представления алгоритма решения задачи в виде программы последовательных
вычислений. Программа – это «упорядоченная последовательность
команд, подлежащих обработке» (стандарт ISO 2382/1–84).
ЭВМ, в которой закодированные определенным образом команды программы хранятся в памяти, называется машиной с хранимой
в памяти программой (МХПП). Концепция построения МХПП возникла, как это всегда бывает при определенном уровне развития общества, у нескольких ученых в 30  40-е гг. XX в., когда создавались и
применялись электрические релейно-механические вычислительные
устройства. Однако в практическом плане более определенно эта концепция была высказана создателями электронного калькулятора
ENIAC П. Эккертом, Дж. Мочли и Дж. фон Нейманом, а окончательно
сформулирована Дж. фон Нейманом в 1945 г. в отчете, содержащем
описание EDVAC и основные принципы построения машины (Von
Neumann J. First Draft of a Report on the EDVAC. Moore School,
University of Pennsylvania, 1945) [7].
В СССР принципы построения ЭВМ с хранимой в памяти программой независимо от Дж. фон Неймана и более полно обосновал С.
А. Лебедев в октябре-декабре 1948 г.
Для сравнения, принципы построения ЭВМ с хранимой в памяти программой по фон Нейману и Лебедеву представлены в табл.
8.1 [18, 19].
Таблица 8.1
Принципы построения ЭВМ с хранимой в памяти программой
№
Принципы построения ЭВМ
Принципы построения ЭВМ
п/
по фон Нейману
по С. А. Лебедеву
п
1
2
3
1 Машины на электронных элементах В состав ЭВМ должны входить
должны работать не в десятичной, а в устройства арифметики, памяти,
двоичной системе исчисления
ввода-вывода информации, управления
2 Программа должна размещаться
в Программа вычислений кодируется и
одном из блоков машины – запомина- хранится в памяти подобно числам
ющем устройстве, обладающем достаточной емкостью и соответствующими
скоростями выборки и записи команд
программы
95
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Окончание табл. 8.1
1
3
2
3
Программа, так же, как и числа, с кото- Для кодирования чисел и команд
рыми оперирует машина, записывается в следует использовать двоичную сидвоичном коде. Таким образом, по форме стему счисления
представления команды и числа однотипны. Это обстоятельство приводит к следующим важным последствиям:
 промежуточные результаты вычислений, константы и другие числа могут
размещаться в том же запоминающем
устройстве, что и программа;
 числовая форма записи программы
позволяет машине производить операции над величинами, которыми закодированы команды программы
4
Трудности физической реализации запоминающего устройства, быстродействие которого соответствует скорости
работы логических схем, требует иерархической организации памяти
Арифметическое устройство машины
конструируется на основе схем, выполняющих операцию сложения. Создание
специальных устройств для выполнения
других операций нецелесообразно
В машине используется параллельный
принцип организации вычислительного
процесса (операции над словами производятся одновременно по всем разрядам)
Отсутствует
5
6
7
Память строится по иерархическому
принципу
В число операций помимо арифметических вводятся логические: сравнения условного и безусловного переходов, конъюнкция, дизъюнкция,
отрицание
Вычисления должны осуществляться
автоматически на основе хранимой в
памяти программы и операций над
командами
Для вычислений используются численные методы решения задач
Сущность концепции машины с хранимой в памяти программой можно свести к четырем основным принципам [1]:
– двоичного кодирования;
– программного управления;
– однородности памяти;
– адресности.
8.1. Принцип двоично го кодирования
96
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Вся информация в ЭВМ (и данные, и команды) закодирована
в двоичной системе счисления в виде логических «0» и «1».
Информация в двоичном виде в ЭВМ используется в различных форматах представления, которые стандартизуются в рамках
разрабатываемой архитектуры или группы архитектур ЭВМ.
В общем случае формат представления данных (числовой информации) предполагает наличие двоичного поля знака числа и многоразрядного поля значащих разрядов (рис. 8.1).
15 14
0
1 1 0 0 1 1 1 1 0 1 0 1 1 0 1 1
Поле значащих разрядов
Поле знака числа
Рис. 8.1. Вариант формата представления данных
Формат представления команд (рис. 8.2) обычно имеет поля:
 для кода операции (то есть указания процессору на то, какую
операцию необходимо выполнить на данном шаге программы);
 адресов объектов (операндов), над которыми должна быть
проведена вышеуказанная операция, и адрес, куда необходимо поместить результат выполненной операции.
15
12 11
8 7
4 3
0
1 1 0 0 1 1 1 1 0 1 0 1 1 0 1 1
Адрес 1-го
операнда
Операционная
часть
Адрес 2-го
операнда
Адрес
результата
Адресная часть формата команды
Рис. 8.2. Вариант формата представления команд
8.2. Принцип программного управления
97
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Программа представляет собой последовательность команд,
соответствующих процессу вычислений. Каждая команда определяет
некоторую операцию из их набора для ЭВМ. Все команды хранятся
в ячейках памяти ЭВМ последовательно друг за другом и в этой же
последовательности выполняются. Для изменения последовательности их выполнения используются специальные команды.
8.3. Принцип однородности памяти
Команды и данные хранятся в одном и том же массиве ячеек
запоминающего устройства. Способ хранения одинаковый. Внешне
отличить их друг от друга не представляется возможным. Формат
представления числа проявляется только в процессе выполнения программы по способу использования информации из каждой ячейки.
Принцип однородности памяти позволяет производить над командами
точно такие же операции, что и над данными, в результате чего появляется возможность программной модификации существующих в
выполняемой программе команд.
Принцип однородности памяти лежит в основе преобладающей
на сегодня так называемой принстонской архитектуры ЭВМ, или
процессоров. Другой подход, применяемый в меньшей степени, предполагает реализацию отдельной памяти для данных и для команд, и
называется гарвардской архитектурой.
8.4. Принцип адресности
Под принципом адресности понимается, что все ячейки памяти, к которым напрямую (не обязательно последовательно) обращается центральный процессор, должны быть пронумерованы, то есть
иметь свои адреса.
Количество адресов (адресное пространство), к которым может
обратиться процессор, определяется разрядностью шины адреса. Если
размер установленной оперативной памяти в ЭВМ содержит большее
количество ячеек, чем адресов центрального процессора, то часть ячеек памяти, равная адресному пространству, будет иметь адреса,
оставшаяся же останется для процессора «невидимой» и окажется
бесполезной.
8.5. Недостатки архитектуры фон Неймана
и направления повышения эффективности
функционирования ЭВМ
98
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Архитектура фон Неймана является простой и логичной при
построении ЭВМ с хранимой программой, однако обладает несколькими существенными недостатками [9]:
– при выполнении каждой команды необходимо несколько раз
обращаться к памяти, где хранятся команды и данные;
– существует семантический разрыв между языками высокого
уровня (ЯВУ) и системой команд ЭВМ.
Понятие семантического разрыва проявляется в том, что на
машинном уровне объекты и соответствующие им операции редко
совпадают с объектами и операциями, использующимися в языках
программирования. Следствием семантического разрыва являются
высокая стоимость, большой объем, низкая эффективность и ненадежность программ, сложность компиляторов и операционных с истем.
Таким образом, распространенная в ЭВМ архитектура фон
Неймана принципиально накладывает ограничения на быстродействие
при выполнении программ, написанных на ЯВУ.
Для устранения указанных недостатков выделяют три подхода
к повышению эффективности функционирования ЭВМ [1, 9]:
1. Совершенствование внутренней структуры ЭВМ. Архитектура компьютера остается неизменной, а повышение производительности достигается за счет усовершенствований внутренней структуры,
например введения конвейера команд или использования различных
типов и уровней памяти (регистровой, кэш-памяти различных уровней, разделения кэш-памяти на память для команд и для данных и
пр.).
2. Повышение уровня машинного языка. Используются модифицированные системы команд, при этом на уровне машинного языка
сохраняется последовательный способ обработки.
3. Создание новых нетрадиционных архитектур. Это радикальный отход от архитектуры фон Неймана. Программы для компьютера разрабатываются изначально как параллельные, а сама ЭВМ
для их выполнения должна быть многопроцессорной или многомашинной.
Реализация подходов, направленных на повышение эффективности, в настоящее время привела к большому разнообразию архитектур и структур ЭВМ, используемых в реальных вычислительных системах.
99
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
ГЛАВА 9. МОДЕЛЬ ФУНКЦИОНИРОВАНИЯ ЭВМ
9.1. Этапы реализации обобщенного алгоритма
в виде модели функционирования ЭВМ
Порядок выполнения основных команд обрабатываемой программы существенно зависит от структурной организации ЭВМ.
Обобщенная схема алгоритма функционирования ЭВМ после загрузки
программы и обрабатываемых данных в основную память представлена на рис. 9.1.
Начало
Загрузка в счетчик команд
адреса первой команды
Извлечение из ОП первой
команды
Дешифрация кода команды.
Вычисление исполнительных
адресов операндов
Выборка операндов из ОП
Исполнение операции в
соответствии с дешифрованным
кодом команды. Запись
результата
Формирование адреса
следующей команды
Окончание
работы?
Нет
Да
Конец
Рис. 9.1. Обобщенная схема алгоритма функционирования ЭВМ
100
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Реализация обобщенного алгоритма в виде модели функционирования ЭВМ, построенной по принципам концепции хранимой в памяти машины программы, состоит из нескольких этапов.
Взаимодействие основных подсистем рассматриваемой ЭВМ 
центрального процессора (ЦП), памяти и устройств ввода-вывода 
осуществляется посредством системной магистрали (СМ).
Предварительный этап. Управляющая работой ЭВМ программа перед началом выполнения загружается в оперативную память
(ОП). Адрес первой выполняемой команды программы передается
процессору и запоминается в счетчике команд (СК) (рис. 9.2).
Центральный
СК
процессор
Этап
Оперативная
память
0
СМ
Шина адреса
Шина данных
Шина управления
Рис. 9.2. Предварительный этап функционирования ЭВМ
Счетчик команд является неотъемлемым элементом устройства
управления любой фон-неймановской ЭВМ. Упрощенный принцип
работы СК заключается в следующем. Так как соседние команды программы располагаются в последовательных ячейках памяти, то для
получения адреса следующей команды достаточно изменить показание двоичного СК на единицу. Тогда на следующем такте работы
ЭВМ для выполнения будет вызвана следующая команда, и далее таким же образом последовательно все остальные команды программы.
Для изменения последовательного выполнения программы достаточно
в СК вместо изменения текущего адреса команды на единицу записать
адрес новой команды. Другие названия СК: программный счетчик
(PC, Program Counter), указатель команды (IP, Instruction Pointer).
Этап 1. Начало работы процессора заключается в том, что адрес из СК (в котором всегда хранится адрес очередной команды) выставляется на шину адреса (ША) СМ. Одновременно на шину управления (ШУ) выдается команда «Выборка из ОП», которая воспринимается оперативной памятью (рис. 9.3).
101
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Этап
1
СК
ЦП
ОП
4
Считывание
адреса
ША
Адрес
ШД
Команда на
выборку
Получение команды
ШУ
Рис. 9.3. Этапы 1 и 4
Этап 2. Получив с ШУ команду, оперативная память считывает адрес с ША, находит ячейку с этим номером и ее содержимое выставляет на шину данных (ШД), а на ШУ выдает сигнал о выполнении
команды (рис. 9.4).
Этапы
ЦП
3
6
СК
РК
АЛУ
Этап
2
ОП
5
ША
Содержимое
ШД
ячейки
Число
Получение
уведомления Уведомление
ШУ
Рис. 9.4. Этапы 2, 3, 5 и 6
Этап 3. Процессор, получив по ШУ сигнал об окончании работы ОП, вводит число с шины данных на внутреннюю магистраль ЦП
и через нее пересылает введенную информацию в регистр команд
(РК) (рис. 9.4).
В регистре команд полученная команда разделяется на кодовую (операционную) и адресную части (см. рис. 8.2).
Код операции команды дешифруется и поступает в устройство
управления процессора для выработки сигналов, настраивающих процессор на выполнение заданной операции, и для определения адреса
следующей команды (который сразу заносится в СК).
В адресной части команды указан адрес операнда, с помощью которого должна быть выполнена требуемая операция. Для получения этого
операнда из памяти необходимо выполнение следующего этапа.
102
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Этап 4. повторяет этап 1: адресная часть команды выставляется на ША СМ и сопровождается сигналом «выборка из ОП» на ШУ.
Этап 5. повторяет этап 2: выбранная из ОП информация через
ШД поступает на внутреннюю магистраль ЦП. Далее операнд передается не в РК, как на этапе 3, а вводится в арифметическое устройство
АЛУ. На этом подготовка ЦП к выполнению операции заканчивается.
Этап 6. Начинается выполнение заданной операции в АЛУ в
соответствии с кодом команды.
Например, если в коде команды была указана операция сложения двух чисел, то первое число берется из специального регистра
АЛУ, называемого аккумулятором, а второе представляет собой загруженный операнд.
Аккумулятор – это регистр в АЛУ, на который возлагаются
различные функции. В аккумуляторе может храниться результат
предыдущей логической или арифметической операции, и в него же
будет заноситься результат выполнения очередной операции и т. д.
Пример справедлив для случая, если АЛУ построено по так
называемой аккумуляторной архитектуре, исторически возникшей
одной из первых. Существуют и другие архитектуры АЛУ: стековая,
регистровая, с выделенным доступом к памяти [1].
Этап 7. Результат выполнения операции выставляется микропроцессором на ШД, при этом на ША – адрес ОП, по которому этот
результат необходимо записать, а на ШУ выставляется команда «Запись в ОП». Получив с ШУ команду, ОП считывает адрес и данные с
СМ, организует запись данных по указанному адресу и после выполнения команды выставляет на ШУ сигнал, уведомляющий о том, что
число (данные) записано (рис. 9.5).
Этап
ЦП
СК
Адрес
ячейки
ОП
РК
ОП
АЛУ
7
Адрес
ячейки
ОП
Данные
(результат)
Данные
Команда Получение
на запись команды
ША
ШД
ШУ
Уведомление
Рис. 9.5. Этап 7
Этап 8. Процессор, получив сигнал о записи числа, осуществляет выборку очередной команды, начиная с этапа 1: выставляет адрес
из счетчика команд на ША, формирует команду «Выборка из ОП» на
ШУ и т. д.
103
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Перечисленные этапы составляют стандартный цикл команды
[1]. Не все из этапов присутствуют при выполнении любой команды
(это зависит от ее типа), однако всегда имеют место этапы выборки,
декодирования, формирования адреса следующей команды и исполнения. В составе команды возможны еще два этапа: косвенная адресация и реакция на прерывание. Обобщенная схема алгоритма функционирования ЭВМ, включающая этап прерывания, показана на рис. 9.6.
Начало
Загрузка в счетчик команд
адреса первой команды
Извлечение из ОП первой
команды
Дешифрация кода команды.
Вычисление исполнительных
адресов операндов
Выборка операндов из ОП
Извлечение из ОП первой
команды новой программы
Исполнение операции в соответствии с дешифрованным кодом команды. Запись результата
Загрузка в счетчик команд адреса первой команды программы, вызвавшей прерывание
Формирование адреса
следующей команды
Сохранение адреса следующей
команды предыдущей программы
Наличие
прерывания?
Да
Нет
Окончание работы программы?
Нет
Да
Проверка
незавершенных
программ
Нет
Есть
Загрузка в счетчик команд
сохраненного адреса
команды незавершенной
программы, извлечение
команды из ОП
Конец
Рис. 9.6. Обобщенная схема алгоритма функционирования
ЭВМ с этапом прерывания
104
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
9.2. Логика взаимодействия узлов и элементов,
дополняющая и детализирующая модель
функционирования ЭВМ
Логика взаимодействия узлов и элементов, дополняющая и детализирующая модель функционирования ЭВМ при выполнении
стандартного цикла команды, представлена на рис. 9.7.
Счетчик
команд
+1
201
Адреса
команд
205
204
203
202
201
200
Команды
...
Регистр
команд
КОп511514 510
Основная память
Данные
...
Адреса
данных
515
514
513
512
511
510
Регистр Y
Дешифратор кода
операции
Тип
операции
Регистр X
Операнд 1
Операнд 2
Операционный блок АЛУ
Результат
Аккумулятор
Регистр признаков
0 1 0 0 1 0 0 0
Рис. 9.7. Логика взаимодействия узлов и элементов ЭВМ
при выполнении стандартного цикла команды
Счетчик команд содержит занесенный перед вычислением адрес первой команды, находящейся в основной памяти (например, адрес 201). После завершения текущей команды по сигналу управления
его содержимое изменяется на единицу («+1»).
Из основной памяти с адреса 201 в РК считывается первая
трехадресная команда программы, которая хранится в нем в течение
всего времени ее выполнения. В РК полученная команда разделяется
на кодовую и адресную части.
105
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Формат трехадресной команды, используемый при описании
логики взаимодействия узлов и элементов ЭВМ, показан на рис. 9.8.
Код
операции
Адрес
операнда 1
Адрес
операнда 2
Адрес
результата
Рис. 9.8. Формат трехадресной команды ЭВМ
Поле кода операции содержит тип операции (сложение, вычитание, умножение, деление, сдвиг и т. п.), которую необходимо провести над операндами 1 и 2, расположенными в основной памяти по адресам, указанным в полях «Адрес операнда 1» (адрес 511) и «Адрес
операнда 2» (адрес 514). Результат выполненной операции должен
быть помещен в основную память по адресу, указанному в поле «Адрес результата» (адрес 510).
Дешифратор кода операции преобразует код операции в форму, необходимую для работы операционного блока АЛУ.
Выбранные из основной памяти операнды 1 и 2, адреса которых (511 и 514) указаны в считанной в РК команде, помещаются соответственно в регистры X и Y, обеспечивающие сохранение операндов
на входе операционного блока АЛУ до получения результата операции и его записи в аккумулятор.
Операция, заданная в коде операции РК, выполняется в операционном блоке АЛУ по команде из УУ после помещения операндов 1
и 2 в регистры X, Y и дешифрации кода операции.
Из аккумулятора результат операции записывается в основную
память по адресу 510, указанному в последнем поле команды, находящейся в РК. В зависимости от типа операции результат может не
сохраняться в памяти, а в качестве одного из операндов участвовать
в следующей операции (на рис. 9.7 указан отдельный переход из аккумулятора в регистр Y).
Регистр признаков (по другой терминологии – флаг признаков,
регистр флагов и т. п.) предназначен для фиксации и хранения признаков (флагов) результата операции в операционном блоке АЛУ,
например, о знаке результата, возникновении переноса из старшего
разряда, равенстве результата нулю и т. д. Под каждый из таких признаков отводится по одному разряду (к примеру, РК процессора
Pentium содержит 32 разряда). Признаки результата операции используются УУ для реализации условных переходов.
В каждом цикле, получив команду в РК и выделив код операции, ЦП определяет, к какому устройству относится команда. Если
она должна выполняться в ЦП, то это осуществляется по описанному
106
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
выше циклу, если же в другом устройстве ЭВМ, то ЦП и передает команду в него.
Процесс передачи простой команды другому устройству
предусматривает следующие действия:
1) ЦП выставляет на ША адрес интересующего его устройства.
По ШУ системной магистрали (и дополнительным магистралям, если
структура ЭВМ предусматривает иерархию шин) передается сигнал
«Поиск устройства»;
2) все устройства, подключенные к СМ (или к иерархии шин),
получив сигнал, читают номер устройства с ША и сравнивают его со
своим номером. Устройства, для которых номера не совпадают, на
данную команду не реагируют;
3) устройство с совпавшим номером вырабатывает сигнал отклика по ШУ;
4) в простейшем случае ЦП, получив сигнал отклика, выставляет имеющуюся у него команду на ШД и сопровождает ее по ШУ
сигналом «Передаю команду»;
5) получив уведомление о приеме команды, ЦП переходит к
выполнению следующей своей команды, выставляя на ША содержимое счетчика команд.
В более сложных случаях перед передачей команды ЦП запрашивает информацию о состоянии устройства. Информацию о своей готовности или неготовности к выполнению операции устройство
передает по ШД процессору в байте состояния. Если байт состояния
нулевой, то, следовательно, устройство готово к работе и ЦП передает
ему соответствующую команду для исполнения. В противном случае
наличие единиц в байте состояния «говорит» о том, что процесс не готов, и в соответствии с кодом, описываемым расположением этих
единиц, ЦП определяет тип «нештатной» ситуации.
107
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
ГЛАВА 10. ЭЛЕМЕНТЫ И УЗЛЫ ЭВМ
В зависимости от степени детализации организации ЭВМ элементы одного уровня на другом представляются узлами, которые,
в свою очередь, состоят из ряда элементов и узлов более низкого
уровня. Пример такой детализации показан на рисунке 10.1.
На верхнем уровне организации ЭВМ в зависимости от реализованной архитектуры компьютера состоит из четырех основных элементов: ЦП, ИЗУ, УВВ и СМ. Каждый из этих элементов на втором
уровне представляется сложным узлом, включающим ряд взаимодействующих элементов и узлов и т. д.
10.1. Процессор
Процессор – основной узел, в задачу которого входит исполнение программного кода, находящегося в памяти, управление функционированием всей системы и выполнение функций обработки информации. В ЭВМ обязательно должен присутствовать ЦП (CPU  Central
Processing Unit), который исполняет основную программу.
Обозначения, принятые на рис. 10.1:
– ГСЗ – головки считывания и записи;
– МПА – микропрограммный автомат;
– МПП – микропроцессорная память;
– НЖМД – накопитель на жестких магнитных дисках;
– НМЛ – накопитель на магнитных лентах;
– ОУ УУ – операционный узел устройства управления;
– УПП – узел прерываний и приоритетов;
– ШИ – шинный интерфейс;
– CD/DVD – накопители на оптической памяти
В настоящее время под процессором подразумевают микропроцессор, конструктивно представляющий собой микросхему, которая кроме собственно АЛУ, УУ и регистров (сверхбыстродействующей микропроцессорной памяти) может содержать кэш-память 1, 2 и
3-го уровней, контроллер управления памятью и другие узлы:
 обработки мультимедийных данных;
 выполнения переходов;
 выполнения операций с плавающей запятой и др.
Кроме того, в одной микросхеме размещают до нескольких
ядер процессоров (например, процессор Cell с девятью ядрами) с дополнительными устройствами распределения поступающей нагрузки.
Процессор в определенной последовательности выбирает из
памяти инструкции и исполняет их. Инструкции процессора предназначены для пересылки, обработки и анализа данных, расположенных
108
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
в пространствах памяти и портов ввода-вывода, а также для организации ветвлений и переходов в вычислительном процессе.
Рис. 10.1. Многоуровневое представление ЭВМ
с различной степенью детализации
В помощь центральному процессору, для его «разгрузки» от
ряда несложных, но объемных операций, в ЭВМ применяют ориентированные на эффективное исполнение каких-либо специфических
функций сопроцессоры:
109
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
 математические, эффективно обрабатывающие числовые
данные в формате с плавающей точкой, которые при современном
уровне интеграции компонентов помещаются в один корпус с ЦП;
 графические, выполняющие геометрические построения и
обработку графических изображений;
 сопроцессоры ввода/вывода (коммуникационные процессоры), разгружающие центральный процессор от операций взаимодействия с периферийными устройствами.
Возможны и другие сопроцессоры, однако все они несамостоятельны  исполнение основного вычислительного процесса осуществляется центральным процессором, который в соответствии с программой распределяет фрагменты задачи по сопроцессорам.
10.2. Запоминающие устройства
Иерархия запоминающих устройств хранит исходные данные
и всю информацию, необходимую для их обработки.
Память компьютера предназначена для кратковременного и
долговременного хранения информации  кодов команд и данных.
Информация в памяти хранится в двоичных кодах, каждый бит  элементарная ячейка памяти  может принимать значение «0» или «1».
Каждая ячейка памяти имеет свой адрес, однозначно ее идентифицирующий в определенной системе координат. Минимальной адресуемой единицей хранения информации в памяти обычно является байт,
состоящий, как правило, из 8 бит.
Память имеет иерархическую организацию, каждый из уровней
которой является отдельным узлом (рис. 10.2 ).
По мере перехода от верхних уровней иерархии к нижним происходят снижение стоимости хранения единицы информации, увеличение емкости памяти в отдельном устройстве и снижение быстродействия (увеличение времени доступа к информации).
Со времени появления больших (по размерам) компьютеров
деление памяти произошло на внутреннюю и внешнюю.
Высший уровень, то есть ближайший к процессору, занимают
собственные регистры процессора (микропроцессорная память,
МПП). Далее следует кэш, разделяемый, в свою очередь, на два-три
уровня: L1–L2(L3), а за ним – оперативная память. Ранее под внутренней подразумевалась память, расположенная внутри процессорного шкафа (или плотно к нему примыкающая).
110
Внутренняя память
Внешние
Запоминающие
устройства
Кэш-память L1
Кэш-память L2
Кэш-память L3
Оперативная память (ОЗУ)
Кэш-память магнитных и
оптических дисков
Накопители на магнитных дисках
Снижение стоимости хранения
Увеличение емкости
МПП
Повышение быстродействия
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Накопители на оптических дисках
Накопители на флэш-памяти
Магнитооптические накопители
Накопители на магнитных лентах
Рис. 10.2. Иерархическая организация памяти
Узлы внешней памяти представляли собой отдельные устройства с подвижными носителями  накопители на магнитных дисках
(вначале на барабанах) и ленте. Со временем все устройства компьютера удалось поместить в общий корпус, из-за чего современная классификация памяти формулируется следующим образом:
 внутренняя  электронная (полупроводниковая) память,
устанавливаемая на системной плате или на платах расширения;
 внешняя  память, реализованная в виде устройств с различными принципами хранения информации, и обычно – с подвижными
носителями. В настоящее время сюда входят устройства магнитной
(дисковой и ленточной) памяти, оптической, магнитооптической
и
флэш-памяти. Устройства внешней памяти могут размещаться как в
системном блоке компьютера, так и в отдельных корпусах, например,
RAID-массивах.
Для процессора непосредственно адресуемой является внутренняя память, доступ к которой осуществляется по адресу, заданному программой. Для нее характерен одномерный (линейный) адрес,
который представляет собой одно двоичное число определенной разрядности. Внутренняя память подразделяется:
 на основную (оперативную), информация в которой может
изменяться процессором в любой момент времени;
 постоянную, информацию с которой процессор может только
считывать.
111
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Обращение (по чтению или по записи) к ячейкам оперативной
памяти может происходить в любом порядке. В связи с этим оперативную память называют памятью с произвольным доступом 
Random Access Memory (RAM)  в отличие от постоянной памяти
(Read Only Memory, ROM).
Внешняя память адресуется более сложным образом  каждая
ее ячейка имеет свой адрес внутри некоторого блока, который, в свою
очередь, имеет многомерный адрес. Во время физических операций по
обмену данными блок может быть считан или записан только полностью. Например, в случае одиночного накопителя на магнитном диске, адрес блока будет трехмерным, состоящим:
 из номера поверхности (головки);
 номера цилиндра;
 номера сектора.
В современных накопителях этот трехмерный адрес часто заменяют линейным номером  логическим адресом блока, а его преобразованием в физический адрес занимается внутренний контроллер
накопителя. Так как дисковых накопителей в компьютере может быть
множество, в адресации дисковой памяти участвуют и номер накопителя, и номер канала интерфейса. С такой сложной системой адресации процессор справляется с помощью программного драйвера, в задачу которого в общем случае входит копирование некоторого блока
данных из оперативной памяти в дисковую и обратно.
Память на магнитных дисках является внешней памятью с
прямым доступом, что подразумевает возможность обращения к блокам (но не к ячейкам) в произвольном порядке.
Память на магнитной ленте имеет самый неудобный метод доступа – последовательный. На ней информация хранится в виде блоков фиксированной или переменной длины, которые в пределах одного носителя имеют последовательные адреса. Для доступа к какомулибо блоку устройство должно найти некоторый маркер начала ленты
(тома), после чего последовательным холостым чтением блока за блоком дойти до требуемого места и только тогда производить непосредственные операции по обмену данными. Недостаток НМЛ компенсируется дешевизной хранения больших объемов информации, к которой не требуется оперативного доступа.
Анализ различных типов устройств хранения информации
приобретает систематический характер, если составить перечень ключевых характеристик таких устройств и использовать их для классификации (табл. 10.1).
Для подсистемы памяти важными параметрами являются следующие:
 объем хранимой информации  чем он больше, тем лучше.
Максимальный (в принципе неограниченный) объем хранят ленточные и дисковые устройства со сменными носителями, за ними идут
дисковые накопители и, наконец, оперативная память;
112
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Таблица 10.1
Классификационные признаки запоминающих устройств
Характеристика
Набор параметров
В процессоре
Размещение
Внутреннее
Внешнее
Размер слова
Емкость
Количество слов
Слово
Передаваемая порция
Блок
Последовательный
Прямой
Метод доступа
Произвольный
Ассоциативный
Время доступа
Производительность
Время цикла
Скорость передачи
Полупроводниковые микросхемы
Магнитная среда
Физический тип
Оптический
Магнитооптический
Физические
Энергозависимые / энергонезависимые
характеристики
Стираемые / нестираемые
 время доступа  усредненная задержка начала обмена после
появления запроса на данные. Минимальное время доступа имеет
МПП-память, затем следует кэш-память, оперативная память, далее
дисковая и после нее – ленточная;
 скорость обмена при передаче потока данных (после задержки на время доступа). Максимальную скорость обмена имеет
МПП-память, кэш-память  в соответствии с уровнями, затем оперативная память, далее идет дисковая и после нее ленточная;
 удельная стоимость хранения единицы данных  цена накопителя (с носителями), отнесенная к единице хранения (байту, мегабайту,
гигабайту). Минимальную стоимость хранения в обратной последовательности имеют ленточные устройства со сменными носителями, накопители на оптической памяти, затем следуют накопители на магнитных
дисках и самая дорогая для пользователя – оперативная память.
Кроме этих параметров, имеется и ряд других характеристик:
энергонезависимость (способность сохранения информации при отключении внешнего питания); устойчивость к внешним воздействиям;
время хранения; конструктивные особенности (размер, вес) и т. п.
Примеры характеристик представлен в таблице 10.2.
113
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Таблица 10.2
Характеристики запоминающих устройств
Максимальная
Объемы
Время
скорость обНаименование ЗУ обрабатываемых
обработки
работки
данных
данных
Оперативные ЗУ
Сотни Мбайт –
До
10,6
50 – 70 нс
(RAM)
единицы Гбайт
Гбайт/с
Постоянные ЗУ
Сотни кбайт
50 – 250 нс До 20 Мбайт/с
(ROM)
ЗУ на жестких
До
100
Сотни Гбайт
7 – 30 мс
магнитных дисках
Мбайт/с
ЗУ на гибких
Сотни кбайт –
0,25 – 0,79
18 – 250 мс
магнитных дисках сотни Мбайт
Мбайт/с
ЗУ на магнитооп- Сотни Мбайт – Свыше 7 До
3,5
тических дисках
единицы Гбайт мс
Мбайт/с
ЗУ на твердо
Десятки –
35 – 200 нс До 20 Мбайт/с
тельной памяти
сотни Мбайт
ЗУ на оптических Сотни Мбайт –
80 – 200 мс 6 – 70 Мбайт/с
дисках
десятки Гбайт
ЗУ на магнитной
Сотни Мбайт – Не
0,5
–
3
ленте
десятки Гбайт
определено Мбайт/с
У каждого типа устройств имеются различные варианты реализации со своими достоинствами и недостатками.
В общем случае, в подсистему памяти кроме оперативной обязательно входит и энергонезависимая память, хранящая, по крайней
мере, программу первоначальной загрузки компьютера. Дисковая память как таковая может отсутствовать (бездисковая ЭВМ).
10.3. Устройства ввода -вывода
Устройства ввода-вывода связывают ЭВМ с внешней операционной средой.
К ним относятся:
 устройства ввода (клавиатура, манипуляторы «мышь»,
«трекбол», джойстики, сканеры, устройства оцифровки звука и видеоизображений и т. д.);
 устройства вывода (алфавитно-цифровые и графические
мониторы, принтеры, плоттеры, акустические системы и прочие);
 коммуникационные устройства (модемы, адаптеры локальных и глобальных сетей и т. д.);
 датчики и исполнительные устройства технологического
оборудования (иными словами, устройства, которые могут вырабатывать электрические сигналы и (или) ими управляться).
114
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Устройства ввода-вывода подключаются к шинам ЭВМ посредством модулей ввода-вывода (МВВ) из состава СВВ через внешние интерфейсы или с помощью специализированных адаптеров или
контроллеров.
Адаптер является средством сопряжения какого-либо устройства с одной из шин компьютера.
Контроллер служит тем же целям сопряжения, но при этом
подразумевается его некоторая активность  способность к самостоятельным действиям после получения команд от обслуживающей его
программы. Сложный контроллер может иметь в своем составе процессор.
Обычно на указанные различия не обращают внимания, и понятия «адаптер» и «контроллер» считают почти синонимами.
10.4. Система шин (магистралей)
Шина (магистраль) – совокупность электрических связей и обслуживающих электронных приборов, обеспечивающих обмен информацией между двумя и более устройствами.
Существует определенная иерархия шин, которая выражается
в том, что каждая более медленная шина соединена с более быстрой.
Каждое устройство соединено с какой-либо шиной, причем некоторые
устройства (чаще всего, это наборы микросхем) выполняют роль моста между шинами.
В процессе развития вычислительной техники было опробовано несколько вариантов структур подсистемы взаимодействия между
компонентами, однако предпочтение было отдано структурам на основе многоканальных магистралей.
На подсистему взаимодействия возлагается задача обеспечения
выполнения следующих видов операций передачи данных:
 из памяти в процессор – процессор считывает команду или
элемент данных из памяти;
 из процессора в память – процессор записывает элемент
данных в память;
 из СВВ в процессор – процессор считывает данные из внешнего устройства;
 из процессора в СВВ – процессор посылает данные во внешнее устройство;
 из СВВ в память или из памяти в СВВ – эти два варианта
операций производятся в случае, если устройству системы вводавывода предоставлена возможность работать в режиме прямого доступа к памяти и обмениваться данными с блоком памяти, минуя процессор.
Сигналы, передаваемые по шине одним устройством, доступны
всем прочим, подключенным к этой шине. Если два устройства в одно
115
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
и то же время попытаются передавать сигналы по шине, то произойдет коллизия  наложение сигналов и их искажение.
Как правило, в состав шины входит множество линий, по каждой из которых может передаваться двоичный сигнал, то есть сигнал,
имеющий два четко различимых уровня – логический «0» и логическую «1». Если сигналы передаются и принимаются совокупно по нескольким линиям, то говорят о параллельной передаче двоичных
сигналов.
В организации ЭВМ (ВС) может быть предусмотрено несколько шин, обеспечивающих взаимодействие между компонентами и узлами на разных уровнях иерархии компьютерной системы. Шину, связывающую основные узлы высшего уровня иерархии (процессор, память и СВВ), называют системной.
Как правило, шина включает от 50 до 100 и более отдельных
линий, по каждой из которых передаются сигналы определенного
функционального назначения. Линии любой шины можно разделить
на три большие группы (рис. 10.3):
 данных (шина данных, ШД);
 адреса (шина адреса, ША);
 управляющих сигналов (шина управления, ШУ).
ЦП
Модуль
памяти
...
Модуль
памяти
Модуль
вводавывода
СВВ
...
Модуль
вводавывода
ША
ШД
ШУ
ШП
Системная шина
Рис. 10.3. Вариант структуры системной шины
Кроме того, в состав шины могут входить и линии электропитания (шина питания, ШП).
По ШД передаются сигналы, соответствующие информации,
выдаваемой одним из подключенных модулей. Как правило, количество линий ШД кратно восьми – 8, 16, 32, 64, 128 и т. д. Этот параметр
называют разрядностью или шириной шины. Например, если разрядность шины данных равна 32, а машинная команда имеет длину 64
116
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
разряда, то в течение операции извлечения команды процессору пр идется дважды обращаться к модулю памяти.
По ША передаются сигналы, которые в совокупности определяют адрес источника или приемника данных, выставленных на линии
данных. Если, например, процессор считывает слово (8-, 16-, 32- или
64-разрядное) из определенной ячейки памяти, он выставляет двоичный код адреса этой ячейки на линии адреса. Таким образом, разрядность шины адреса определяет максимальный объем памяти, адресуемой по такой шине и, соответственно, адресное пространство процессора. Например, при разрядности ША, равной 32-м, процессор может адресовать не более 2 = 4 Гбайт адресов ячеек памяти.
Линии управляющих сигналов ШУ используются для управления доступом к линиям данных и адреса. Поскольку информация, передаваемая по магистралям адреса и данных, поступает на все подключенные модули, в ЭВМ должен существовать узел, обеспечивающий бесперебойную работу шины и управляющий модулями по отдельным линиям. Управляющие сигналы несут определенную информационную нагрузку, то есть передают команды, предписывающие,
как поступать с прочими сигналами в данной ситуации, а также синхронизируют процессы в шине. Сигналы синхронизации определяют
те моменты (или интервалы) времени, когда код, выставленный на линии данных и адреса, можно считать достоверным.
К системе шин персональных ЭВМ и серверов начального
и среднего уровней относятся следующие шины [14]:
1. Шина процессора. Является ядром набора микросхем и системной платы и используется в основном процессором для высокоскоростного взаимодействия с кэш-памятью или основной памятью.
2. Шина AGP (Accelerated Graphics Port  ускоренный графический порт). Предназначена для взаимодействия с видеоадаптером.
Подключается к набору микросхем, отвечающему за поддержку шины
процессора.
3. Шина PCI (Peripheral Component Interconnect  соединение
периферийных компонентов). Предназначена для подключения сетевых SCSI- и видеоадаптеров и другого оборудования.
4. Шина ISA (Industry Standard Architecture  стандартная промышленная архитектура). Представляет собой низкоскоростную шину.
Существуют также скрытые шины, которые не имеют специальных гнезд или разъемов для подключения оборудования (шины для
соединения компонентов наборов микросхем), например hubинтерфейса и шины LPC (Low Pin Count  малое число выводов).
Вариант структуры персональной ЭВМ с системой шин на базе
процессора Pentium 4 (Socket 478) показан на рисунке 10.4, где:
32
117
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
порт);
– AGP – Accelerated Graphics Port ( ускоренный графический
CPU
L1
L2
Шина процессора
Шина памяти
MCH
Шина AGP
Шина PCI
Hub-интерфейс
...
Шина SCSI
...
Шина USB
...
Шина ATA
...
BIOS
Super
I/O
Видеокарта
Сетевой Монитор
адаптер
Softмодем
Звуковая
карта
НЖМД SCSI
Сканер
SCSI
ICH
Шина LPC
Модули
памяти
DDR-DIMM
DDR-400
Клавиатура
Com 1
Принтер
SCSI
НЖМД USB
Сканер
USB
Принтер
USB
НЖМД 0
НЖМД 1
НЖМД N
Мышь
COM-факс-модем
Com 2
LPT
LPT-принтер
Рис. 10.4. Вариант структуры персональной ЭВМ с системой шин
на базе процессора Pentium 4 (Socket 478)
– ATA – AT Attachment (подключение к AT). Другое название:
IDE;
– BIOS – Basic Input Output System (базовая система вводавывода);
– Com – Communication port (коммуникационный порт);
– ICH – I/O Controller Hub (хаб контроллера ввода-вывода);
118
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
– L1 – кэш-память первого уровня;
– L2 – кэш-память второго уровня;
– LPC – Low Pin Count (малое число выводов);
– LPT – Line PrinTer (построчный принтер);
– MCH – Memory Controller Hub (хаб контроллера памяти);
– PCI – Peripheral Component Interconnect (соединение периферийных компонентов);
– SCSI – Small Computer System Interface (системный интерфейс малых компьютеров);
– Super I/O – Super Input Output (отдельная микросхема вводавывода, поддерживающая низкоскоростные устройства вводавывода);
– USB – Universal Serial Bus (универсальная последовательная
шина);
– НЖМД – накопитель на жестких магнитных дисках
(винчестер).
10.5. Системная плата
Важнейшим узлом современного компьютера является системная плата (СП), иногда называемая материнской (motherboard),
основной или главной (main board).
Системная плата объединяет в единую систему все компоненты ЭВМ. На основе СП построены все персональные ЭВМ, одно- и
многопроцессорные серверы. Современные большие и суперЭВМ,
разработанные с использованием массовых микропроцессоров, с одержат множество плат, интегрирующих большинство компонентов
компьютера.
Наличие в ЭВМ системных плат и их унификация обеспечивают:
– повышение гибкости реконфигурации компьютера за счет
оперативного добавления и замены плат расширения;
– улучшение модернизируемости за счет замены отдельных
компонентов, включая ЦП;
– лучшую ремонтопригодность за счет оперативной модульной
замены неисправных узлов;
– более плотную концентрацию (компоновку) элементов и узлов, что способствует, кроме уменьшения размеров, более высоким
скоростям обмена и т. д.
Конструктивно СП представляет собой печатную плату с несколькими (до шести и более) слоями проводников печатного монта-
119
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
жа. В современных ПЭВМ и серверах системная плата содержит следующие компоненты:
 один или несколько разъемов для установки одного или нескольких микропроцессоров;
 набор микросхем системной логики (чипсет, chipset), обеспечивающий согласованную работу всех компонентов компьютера;
 микросхему ПЗУ с программой базовой системы вводавывода BIOS (basic input–output system);
 разъемы для модулей оперативной памяти, например, SIMM,
DIMM, RIMM;
 разъемы и микросхемы для различных шин, например, ISA,
PCI, AGP, PCI Express;
 разъемы и микросхемы для интерфейсов внешних запоминающих устройств, например, PATA (IDE) и SATA;
 микросхемы и разъемы для мультимедийных устройств;
 преобразователь напряжения для ЦП и т. д.
В качестве примеров на рис. 10.5, 10.6 приведены представление и обобщенный вид двухпроцессорной серверной системной платы
Intel Server Board SE7525GP2 TPS, спецификация с описанием обозначений представлена в табл. 10.3, а на рис. 10.7 приведена организационная схема сервера, собранного на ее основе.
120
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Рис. 10.5. Представление двухпроцессорной серверной
системной платы Intel Server Board SE7525GP2 TPS
Для СП персональных ЭВМ разработан ряд унифицированных
формфакторов (form factor), представляющих собой физические параметры СП и определяющих размеры корпуса системного блока,
в
который они могут быть установлены. Формфакторы СП могут быть
стандартными (взаимозаменяемыми) или нестандартными. Наиболее
известными стандартными формфакторами являются [14]:
– устаревшие: baby-AT, полноразмерная плата AT, LPX;
– современные: BTX (Balanced Technology eXtended), ATX,
mini-ATX, micro-ATX, flex-ATX, NLX, WTX.
121
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
11
18
10
17
8
13
12
15
9
8
19
1
7
14
6
5
1
2
4
3
16
Рис. 10.6. Серверная системная плата
Intel Server Board SE7525GP2 TPS
Например, СП распространенного полноразмерного формфактора ATX имеет размер 305×244 мм (12×9,6 дюймов) и по сравнению с другими содержит двойную панель разъемов ввода-вывода, одноключевой внутренний разъем источника питания, более удачное
расположение внутренних разъемов ввода-вывода, а также имеет
улучшенное охлаждение и т. д.
122
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Таблица 10.3
Спецификация серверной системной платы
Intel
Server
Board
SE7525G
Описание
P2 TPS
Обозначение
1
Разъемы для подключения процессоров типа Xeon
2
Разъемы DIMM для модулей оперативной памяти
3
Два внешних интерфейса шины USB
Интерфейсы PS/2 для подключения клавиатуры
4
и мыши
5
Интерфейс для монитора и COM-порты
6
Разъем питания
7
Интерфейс RG-45 Gigabit Ethernet
8
Разъемы 32-разрядной шины PCI
9
Разъем шины PCI Express 8x
10
Разъем 64-разрядной шины PCI-X 66 МГц
Разъемы вывода информации на переднюю панель
11
системного блока
12
Два разъема интерфейса PATA для ВЗУ
13
Разъем для дисковода (НГМД)
Memory Controller Hub (MCH) – быстродействующий
14
интерфейс чипсета Intel E7525
I/O Controller Hub (ICH-5R) – интерфейс чипсета Intel
15
E7525 для низкоскоростных устройств с поддержкой
RAID-массивов
16
Разъем питания 12 В
17
Два разъема интерфейса SATA для ВЗУ
Разъем интерфейса шины USB для вывода на переднюю
18
панель системного блока
19
Разъем шины PCI Express 16x
123
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Intel Xeon
Processor 1
Intel Xeon
Processor 0
FSB 800 МГц
PCI-E Slot 6
PCI-E Slot 4
16x PCI-E
4x PCI-E
PCI-X Slot 1
PCI-X Slot 2
PCI-X 66
МГц
PCI Slot 3
PCI 33МГц
E7525 MCH
DDR 266/333
Ch A
DIMM 1
DDR 266/333
Ch B
DIMM 3
VGA
VRAM
8 MB
VGA
ATI
Rage XL
DIMM 4
HL-1.5
SATA 1.0
6300ESB
ICH-5R
PATA 100
PCI Slot 5
Intel
G-LAN
82541
DIMM 2
USB 2.0
LPC
COM1
Super I/O
NS
PC87427
COM2
X-Bus
NS
PC 87431
Firmware
hub
PS/2 Клавиатура/
мышь
Дисковод
(НГМД)
Рис. 10.7. Организационная схема сервера, собранного на чипсете
Intel E7525
124
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
ГЛАВА 11. ОСОБЕННОСТИ ОРГАНИЗАЦИИ
ЭВМ РАЗЛИЧНЫХ КЛАССОВ
При всем разнообразии существующих архитектур ЭВМ, используемых в реальных вычислительных системах, в них выделяют
некоторые особенности, позволяющие подразделять их на различные
классы: в первую очередь, вычислительные машины и вычислительные системы со своими подклассами. Такое разделение на классы
позволяет с некоторым приближением показать особенности организации современных ЭВМ.
11.1. Типовые структуры вычислительных машин
Среди множества существующих архитектурных решений по
организации однопроцессорных ЭВМ можно выделить два основных
типа: классическая структура компьютера с непосредственными связями и реализованная на основе общей шины или иерархии шин.
ми
11.1.1. Ст рукт ура ЭВМ с непосредст венными связя-
При вышеназванной структуре все устройства ЭВМ имеют
между собой непосредственные связи (рис. 11.1).
ПФУ
ЦП
ПФУ
Устройства
ввода
ОЗУ
Устройства
вывода
ВЗУ
ИЗУ
Рис. 11.1. Структура ЭВМ с непосредственными связями
125
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
По сравнению с общей организацией ЭВМ, представленная
структура детализирована: ИЗУ представлена как иерархия из ОЗУ
и внешних запоминающих устройств (ВЗУ), блок УВВ разделен на
устройства ввода и устройства вывода, получающие и передающие
данные на соответствующие периферийные устройства (ПФУ).
Каждая связь (под которой понимаются число линий передачиприема данных, пропускная способность, тип интерфейса и пр.) между устройствами оригинальна и определяется видом информации, характером и интенсивностью обмена.
Достоинство: при невозможности обеспечить требуемую
функциональность между отдельными устройствами совершенствуется только эта взаимосвязь, что удешевляет процесс устранения «узкого места».
Недостаток: отсутствие гибкости при реконфигурации структуры и подключении новых устройств.
11.1.2. Ст рукт ура ЭВМ на основе общей шины
Все устройства компьютера при данной архитектуре подключены к общей шине (системной магистрали), через которую обмениваются всеми видами информации: данными, адресами, сигналами
управления (рис. 11.2).
ПФУ
ИЗУ
ЦП
ОЗУ
ПФУ
УВВ
Устройства Устройства
ввода
вывода
ВЗУ
Общая шина (системная магистраль)
Рис. 11.2. Структура ЭВМ с общей шиной
Достоинства:
– простота реализации;
– гибкость реконфигурации ЭВМ и подключения новых
устройств.
Недостаток: неполная загрузка работой устройств ЭВМ – общая шина в каждый момент времени обеспечивает передачу инфор-
126
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
мации только от одного устройства, остальные простаивают (ожидают
в очереди).
Основным потребителем общего ресурса в ЭВМ – пропускной
способности системной магистрали – является ЦП при обмене с ИЗУ
(до 90 %), на операции же ввода-вывода приходится около 10 % пропускной способности СМ. Для частичного устранения этого недостатка и повышения эффективности функционирования ЭВМ ее структура
реализуется с несколькими шинами (иерархией шин). В результате,
быстродействующие устройства (ЦП, ОЗУ) обмениваются данными
между собой через СМ, а все остальные – через дополнительные шины (рис. 11.3).
ИЗУ
ЦП
ОЗУ
СМ
Адаптер
Шина ввода-вывода
УВВ
...
УВВ
ВЗУ
Рис. 11.3. Вариант структуры ЭВМ с иерархией шин
11.2. Типовые структуры вычислительных систем
по способу организации памяти
Современные вычислительные системы (ВС) называют параллельными компьютерами, так как они построены с использованием
множества процессоров или вычислительных машин. Параллельные
компьютеры специально проектируются для того, чтобы работать с
высокой производительностью, причем они не могут функционировать одинаково производительно на любых программах. Если структура программы не соответствует особенностям их архитектуры, то
производительность падает [10].
В связи с необходимостью эффективного решения множества
самых различных классов задач появляется спектр ВС, спроектированных под конкретный тип задачи или группу однотипных задач.
127
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
В этом случае ЭВМ называют специализированными. Если архитектура компьютера разработана для решения широкого круга задач, то
обычно такую ЭВМ (ВС) называют универсальной. Естественно, производительность специализированных ЭВМ выше (иногда значительно) при решении своего класса задач.
Параллельные ВС развиваются очень быстро. Для построения
современного кластера уже не требуется больших финансовых вложений – применяются массовые процессоры, стандартные сетевые технологии и свободно распространяемое системное программное обеспечение.
При существующем многообразии параллельных компьютеров (векторно-конвейерные, массивно-параллельные, матричные,
компьютеры со сверхдлинным командным словом, кластеры, компьютеры с многопоточной архитектурой и т. п.) по способу использования памяти все их можно свести к двум основным классам:
1. ВС с общей памятью, или ВС с разделяемой памятью,
мультипроцессорная система.
2. ВС с распределенной памятью, или мультикомпьютерная
система, многомашинная система.
Оба эти класса отражают две основные задачи параллельных
вычислений: первая заключается в построении ВС с максимальной
производительностью (проще она решается при организации ВС
с распределенной памятью), вторая – в поиске методов разработки
эффективного программного обеспечения для параллельных ВС, для
чего делают компьютеры с общей памятью [10].
11.2.1. Ст рукт ура ВС с общей памят ью
В мультипроцессорной системе присутствуют несколько равноправных процессоров, имеющих одинаковый доступ к общей памяти (рис. 11.4).
Процессор
1
Процессор
2
...
Процессор
N
Общая память
Рис. 11.4. Структура ВС с общей памятью
128
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Вся память имеет единое адресное пространство для всех процессоров, то есть по времени обращения и правам все ячейки памяти
одинаково доступны для каждого процессора. Следствием такой организации ВС является наличие конкуренции процессоров за право доступа к данным, находящимся в одной ячейке.
Один из самых простых способов организации ВС с общей памятью – это ВС с общей шиной с присущими ей достоинствами и недостатками, указанными ранее. Один из недостатков играет здесь существенную роль: небольшое увеличение числа устройств на шине
быстро делает ее «узким местом», снижая производительность системы в целом. Иными словами, для параллельных ВС наличие общей
шины или даже иерархии шин не обеспечивает необходимой гибкости
реконфигурации с помощью увеличения числа процессоров, что подтверждается на практике.
Более сложная организация мультипроцессорных систем заключается в делении единой памяти на отдельные независимые модули
с обеспечением одновременного доступа разных процессоров к различным модулям одновременно. При этом пространство всей памяти
остается единым, что важно именно для мультипроцессорных систем.
Иначе говоря, если первый модуль памяти имеет номера ячеек,
например, от 0 до 1 023, то номера ячеек второго модуля начинаются с
1 024 и заканчиваются 2 047, у третьего модуля памяти – от 2 048 до 3
073 и т. д. Двух ячеек памяти с одним номером не существует. Доступ
процессоров к модулям памяти независимо друг от друга обеспечивается посредством матричного коммутатора, а также с использованием
каскадных переключателей и т. п.
Достоинства:
– более легкое программирование компьютеров данного класса
за счет единого адресного пространства;
– сбалансированность вычислительной нагрузки на каждый
процессор.
Недостатки:
– небольшое число процессоров;
– высокая стоимость по сравнению с другими классами вычислительных систем.
К типовым ВС с общей памятью относят все системы класса
симметричных мультипроцессорных систем SMP (Symmetric Multi
Processors), например: HP Superdome, HP 9000 V-class, N-class, SMPcервера и рабочие станции на базе процессоров Intel (IBM, HP,
Compaq, Dell, ALR, Unisys, DG, Fujitsu и др.).
129
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
11.2.2. Ст рукт ура ВС с распределенной пам ят ью
Каждый процессор в ВС с распределенной памятью обладает
своей собственной памятью (рис. 11.5). Ее адресное пространство является только локальным, то есть по сравнению с ВС с общей памятью одинаковый номер ячейки имеется в модуле памяти каждого процессора.
По сути, в этом случае процессор с локальной памятью и добавленными устройствами ввода-вывода образует вычислительный
узел, который может представлять собой отдельную вычислительную
машину.
Достоинства:
– отсутствие конкуренции за доступ к памяти через шину или
коммутаторы – каждый процессор работает только со своей локальной
памятью;
– низкое соотношение цена/производительность по сравнению
с компьютерами других классов;
– возможность неограниченного наращивания числа процессоров в вычислительной системе;
– возможность коммуникационной среды быть стандартной
или специально разработанной для данного компьютера.
Недостатки:
– усложнение обмена данными между процессорами за счет
увеличения времени доступа через коммуникационную сеть и ожидания ответа (латентность);
– трудность достижения максимально равномерной загрузки
всех процессоров для эффективной параллельной обработки данных;
– разная реальная производительность от одного и того же
процессора в зависимости от иерархии памяти и наличия внутри него
элементов векторно-конвейерной архитектуры, что в совокупности
влияет на подходы к решению задач различных типов и на выполнение каждой конкретной программы.
Процессор
1
Память 1
Процессор ... Процессор
2
N
Память 2
Память N
Коммуникационная сеть
Рис. 11.5. Структура ВС с распределенной памятью
130
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
К типовым многомашинным системам относят системы c массовой параллельной обработкой MPP (Massively Parallel Processing)
и кластеры, например: Intel Paragon, IBM SP1/SP2, Cray T3D/T3E,
МВС-1000М и др.
В данном контексте Интернет, состоящий из множества ЭВМ
со своей локальной памятью, связанных в единую глобальную сеть,
рассматривается как самый мощный в мире компьютер с распределенной памятью.
11.2.3. ВС с неоднородным дост упом к памят и
Основные платформы, обычно применяемые при создании
коммерческих систем, это SMP, MPP и кластеры. Оба класса параллельных компьютеров имеют свои достоинства и недостатки, взаимно
перетекающие друг в друга при переходе из одного класса в другой.
Одним из направлений объединения достоинств обоих классов
стала разработка ВС с неоднородным доступом к памяти  систем
NUMA (Non-Uniform Memory Access). В NUMA-системе каждый процессор обладает своей локальной памятью. В ней также может присутствовать общая память, тогда локальная память процессоров будет
играть роль быстрой кэш-памяти. Адресное пространство всей памяти
при этом является общим для каждого процессора. Доступ процессора
к своей локальной памяти происходит значительно быстрее, чем к
удаленной памяти другого процессора или к общей памяти через коммуникационную сеть. Подобная организация ВС позволяет улучшить
производительность за счет возможности увеличения числа процессоров в системе при малых издержках времени на работу с памятью.
11.3. Архитектура специализированных
вычислительных комплексов
Для повышения производительности ЭВМ используются различные архитектурные принципы в зависимости от проблемной или
функциональной ориентации системы. Ниже приведен ряд примеров
таких специализированных вычислительных комплексов [9].
11.3.1. Архит ект ура ЭВМ для работ ы с базами да нных и знаний
В основе архитектуры ЭВМ, предназначенной для работы с базами данных (БД), лежит аппаратная реализация некоторых функций
по управлению БД, а также различные архитектурные и структурные
принципы параллельной обработки. В отличие от других параллель-
131
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
ных систем, в которых программы и данные обычно загружаются
непосредственно перед обработкой, машины БД могут сохранять данные «загруженными» в память в течение длительного времени, иногда
всего периода эксплуатации системы.
Аппаратные средства поддержки и управления БД для реализации перечисленных выше функций можно представить в виде
обобщенной структурной схемы ЭВМ для работы с базами данных,
приведенной на рис. 11.6.
Запросы через контроллер поступают в блок трансляции запросов, где формируются последовательности внутренних команд машины БД. Эти последовательности или программы на языке МБД покомандно передаются на исполнение в процессорные элементы, ориентированные на выполнение реляционных операций. Специфические
команды, связанные с поиском данных на внешнем носителе, передаются в систему ввода-вывода. Эта структурная схема отражает лишь
общие функции ЭВМ для работы с базами данных. Помимо функций,
связанных с непосредственной обработкой конкретных запросов
пользователей, ЭВМ для работы с базами данных должна реализовывать ряд функций системного характера для поддержки всей БД, которые также могут быть реализованы в приведенной структуре.
Запросы
Команды
Контроллер
Процессорные элементы
реляционных операций
Запросы
Данные
Блок
трансляции
запросов
Основная память
Данные
Запросы
Система ввода-вывода
Данные
Устройство
управления
Внешние ЗУ с базой
данных
Рис. 11.6. Структура ЭВМ для работы с базами данных
К числу этих функций относятся:
132
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
– управление правами доступа при поиске и обновлении
данных;
– семантический контроль целостности данных при обновлении;
– управление одновременным доступом к БД от многих
пользователей;
– управление транзакциями.
11.3.2. Архитектура ЭВМ для систем логического вывода
Для реализации механизма логического вывода в наибольшей
степени подходят стековые архитектуры с тегированными данными. В
поле тега содержатся сведения о том, какого рода информация хранится в ячейке (постоянная, переменная, целое, элемент списка
и
т.д.). При обработке символьной информации основной является операция унификации, когда требуется сравнивать цепочки тегированных
слов и выполнять подстановки. Сложность этой операции, с точки
зрения аппаратной реализации, заключается в том, что она вызывает
интенсивные обмены с оперативной памятью.
Структурно ЭВМ для систем логического вывода имеет специализированные сопроцессорные платы, реализующие функции логической машины. Вариант структуры сопроцессорной платы для систем логического вывода представлен на рис. 11.7.
Сетевой
адаптер
Подсистема
файлов
Подсистема вводавывода речи и
изображений
Подсистема
логического
вывода
Память
структур
Локальная
вычислительная
сеть
Подсистема
баз данных
Рис. 11.7. Структура ЭВМ для систем логического вывода
Известны параллельные машины логического вывода, поддерживающие различные типы параллелизма. Подобные машины строятся на базе транспьютерных структур или параллельных архитектур.
133
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
11.3.3. Архит ект ура ЭВМ для обработ ки графической информации
Высокопроизводительная ЭВМ для обработки видеоизображений, сжатия и восстановления в реальном масштабе времени, распознавания и трансформации двух- и трехмерных объектов, распознавания текстов и т. д. в качестве исполняющих устройств использует
цифровые сигнальные процессоры, объединенные в параллельную
вычислительную систему [48]. Вариант структуры ЭВМ для обработки графической информации показан на рис. 11.8.
Цифровые сигнальные процессоры (DSP – digital signal
processor) позволяют выполнять параллельно несколько операции
с длиной командного слова 64 бит. Процессоры работают независимо,
программируются отдельно на ассемблере или языке высокого уровня. Данными DSP-процессоры обмениваются через общую память.
Цифровой
сигнальный
процессор
Диспетчер
RISCуправляющий Видеоконтроллер
процессор
(host-процессор) Видеоконтроллер
Матричный коммутатор (crossbar)
...
Разделяемая память
произвольного
доступа (SRAM)
Контроллер
пересылок
Рис. 11.8. Структура ЭВМ для обработки графической информации
RISC-процессор управляет сигнальными процессорами с помощью диспетчера. Кроме того, управляющий процессор самостоятельно выполняет вычисления и обеспечивает обмен с внешними
устройствами, содержит встроенный блок плавающей арифметики и
набор векторных операций с плавающей запятой, оптимизированных
для обработки изображения, звука и трехмерной графики.
134
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
11.3.4. Архит ект ура ЭВМ, ориент ированная на пр ограммное обеспечение
Языки высокого уровня (ЯВУ) – это не машинно-ориентированные (проблемно-ориентированные) языки, обладающие лаконичностью, обеспечивающие свободную рекурсивную структуру,
с
вложенными условными выражениями, с процедурной нотацией и
инфиксными арифметическими выражениями [48]. В качестве примера реализации ЭВМ, ориентированной на программное обеспечение,
используется вычислительный комплекс «Эльбрус-2» (рис. 11.9). Аппаратная реализация языка высокого уровня отражена в системе команд вычислительного комплекса.
Секция основной
памяти 1
...
Секция основной
памяти n
Локальная
память
...
ЦП n
ЦП 1
Подсистема
вводавывода 1
Подсистема
вводавывода 2
Локальная
память
Подсистема
вводавывода n-1
Подсистема
вводавывода n
Внешнее
запоминающее
устройство
Внешнее
запоминающее
устройство
...
Внешнее
запоминающее
устройство
Внешнее
запоминающее
устройство
Рис. 11.9. Структура ЭВМ, ориентированная на программное обеспечение на примере вычислительного комплекса «Эльбрус-2»
Каждая величина ЯВУ сопровождается указанием типа, для чего в каждом машинном слове предусмотрены дополнительные Разряды, в которые пишется тег – код соответствующего типа. Аппаратно
135
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
реализованные типы в «Эльбрусе-2»: целое 32-разрядное, целое
64-разрядное,
вещественное
32-разрядное, битовый набор
64-разрядный, вещественное 128-разрядное, битовый набор
64-разрядный, дескриптор массива, косвенные слова, метки процедуры, метка перехода, семафор. Введение тегов определило понятие теговой архитектуры.
Теги обеспечивают:
– аппаратное управление алгоритмами обработки данных;
– упрощение трансляции;
– семантический контроль вычислений;
– контекстную защиту данных;
– реализацию формирования параметров процедур «по ссылке»
и «процедурой».
Для построения сложных программных комплексов и возможности распараллеливания задача представляется в виде одного или нескольких взаимодействующих процессов. В ЭВМ выполняются одновременно несколько процессов, не более числа процессоров. Процесс
отображен элементарной рабочей программой, формируемой из обращений к процедурам.
11.4. Особенности организации защищенных ЭВМ,
обеспечивающих безопасность обрабатываемой
информации
Наличие в общей структуре ЭВМ или вычислительной системе
специальных средств (структурных, схемных, схемотехнических, алгоритмических и др.), обеспечивающих безопасность обрабатываемой
информации, позволяет выделить особый класс защищенных ЭВМ
(ВС).
ЭВМ из состава автоматизированной системы обработки данных (АСОД) совместно с обслуживающим персоналом представляет
собой организационно-техническую систему, подверженную различным угрозам по овладению, хищению, искажению, изменению, уничтожению обрабатываемой информации и сведений о самой АСОД,
а также прямым материальным убыткам [43].
Общая организация компьютера из класса защищенных ЭВМ
в зависимости от ее выбранной модели с безопасной обработкой информации в структуре АСОД может включать те или иные дополнительные средства, для обеспечения которых требуется перераспределение части основной вычислительной нагрузки.
Модель ЭВМ (ВС) с безопасной обработкой информации [42]
представлена на рисунке 11.10, где:
136
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
1. Системы вывода аппаратуры из рабочего контура обмена
информацией.
2. НСД к информации при выводе аппаратуры на ремонт.
3. Системы опознавания и разграничения доступа.
4. НСД к информации со стороны терминалов.
5. НСД к средствам загрузки ПО.
6. НСД к терминалам, средствам отображения и документирования.
7. НСД к технологическим пультам и органам управления.
8. НСД к внутренним линиям связи и монтажу аппаратуры.
9. НСД к наводкам информации по цепям электропитания и заземления аппаратуры.
10. НСД к электромагнитному излучению информации.
11. Средства уничтожения информации.
12. Доступ к мусорной корзине.
13. НСД к носителям информации.
14. Средства регистрации и учета документов.
15. Шифрование данных.
16. Верификация ПО.
17. НСД к носителям программного обеспечения.
18. Системы опознавания и разграничения доступа.
19. Шифрование данных.
20. НСД к внешним каналам связи.
21. НСД к внешним каналам связи.
Предметом защиты является информация, циркулирующая
и хранимая в ЭВМ (ВС) в виде данных, команд, сообщений и т. д.
Многообразные потенциальные угрозы информации в ЭВМ
(ВС) разделяют на преднамеренные и случайные.
Для предупреждения, обнаружения и блокировки случайных
воздействий в структуру защищенных ЭВМ (ВС) вносят различные
схемные, схемотехнические, алгоритмические и другие решения, приводящие в конечном итоге к повышению достоверности обрабатываемой и передаваемой информации.
Преднамеренные воздействия связаны с санкционированными
или несанкционированными входами в компьютерную систему (ЭВМ
(ВС)) и выходами информации из нее. Каналами таких воздействий
являются устройства, обеспечивающие ввод, вывод и хранение информации при их незаконном использовании. К ним относятся:
 аппаратно-программные средства отображения и документирования информации;
 аппаратно-программные средства загрузки программного
обеспечения в систему;
 устройства ИЗУ как носители информации;
 внешние каналы связи;
 технологические пульты и органы управления;
137
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
 внутренний монтаж аппаратуры;
 линии связи между аппаратными АСВТ;
 побочные наводки на сетях электропитания и заземления
аппаратуры, вспомогательных и посторонних коммуникациях, размещенных вблизи аппаратуры СВТ и т. д.
1
2
3
4
5
6
7
8
9
ПРОГРАММНОЕ
ОБЕСПЕЧЕНИЕ ЭВМ (ВС)
АППАРАТНЫЕ СРЕДСТВА ЭВМ (ВС)
Система контроля вскрытия аппаратуры
Система контроля доступа в помещение
Граница контролируемой зоны на территории объекта
Контрольнопропускной
пункт
ИНФОРМАЦИЯ
21 20 19 18 17 16 15 14 13 12 11
10
Рис. 11.10. Модель ЭВМ с безопасной обработкой информации
Для организации защиты ЭВМ (ВС) используется многоуровневый многозвенный комплекс аппаратных, программных и организационных мер и средств противодействия потенциальным нарушителям для перекрытия всех возможных каналов воздействий.
138
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Таким образом, чем большее количество возможных каналов
несанкционированного доступа перекрыто средствами защиты и выше
вероятность их непреодоления потенциальным нарушителем, тем выше уровень безопасности информации, обрабатываемой в данной
компьютерной системе.
Контрольные вопросы
1. Перечислите и раскройте содержание отличительных признаков поколения больших ЭВМ.
2. Дайте общую характристику первому поколению ЭВМ.
3. В чем заключается сущность концепции хранимой в памяти
компьютера программы?
4. Раскройте содержание структуры компьютера IAS (модель
фон-Неймана).
5. Дайте краткую хронология развития первых ЭВМ в СССР.
6. Какова особенность развития второго поколения ЭВМ?
7. Какие задачи позволяли решать отечественные ЭВМ второго
поколения?
8. Каковы особенности развития третьего поколения ЭВМ,
и чем он характеризуется?
9. Представьте структуру ЭВМ PDP-8 с системной магистралью.
10. Какими показателями описываются характеристики третьего поколения ЭВМ?
11. Что характерно для ЭВМ четвертого поколения?
12. Дайте определения понятий ЭВМ, вычислительной системы, архитектуры ЭВМ в широком и узком смыслах.
13. Что такое структура ЭВМ, узел (агрегат) ЭВМ, элемент
ЭВМ?
14. Раскройте содержание основных характеристик ЭВМ как
объекта профессиональной деятельности.
15. Что такое реальное быстродействие, надежность, точность,
безопасность ЭВМ?
16. Раскройте содержание функциональных характеристик
ЭВМ.
17. Приведите вариант оснований классификации ЭВМ.
18. Дайте общую характеристику ЭВМ по принципу действия.
19. Какие виды ЭВМ по сфере применения существуют?
20. Представьте содержание классификация СВТ по производительности.
139
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
21. Раскройте содержание классификация ЭВТ по классу обрабатываемых задач.
22. Представьте классификацию СВТ по типам структур
ВМ и ВС.
23. Какие существуют классы вычислительных систем? Дайте
им краткую характеристику.
24. Раскройте содержание базовых функций и основных операции ЭВМ.
25. В чем содержание обработки данных, хранения данных,
обмена данными, управления?
26. Перечислите основные операции, осуществляемые в ЭВМ.
27. В чем особенность структурной организации ЭВМ?
28. Что представляет собой функциональная организация
ЭВМ?
29. Какова логическая организация ЭВМ?
30. Что такое система шин ЭВМ, и чем она характеризуется?
31. Представьте структурную организацию фон-неймановской
ЭВМ.
32. Что представляет собой ЭВМ с хранимой в памяти
программой?
33. Какие существуют принципы построения ЭВМ с хранимой
в памяти программой и каково их основное содержание?
34. Раскройте содержание формата представления данных
(числовой информации) в ЭВМ.
35. В чем заключается сущность принципа программного
управления?
36. Раскройте содержание принципа однородности памяти.
37. Что понимается под принципом адресности?
38. В чем достоинтва и недостатки архитектуры ЭВМ
фон Неймана?
39. Какие направления повышения эффективности функционирования ЭВМ существуют?
40. Раскройте содеражние алгоритма функционирования ЭВМ.
41. В чем сущность предварительного этапа функционирования ЭВМ?
42. Объясните особенности постороения обобщенной схемы
алгоритма функционирования ЭВМ с этапом прерывания.
43. Представьте логическую схему взаимодействия узлов и
элементов ЭВМ при выполнении стандартного цикла команды.
44. Дайте определение и раскройте принцип работы процессора ЭВМ.
45. Раскройте содержание многоуровневого представления
ЭВМ с различной степенью детализации.
140
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
46. Какие фукнкции может выполнять сопроцессор?
47. Каково назначение и особенности функционировния запоминающих устройств?
48. Раскройте содержание иерархической организация памяти.
49. Чем отличается внутренняя память от внешней?
50. Какие виды внутренней памяти существуют?
51. Как адресуется внешняя память?
52. Ракройте особенности организации и методов доступа
к внешней памяти на магнитных дисках и магнитной ленте.
53. Представьте содержание классификационных признаков
запоминающих устройств.
54. Раскройте содержание слеудующих параметров запоминающих устройств: «объем хранимой информации», «время доступа»,
«скорость обмена», «удельная стоимость хранения единицы данных»,
«энергонезависимость», «устойчивость к внешним воздействиям»,
«время хранения».
55. Что относится к устройствам ввода-вывода и как они сопрягаются в ЭВМ?
56. Дайте определение, раскройте назначение шуина (магистрали) ЭВМ.
57. В чем заключается сущность существующей иерархии
шин?
58. Какие виды операций передачи данных осуществляются
в подсистеме взаимодействия в ЭВМ?
59. Какие группы шин приняты в ЭВМ, каково их назначение
и характеристики?
60. Представьте вариант структуры системной шины, раскройте содержание ее элементов.
61. Какие шины относятся к системе шин персональных ЭВМ
и серверов начального и среднего уровней?
62. Что представляют собой скрытые шины персональных
ЭВМ и серверов?
63. В чем заключается основное назначение системной платы
современного компьютера?
64. Перечислите основные функции системных плат в ЭВМ.
65. В чем особенности двухпроцессорной серверной системной
платы?
66. Раскройте содержание спецификации серверной системной
платы.
67. Представьте организационную схему сервера и раскройте
назначение его составных частей.
68. Какие существуют основные типы архитектурных решений по организации однопроцессорных ЭВМ?
141
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
69. Представьте и раскройте содержание структуры ЭВМ с
непосредственными связями.
70. Какие существуют особенности и недостатки построения
структуры ЭВМ на основе общей шины?
71. Раскройте содержание варианта структуры ЭВМ с иерархией шин.
72. Дайте определение специализированной и универсальной
ЭВМ.
73. В чем особенности построения вычислительных систем
с общей памятью, с разделяемой памятью, мультипроцессорной
системы?
74. В чем особенности построения вычислительных систем
с распределенной памятью, или мультикомпьютерной системы, многомашинной системы?
75. Представьте структуру ЭВМ с общей памятью, раскройте
ее особенности, достоинства и недостатки.
76. Представьте структуру ЭВМ с распределенной памятью,
раскройте ее особенности, достоинства и недостатки.
77. Представьте структуру ЭВМ с неоднородным доступом
к памяти, раскройте ее особенности, достоинства и недостатки.
78. Каковы особенности архитектуры специализированных
ЭВМ для работы с базами данных и знаний?
79. Каковы особенности архитектуры специализированных
ЭВМ для работы с базами данных?
80. Каковы особенности архитектуры специализированных
ЭВМ для систем логического вывода?
81. Каковы особенности архитектуры специализированных
ЭВМ для обработки графической информации?
82. Раскройте содеражение структуры ЭВМ для обработки
графической информации.
83. Каковы особенности архитектуры специализированных
ЭВМ, ориентированных на программное обеспечение?
84. Каковы особенности организации защищенных ЭВМ, обеспечивающих безопасность обрабатываемой информации?
85. Представьте модель ЭВМ с безопасной обработкой
информации.
86. Раскройте содержание каналов преднамеренного воздействия, связанного с санкционированными или несанкционированными
входами в ЭВМ.
142
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
РАЗДЕЛ 3
ПРОЦЕССОРЫ И СИСТЕМА ПАМЯТИ
ГЛАВА 12. ПРОЦЕССОРЫ
12.1. Обобщенная архитектура и модель
функционирования процессора
12.1.1. Основные понят ия и определения
Процессор или микропроцессор (МП) – это программноуправляемое электронное цифровое устройство, предназначенное для
обработки цифровой информации и управления процессом этой обработки, выполненное на одной или нескольких больших интегральных
схемах (БИС) с высокой степенью интеграции электронных
элементов.
Микропроцессорная система – вычислительная, контрольноизмерительная или управляющая система, основным устройством обработки информации в которой является МП.
Мультипроцессорная система – система, которая образуется
объединением универсальных или специализированных МП для обеспечения параллельной обработки информации и распределенного
управления.
Однокристальный микропроцессор (микропроцессор с фиксированной разрядностью данных) – конструктивно законченное
устройство в виде одной БИС, структурная схема которой содержит
все функциональные узлы, необходимые для обеспечения автономной
работы в качестве вычислительного или управляющего устройства.
Секционный микропроцессор (разрядно-модульный МП, МП
с наращиванием разрядности) – МП, в одной БИС которого реализуется лишь некоторая функциональная часть (секция) процессора. Секционность обеспечивает гибкость микропроцессорной системе за счет
возможности наращивания разрядности данных и создания специфических технологических команд из набора микрокоманд [34].
Скалярный процессор – процессор с единственным
конвейером.
Суперскалярный процессор имеет более одного конвейера,
способного обрабатывать команды параллельно.
Мультискалярный процессор – процессор, выполняющий
код с целью извлечения параллелизма уровня команд из последовательной программы, представленной на языке высокого уровня.
143
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Мультискалярная архитектура является дальнейшим развитием суперскалярной архитектуры.
Процессор VLIW (Very Length Instruction Word) – процессор,
система команд которого содержит специально отведенные поля команды каждому из параллельно работающих обрабатывающих
устройств, где предписывается действие, которое устройство должно
совершить.
Скалярная команда – команда процессора, у которой входные операнды и результат являются числами (скалярами).
Векторная команда – команда процессора, у которой входные
операнды и, возможно, результат являются вектором (массивом) чисел. Примером векторной команды служит команда, при выполнении
которой умножаются два очередных элемента двух массивов, далее
произведение суммируется с содержимым некоторого регистра, после
чего модифицируются адреса памяти для доступа к двум очередным
элементам массивов, и т. д.
Микроархитектура процессора – аппаратная организация
и логическая структура микропроцессора, регистры, управляющие
схемы, арифметико-логические устройства, запоминающие устройства и связывающие их информационные магистрали.
Макроархитектура – система команд, типы обрабатываемых
данных, режимы адресации и принципы работы микропроцессора.
Микропроцессоры характеризуются следующими параметрами:
1. Быстродействием – тактовой частотой, определяющей максимальное время выполнения переключения элементов в ЭВМ или
время выполнения «короткой» команды.
2. Разрядностью – максимальным числом одновременно обрабатываемых двоичных разрядов.
Разрядность МП включает:
– разрядность внутренних регистров (определяет принадлежность к тому или иному классу процессоров);
– разрядность шины данных (определяет скорость передачи
информации);
– разрядность шины адреса (определяет размер адресного пространства).
3. Архитектурными особенностями:
– набором машинных команд (системой операций);
– способами (режимами) адресации;
– наличием и организацией подсистем прерываний и прямого
доступа к памяти;
– объемом и организацией сверхбыстрого ОЗУ (кэш-памяти);
– наличием конвейера операций;
– аппаратной поддержкой виртуальной памяти и т. д.
144
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
4. Технологией изготовления, определяющей уровень логических сигналов.
5. Потребляемой мощностью, или показателем мощности
тепловыделения (TDP, Thermal Design Power).
6. Числом источников питания.
7. Числом БИС в комплекте и др.
12.1.2. Сист ема машинных команд
Системой (набором) машинных команд (machine instruction set)
ЭВМ называют полный перечень команд, которые способен выполнить компьютер.
Система команд оказывает влияние на многие характеристики
вычислительной машины. Выбранный набор в основном определяет состав функций процессора, а, следовательно, его структурную и схемную
реализацию. С описания системы машинных команд (МК) всегда начинается описание центрального процессора ЭВМ (рис. 12.1, 12.2).
Программист
Конструктор
ЭВМ
Набор машинных команд
Типы
регистров
Элементы
оперативной
памяти
Типы
данных на
уровне
операций
Операции,
которые может
выполнить
оперативное
запоминающее
устройство
Достижение максимального быстродействия
Рис. 12.1. Набор машинных команд
На рис. 12.3 развитие архитектур системы МК представлено
с хронологической точки зрения (в скобках указаны наименования
образцов вычислительных машин) [1].
Системы МК классифицируются по составу и сложности команд и месту хранения операндов.
145
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Программное обеспечение ЭВМ
Прикладное программное обеспечение
Операционная система
Компилятор
Ассемблер
Система машинных команд
Иерархия
Система
Центральный
процессор
запоминающих
вводаЭВМ
устройств
вывода
Аппаратное обеспечение ЭВМ
Рис. 12.2. Система МК как интерфейс между аппаратным
и программным обеспечением
Классификация систем машинных команд. Классификация
по составу и сложности команд определяет один из трех типов
систем МК:
– компьютер с полным набором команд (CISC, Complex
Instruction Set Computer);
– компьютер с сокращенным набором команд (RISC, Reduced
Instruction Set Computer);
– компьютер со сверхбольшим командным словом (Very
Length Instruction Word).
По месту хранения операндов различают следующие системы
МК:
1) стековую;
2) аккумуляторную;
3) регистровую;
4) с выделенным доступом к памяти.
В настоящее время преобладающим является регистровая архитектура системы МК. С таким набором МК центральный процессор
включает в себя массив регистров, обозначаемых как регистры общего назначения (РОН). В специальной литературе массив регистров
также называют регистровым файлом.
146
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Рис. 12.3. Развитие архитектур наборов МК
147
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Размер регистров обычно совпадает с размером машинного
слова. К каждому регистру можно обращаться по его номеру. Количество регистров для процессоров с архитектурой наборов МК типа
CISC и RISC различно: для CISC – от 8 до 32, для RISC – до нескольких
сотен.
Вариант структуры компьютера с регистровой архитектурой
системы МК показан на рис. 12.4.
Массив РОН
Селектор
регистра 2-го
операнда
АЛУ
Селектор
регистров 1-го
операнда и
результата
Дешифратор
кода операции
Регистр
команды
Регистр
данных
Основная
память
Рис. 12.4. Структура компьютера с регистровой архитектурой системы МК
148
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Диаграмма состояний основного цикла обработки команды. Каждая МК должна содержать информацию, необходимую для ее
однозначной интерпретации и выполнения процессором.
Основные операции процессора при обработке машинной команды следующие:
– извлечение команды – процессор считывает команду из памяти;
– интерпретация команды – процессор расшифровывает команду и определяет, какие операции ему предстоит выполнить;
– извлечение данных – для выполнения команды может потребоваться прочесть данные из памяти или из модуля ввода-вывода;
– обработка данных – выполнение команды может потребовать преобразования данных (выполнения над ними определенных
арифметических или логических операций);
– запись данных – если в процессе выполнения команды данные были изменены, результат необходимо где-то зафиксировать.
В частности, результат может быть записан в память или передан
в модуль ввода-вывода.
Для реализации указанной последовательности операций машинные команды разделены на компоненты (поля). Компонентами
МК являются:
1. Код операции – определяет, какие именно преобразования
должен выполнить ЦП с переданными ему элементами данных.
2. Ссылка (или ссылки) на операнд-источник – в процессе выполнения МК одни данные преобразуются в другие.
3. Ссылка на результат – определяет, что делать с результатом
преобразования операндов (куда его поместить).
4. Ссылка на следующую выполняемую команду – определяет,
откуда ЦП должен извлечь следующую команду после завершения текущей.
Информация об операндах и результате операции в компонентах МК относится к оперативной или виртуальной памяти, регистру
ЦП, устройству ввода-вывода.
Этапы выполнения МК в виде диаграммы состояний основного
цикла обработки команды представлены на рис. 12.5, где:
состояние 1. Вычисление адреса команды;
состояние 2. Извлечение команды;
состояние 3. Декодирование кода операции в команде;
состояние 4. Вычисление адреса операнда;
состояние 5. Извлечение операнда;
состояние 6. Обработка данных (операция с данными);
состояние 7. Вычисление адреса операнда;
состояние 8. Сохранение результата (запись операнда);
состояние 9. Проверка запроса прерывания;
149
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
состояние 10. Прерывание.
Для каждой конкретной команды некоторые состояния могут
быть нулевыми, а некоторые повторяться (например при операциях со
строками или векторами). Состояния в верхней части диаграммы описывают обмен «ЦП – память» или «ЦП – модуль ввода-вывода». Состояния в нижней части обозначают внутренние операции ЦП.
2
5
Несколько
операндов
1
Следующая
команда
3
8
Несколько
результатов
4
Строка или
вектор
6
7
9
10
Прерывания
нет
Рис. 12.5. Диаграмма состояний основного цикла обработки команды.
Пример простой последовательности из трех команд. Для
выполнения одного простого оператора вида X = X + Y, написанного
на языке программирования высокого уровня, необходимо выполнить
ряд МК. Последовательность МК, задающих выполнение этого оператора, следующая (предполагается, что значение X хранится в ячейке
памяти 100, значение Y – в ячейке 200):
1. Загрузить в регистр процессора содержимое ячейки 200.
2. Добавить к содержимому регистра содержимое ячейки памяти 100.
3. Сохранить результат (содержимое регистра) в ячейке памяти
200.
Таким образом, реализация одного несложного оператора требует выполнения трех машинных команд. Это типичное соотношение
между количеством операторов языка высокого уровня и количеством
машинных команд, необходимых для их реализации.
Форматы команд. Выделяют команды пересылки данных,
арифметической и логической обработки, для работы со строками,
SIMD-команды, команды преобразования, ввода-вывода, управления
потоком команд. Формат команды определяет ее структуру (количество двоичных разрядов), количество отдельных полей команды и их
150
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
расположение. Типовая команда, как правило, состоит из двух частей:
операционной и адресной (рис. 12.6).
Операционная часть
Адресная часть
Рис. 12.6. Структура команды
Операционная часть МК определяет подлежащую выполнению
операцию, адресная часть – адреса исходных данных (операндов), над
которыми выполняется операция, и адрес, куда должен быть помещен
результат этой операции.
Перед началом выполнения команды ее код помещается в регистр команд ЦП, откуда ЦП должен извлекать информацию из разных полей команды и выполнять необходимые операции.
Простой формат МК представлен на рисунке 12.7.
Рис. 12.7. Пример формата машинной команды длиной 16 бит
Код операции мнемонически может быть представлен в следующем виде, например: ADD – сложение; SUB – вычитание; MPY –
умножение; DIV – деление; LOAD – загрузка элемента данных из памяти; STOR – сохранение элемента данных в памяти и др.
Количество кодов операций в системах МК разных процессоров различно. При этом существует несколько типов операций, которые встречаются практически в каждой модели процессора. К ним
относятся:
– операции передачи данных;
– арифметические операции;
– логические операции;
– операции преобразования;
151
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
– операции ввода-вывода;
– операции управления состоянием системы;
– операции управления ходом выполнения программы.
Машинные команды оперируют с данными, наиболее важными
категориями которых являются адреса, числа, символы и операнды
логического типа (рис. 12.8).
Рис. 12.8. Типы операндов
В качестве примеров форматов команд ниже рассмотрены двухоперандные команды для МП i8086 (рис. 12.9) и МП Pentium II
(рис. 12.10).
В состав МК для МП i8086 входят первый байт и постбайт,
определяющие основные компоненты команды. Первый байт определяет код операции, направления передачи и размера:
COP – код операции;
d – направление (d = 1 – передача операнда или слова в регистр, который определяется reg второго байта; d = 0 – передача из
указанного байта);
w – слово (w = 1 команда оперирует словом; w = 0 – команда
оперирует байтом).
152
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
6 бит
1
COP
d w
1
Первый байт
2 3
3
m
reg r/m
d
Постбайт
Disp L
Disp H
Смещение при формировании
эффективного адреса
Рис. 12.9. Пример формата двухоперандной команды МП i8086
Постбайт определяет участвующие в операции регистры или
регистр и ячейку памяти:
md – режим (показывает как интерпретируется поле r/m для
нахождения первого операнда: md = 11 – операнд в регистре, в
остальных случаях – в памяти);
reg – регистр (используется для указания регистра только в
двух операндных командах);
r/m – регистр/память (определяет операнд, который может
находиться в памяти или регистре и условно считывается первым).
Всего для процессора i8086 выделяют девять существенно различных форматов команд.
МП Pentium II имеет большой набор форматов команд. Во всех
форматах только поле кода операции (КОП) присутствует во всех типах команд. Машинные команды, рис. 12.10, для этого МП могут
иметь:
– до 4-х необязательных префиксных компонентов (префиксы
всегда однобайтные и указывают на изменение способа адресации,
размера операнда или (и) необходимость многократного (по счетчику
и условию) повторения для данной инструкции);
– 1 и 2-х байтовый КОП;
– необязательное поле адреса с байтом режима адресации
(mod/Rm);
– 1 байт коэффициента индексирования (SIB);
– необязательное поле смещения;
– необязательное поле непосредственного операнда.
153
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Префикс
Байты:
0 или 1
Префикс
команды
Команда
Байты:
1 или 2
КОП
0 или 1
0 или 1
0, 1, 2 или 4
mod/rm
SIB
Смещение
reg/
opcode
mod
7
0 или 1
0 или 1
Переназначени
Размер адреса
е сегмента
6 5
4
r/m
3 2 1 0
SS
7
6 5
index
4
0 или 1
Размер
операнда
0, 1, 2 или 4
Непосредственный
операнд
base
3 2 1 0
Рис. 12.10. Формат команды МП Pentium II
Большое количество наборов МК для МП Pentium II частично
объясняется желанием сохранить обратную совместимость с командами предыдущих поколений процессоров Intel 80x86, а частично –
желанием конструкторов процессора предоставить системным программистам как можно более широкие возможности для разработки
эффективных машинных программ. В настоящее время нет единого
мнения по вопросу, что предоставление программисту разнообразного
набора команд позволяет создавать более эффективные программы,
чем альтернативный подход для RISC-архитектуры.
12.1.3. Типы архит ект ур процессоров
По архитектуре системы МК все микропроцессоры можно разделить на три группы:
1. МП типа CISC (Complex Instruction Set Command) с полным
набором системы команд.
2. МП типа RISC (Redused Instruction Set Command) с сокращенным набором системы команд.
3. МП типа VLIW (Very Length Instruction Word) со сверхбольшим командным словом.
Микропроцессоры типа CISC. Исторически архитектура
CISC появилась раньше всех. Тогда процессоры представляли собой
154
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
скалярные устройства и могли в каждый момент времени выполнять
только одну команду, при этом конвейеров практически не было. Использование как можно большего числа разных команд (инструкций)
было удобно для программистов. Это позволяло сильно сократить
размеры написанной на ассемблере программы (компиляторы языков
высокого уровня в это время еще не были распространены). Соответственно меньше времени затрачивалось на исполнение программы.
К типу CISC можно отнести почти все компьютеры, выпускавшиеся
до середины 80-х гг. XX в., и значительную часть производящихся сегодня [1].
На практике команды CISC оказалось сложно выполнять и декодировать, т. е. выделять из машинного кода новую команду и
направлять ее на исполнительные устройства МП. Машинные команды этого типа процессоров имели неоднородную структуру (разное
расположение и размеры кода операции и ее операндов) и различную
длину (от 1 до 15 байт для платформы x86 [35]). Кроме того, ряд команд оказалось невозможно выполнить на аппаратном уровне, в связи
с чем поздние CISC-процессоры включали в себя специальные блоки
для замены некоторых сложных команд на последовательности более
простых.
В настоящее время в современных МП на платформе x86 используется концепция разделенной архитектуры и RISC-ядра. В процессор встраивается аппаратный транслятор, преобразующий команды x86 в команды RISC-процессора. При этом одна команда x86 может порождать до 4-х команд RISC-процессора. Исполнение команд
происходит так же, как в развитом суперскалярном процессоре.
Микропроцессоры типа RISC. RISC-процессоры проектировались в расчете на типовой код, генерируемый компиляторами и содержат набор только простых, чаще всего встречающихся в программах команд. В частности, в классическом варианте RISC из команд,
обращающихся к оперативной памяти, оставлены только две: Load –
загрузить данные в регистр и Store – сохранить данные из регистра
(так называемая Load/Store-архитектура). Важное отличие RISCпроцессоров, соответствующее Load/Store-архитектуре, – увеличение
числа РОН по сравнению с CISC-архитектурой. Почти все РОН полностью равноправны, что позволяет компилятору свободно распоряжаться ими, сохраняя большую часть промежуточных данных в регистровой памяти, а не в стеке или оперативной памяти. При этом
в классическом x86 с 32-разрядной архитектурой всего восемь РОН,
каждому из которых предписано определенное назначение.
Анализ кода программ, генерируемого компиляторами языков
высокого уровня, показал, что практически используется только огра-
155
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
ниченный набор простых команд форматов «регистр, регистр  регистр» и «регистр  память». Каждая команда единообразно разбивается на небольшое число этапов с одинаковым временем исполнения:
выборка, дешифрация, исполнение, запись. Все простые команды
имеют один размер и на выполнение каждой из них тратится один
машинный такт (для сравнения, на выполнение самой короткой команды из системы CISC обычно тратится четыре такта). При необходимости выполнения более сложных команд в МП производится их
автоматическая сборка из простых.
RISC-процессоры эффективны в тех областях применения, где
можно продуктивно использовать структурные способы уменьшения
времени доступа к основной памяти.
Элементы RISC-архитектуры впервые были использованы
в ЭВМ CDC 6600 и суперЭВМ компании «Cray Research». Одним из
первых МП типа RISC для ПЭВМ являлся 32-разрядный МП ARM (на
его основе была создана ПЭВМ IBM PC RT), имевший 118 различных
команд. Современные 64-разрядные RISC МП выпускаются многими
фирмами: «Apple» (МП Power PC), «IBM» (МП PPC), «DEC» (МП
Alpha), «HP» (МП PA), «Sun» (МП Ultra SPARC) и др.
Микропроцессоры типа RISC имеют высокое быстродействие,
но программно несовместимы с CISС-процессорами: при выполнении
программ они могут лишь эмулировать МП типа CISC на программном уровне, что приводит к резкому уменьшению их эффективной
производительности.
Микропроцессоры типа VLIW. Концепция VLIW основана
на RISC-архитектуре: несколько простых RISC-команд объединяются
в одну сверхдлинную команду и выполняются параллельно. Архитектура VLIW-машин позволяет сократить объем оборудования, требуемого для реализации параллельной выдачи нескольких команд.
Например, суперскалярная машина, обеспечивающая одновременную
выдачу двух команд, требует параллельного анализа двух кодов операций, шести полей номеров регистров, а также динамического анализа возможности выдачи одной или двух команд и выполнения распределения этих команд по функциональным устройствам. Требования по
объему аппаратуры для параллельной выдачи двух команд остаются
достаточно умеренными и можно даже увеличить степень распараллеливания до четырех (что применяется в современных микропроцессорах), но дальнейшее увеличение количества параллельно выполняемых команд приводит к усложнению реализации из-за необходимости
определения порядка следования команд и существующих между ними зависимостей.
156
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
VLIW-команда может включать, например, две целочисленные
операции, две операции с плавающей точкой, две операции обращения к
памяти и операцию перехода. Такая команда будет иметь набор полей
для каждого функционального устройства, возможно от 16 до 24 бит на
устройство, что приводит к команде длиною от 112 до 168 бит.
Программисты доступа к внутренним VLIW-командам не
имеют: все программы и операционная система работают поверх специального низкоуровневого программного обеспечения (Code
Morphing), которое ответственно за трансляцию команд CISCмикропроцессоров в команды VLIW. МП типа VLIW вместо сложной
схемной логики, обеспечивающей в современных суперскалярных
микропроцессорах параллельное исполнение команд, используют
программное обеспечение. Упрощение аппаратуры позволило уменьшить габариты МП и потребление энергии.
Компания «Intel» разработала усовершенствованную версию
VLIW под названием EPIC (Explicitly Parallel Instruction Computing –
компьютер с явно заданным параллелизмом команд). Эта технология,
которой придерживаются фирмы «Intel» и «HP», незначительно отличается от технологии VLIW, поэтому микропроцессоры EPIC и VLIW
можно отнести к одной группе.
Микропроцессоры типа VLIW выпускают фирмы «Transmeta»
(МП Crusoe), «Intel» (МП Itanium и Itanium 2). К VLIW-типу можно
отнести МП Elbrus 2000 (Е2К), разработанный российской компанией
«Эльбрус», но так и не выпущенный в производство.
МП Intel Itanium – первый процессор, использующий полный
набор 64-битных инструкций (Intel Architecture-64, IA-64). Архитектура IA-64 не является ни 64-разрядным расширением архитектуры
CISC, ни переработкой архитектуры RISC. IA-64 представляет собой
новую архитектуру, использующую длинные слова команд (LIW),
предикаты команд (instruction predication), устранение ветвлений
(branch elimination), предварительную загрузку данных (speculative
loading) и другие особенности для того, чтобы обеспечить наибольший параллелизм выполнения программ. IA-64 – это компромисс
между CISC и RISC, попытка сделать их совместимыми, в связи с чем
существует два режима декодирования команд: VLIW и CISC. Программы автоматически переключаются в необходимый режим исполнения. Для работы с VLIW операционные системы должны содержать
и 64-разрядную часть на IA-64, и старую, 32-разрядную.
Достоинства VLIW:
 компилятор может более эффективно исследовать зависимости между командами и выбирать параллельно исполняемые ко-
157
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
манды, чем это делает суперскалярный процессор, ограниченный размером окна исполнения;
 VLIW-процессор имеет более простое устройство управления и потенциально может иметь более высокую тактовую частоту.
Недостатки VLIW:
 фактором, снижающим их производительность, являются
команды ветвления, зависящие от данных, значения которых становятся известны только в динамике вычислений. Окно исполнения
VLIW-процессора не может быть очень большим ввиду отсутствия у
компилятора информации о зависимостях, формируемых динамически,
в процессе выполнения, что препятствует возможности переупорядочивания операций в VLIW-процессоре;
 VLIW-реализация требует большого размера памяти имен,
многовходовых регистровых файлов, большого числа перекрестных
связей. Возможен также останов, когда во время выполнения возникает ситуация, отличающаяся от состояния в момент генерации плана
выполнения (например, неудачное попадание в кэш).
Сравнительная характеристика процессоров с различной архитектурой системы МК представлена в табл. 12.1.
Таблица 12.1
Сравнительная характеристика процессоров
CISC, RISC, VLIW
№
Характеристика
CISC
RISC
VLIW
п/п
Стандарт1 Формат команд Переменный
Стандартный
ный
Структура
2
Сложная
Простая
Простая
команд
3
Число команд
Большое
Небольшое
Небольшое
Число
4
Небольшое
Большое
Большое
регистров
Может выВыполняется Выполняется
полняться как
Доступ
только спе- только специ5
часть команд
к памяти
циальными
альными
различных
командами
командами
типов
12.1.4. Микропроцессорная т ехника
и ст рукт ура микропр оцессора
Обобщенная структура процессора. На рис. 12.11 изображена обобщенная структурная схема процессора.
158
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Набор регистров
...
Внутренняя магистраль процессора
Устройство
управления
...
Арифметико
-логическое
устройство
Устройство
управления
системной
магистралью
Сигналы
управления
Системная магистраль ЭВМ
Процессор
Рис. 12.11. Обобщенная структурная схема процессора
Главными структурными компонентами процессора являются
арифметико-логическое устройство (АЛУ) и устройство (или узел)
управления (УУ).
На АЛУ возлагается функция арифметической и логической
обработки данных (преобразования информации).
УУ является функционально наиболее сложным устройством
процессора – оно управляет потоком данных и команд, поступающих
в процессор и выходящих из него, а также порядком выполнения операций в АЛУ.
Внутренняя магистраль (шина) процессора предназначена
для взаимодействия компонентов процессора, в первую очередь, для
передачи данных между АЛУ и набором регистров.
Устройство управления системной магистралью предназначено для связи и согласования процессора с системной магистралью
компьютера.
Набор регистров (другие названия – микропроцессорная память, внутренняя память процессора и т. д.) представляет собой память самого верхнего уровня в иерархии запоминающих устройств;
предназначен для временного хранения адресов, данных, результатов
операций, управления ходом выполнения операций в процессе функционирования процессора.
159
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Регистры процессора разделяются по функциям (рис. 12.12)
[2].
Рис. 12.12. Функциональное назначение регистров процессора
Классификация регистров по функциям является примерной
потому, что при разной организации и разнообразии моделей процессоров предложенное разделение регистров может отличаться, равно
как и иметь другую терминологию.
Программно-доступные регистры доступны при программировании на машинном языке или на языке ассемблера; позволяют программисту минимизировать обращение к оперативной памяти и использовать их для хранения промежуточных результатов. В свою очередь, эти регистры можно разделить на четыре категории:
– регистры общего назначения (или универсальные регистры)
используются для спецификации любого операнда в любой машинной
команде;
– регистры данных используются для хранения операндов и
результатов (не используются при вычислении исполнительного
адреса);
– регистры адреса могут быть в определенной степени универсальными или предназначаться только для определенного режима
160
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
адресации. К регистрам адреса относят следующие регистры – указатель сегмента, индексные регистры, указатель стека;
– регистры кодов условий хранят однобитовые коды условий,
называемые флагами. Большинство флагов устанавливаются процессором в зависимости от значения результата последней выполненной
арифметической или логической операции. Эти флаги используются
при выполнении команд условного перехода.
Регистры управления и состояния используются для управления функционированием процессора. К этим регистрам иногда могут иметь доступ специальные привилегированные команды, которые
используются только в программах операционной системы.
Основные типы регистров управления и состояния содержат:
– счетчик команд – адрес извлекаемой машинной команды;
– регистр текущей команды – последнюю извлеченную машинную команду;
– регистр адреса в памяти – адрес ячейки памяти;
– регистр данных памяти – слово данных, которое должно
быть записано в память, или слово, только что извлеченное из памяти.
Микропроцессорная техника и обобщенная
структура микропроцессора
Создание интегральной схемы позволило разработчикам компьютерной техники уменьшить габаритные показатели средств вычислительной техники. О появлении микропроцессорной техники стали говорить тогда, когда стало возможным все компоненты центрального процессора ЭВМ совместить в одной микросхеме. Микропроцессор стал единым компонентным заменяемым модулем компьютера. В
настоящее время понятия «процессор» и «микропроцессор» отождествляют, и других процессоров, кроме микропроцессоров, в мире
почти не осталось [4]. На одном кристалле, помимо собственно процессорного ядра, могут быть размещены почти все необходимые для
полноценного компьютера компоненты – контроллер памяти, контроллер прямого доступа к памяти (DMA – Direct Memory Access), сетевые контроллеры, контроллеры интерфейсных шин и т. д. Такие
процессоры относятся к категории процессоров «System-On-Chip»
(система на микросхеме).
Обобщенная схема взаимосвязей типичного микропроцессора
показана на рис. 12.13.
161
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Сигналы
адресации
Арбитраж
шины
Данные
Сигналы
управления
Сопроцессор
Микропроцессор
Прерывания
Сигнал
синхронизации
Сигналы
состояния
Другие
сигналы
Питающее
напряжение
Рис. 12.13. Обобщенная схема взаимосвязей типичного процессора
Структура микропроцессора достаточно сложна. Ядро МП содержит главное управляющее устройство и исполняющие устройства –
блоки выполнения операций над целочисленными данными. К локальным управляющим устройствам относятся [9]:
 блок плавающей точки;
 модуль предсказания ветвлений;
 модуль преобразования CISC-инструкций во внутренний
RISC-микрокод;
 регистры микропроцессорной памяти (в МП типа VLIW до
256 регистров);
 регистры кэш-памяти первого уровня (отдельно для данных
и инструкций);
 шинный интерфейс и другие.
В качестве примера структуры рассматривается укрупненная
схема одного из первых универсальных МП i8086/8088, который эмулируется современными Intel-совместимыми МП (рис. 12.14).
Микропроцессор i8086/8088 содержит две относительно независимые части:
– исполнительный блок (операционное устройство), реализующий заданные командой операции;
– блок сопряжения с системной магистралью ЭВМ (устройство шинного интерфейса), осуществляющий выборку команд из
памяти, а также обращение к памяти и внешним устройствам для считывания операндов и записи результатов.
162
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Блок сопряжения с магистралью
(Устройство шинного интерфейса)
Исполнительный блок
(Операционное устройство)
РОН и адресные регистры
Системная магистраль компьютера
15
0
15
0
CS – кодовый сегмент
Аккумулятор
AH
AL
SS – стековый сегмент
BH
BL
Регистр базы
DS – сегмент данных
Счетчик
СH
СL
ES – дополнительный сегмент Регистр данных
DH
DL
Регистры
SP – указатель стека
Указатель
сегментов
BP – указатель базы
команд
SI – индекс источника
DI – индекс приемника
Образование адреса
и управление
магистралью
Мультиплексированная
шина
Операнды
7
1
0
АЛУ
6
Регистр флагов
Очередь команд
Рис. 12.14. Укрупненная структурная схема МП i8086
Оба блока могут работать параллельно для совмещения во
времени процессов выборки и исполнения команд, что повышает
быстродействие МП.
АЛУ содержит 16-битный комбинационный сумматор, с помощью которого выполняются арифметические операции, наборы комбинационных схем для логических операций, схемы для операций
сдвигов и десятичной коррекции, а также регистры для временного
хранения операндов и результатов (блок «Операнды»).
16-битные РОН и адресные регистры участвуют во многих
командах. В этих случаях РОН кодируются трехбитным кодом, который размещается в соответствующем поле (полях) формата команды.
Адресные регистры хранят главным образом адресную информацию,
РОН – используются, прежде всего, для хранения данных. Указательные регистры SP и BP хранят смещение адреса в пределах текущего
стекового сегмента памяти, а индексные регистры SI и DI хранят
смещение адреса соответственно в текущем сегменте данных и текущем дополнительном сегменте.
163
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Регистр флагов (регистр признаков, F) хранит определенные
признаки результата выполнения операции в АЛУ.
Очередь команд – это набор байтовых регистров, в которых
хранятся коды, выбранные из программной памяти. Длина очереди
составляет 6 байт, что соответствует максимально длинному формату
команд. Наличие очереди команд, а также способность операционного
устройства и шинного интерфейса работать параллельно позволяют
совместить во времени фазы выборки команды и выполнения заданной операции: пока одна команда исполняется в операционном
устройстве, шинный интерфейс осуществляет выборку следующей
команды.
Сегментные регистры хранят базовые (начальные) адреса сегментов памяти. Наличие сегментных регистров обусловлено разделением памяти на сегменты и применяемым способом формирования
адресов памяти. Хотя МП имеет 20-битную шину физического адреса
памяти, он оперирует 16-битными логическими адресами, состоящими из базового адреса сегмента и внутрисегментного смещения. Внутрисегментное смещение может быть вычислено в соответствии с указанным в команде способом адресации, может находиться в формате
команды или содержаться в общем регистре.
Указатель команд хранит смещение следующей команды в текущем кодовом сегменте, т. е. указывает на следующую по порядку
команду.
Управляющее устройство дешифрует команды, воспринимает
и вырабатывает необходимые управляющие сигналы.
Программная модель микропроцессоров
При написании программы для конкретной модели МП программисту достаточно знать, какие элементы архитектуры (ресурсы)
процессора ему доступны. Для архитектуры IA-32 процессоров Intel
набор этих ресурсов составляет программную модель процессора,
в
которую включают [45]:
– пространство адресуемой памяти (определяется разрядностью шины адреса МП). Память поделена на 16 384 сегмента, каждый
из которых занимает адреса от 0 до 232–1. Большинство операционных систем (UNIX, Windows) поддерживают только один сегмент, поэтому для прикладных программ доступно линейное адресное пространство объемом 232 байт;
– набор РОН;
– набор сегментных регистров;
– набор регистров состояния и управления;
164
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
– набор регистров устройства вычислений с плавающей запятой (сопроцессора);
– набор регистров целочисленного MMX-расширения, отображенных на регистры сопроцессора;
– набор регистров MMX-расширения с плавающей запятой;
– программный стек – специальную информационную структуру, работа с которой предусмотрена на уровне машинных команд.
Для сравнения, специалисты компании «Motorola» разработали
программную модель с регулярной структурой команд, в которой отсутствуют регистры специального назначения.
Программные модели процессоров Intel Pentium 4 и Motorola
MC68000 показаны на рис. 12.15.
Аккумулятор
База
Счетчик
Данные
31
Указатель стека ESP
Указатель базы
EBP
Индекс источника ESI
Индекс приемника EDI
Код
Данные
Стек
Дополнительный
Дополнительный
Дополнительный
РОН
EAX
EBX
ECX
EDX
0
AX
BX
CX
DX
Указатели и индексы
SP
BP
SI
DI
Сегментные регистры
Указатель команд
EIP
Регистр флагов EFLAGS
CS
DS
SS
ES
FS
GS
Регистры состояния
31 Регистры данных 0
D0
D1
D2
D3
D4
D5
D6
D7
Регистры адреса
A0
A1
A2
A3
A4
A5
A6
A7
A7'
Состояние программы
Счетчик команд
Регистр
состояния
16
б
a
Рис. 12.15. Программная модель:
а – процессоров Pentium 4; б – Motorola MC68000
Предназначение регистров процессора Pentium 4:
– EAX – основной арифметический регистр;
– EBX – регистр для хранения указателей;
– ECX – используется при организации циклов;
165
0
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
– EDX – регистр для умножения и деления (вместе с EAX содержит 64-разрядные произведения и делимые);
– ESI и EDI – используются для хранения указателей и ориентированы в основном на аппаратную поддержку строковых команд
(ESI указывает на исходную строку, EDI – на целевую);
– EBP – используется для указания на базу текущего фрейма
локальных переменных;
– ESP – указатель стека;
– CS – GS – сегментные регистры, используются при эмуляции
процессора 8088 для организации доступа к памяти размером 220 байт
(при 16-разрядных РОН) и игнорируются в режиме использования линейного 32-разрядного адресного пространства;
– EIP – расширенный указатель команд;
– EFLAGS – флаговый регистр.
Режимы работы процессора
Режим работы МП определяет поведение, номенклатуру и
свойства доступных ресурсов. В архитектуре IA-32 существуют четыре режима работы процессора.
1. Реальный режим (real mode) – режим эмуляции 16разрядного процессора i8086 для обеспечения совместимости со старыми программами.
2. Защищенный режим (protected mode) – режим, в котором реализуются все возможности архитектуры IA-32. В этом режиме доступны 4 уровня привилегий: от 0-го (полный доступ), используемого
операционной системой, до – 3-го (запрещен доступ к определенным
командам и регистрам) для пользовательских программ.
3. Режим виртуального процессора 8086 – режим многозадачной работы программ, написанных для реального режима, совместно с
программами защищенного режима.
4. Режим системного управления (System Management Mode,
SMM) – режим работы для выполнения операционной системой машинно-зависимых функций (перевод компьютера в режим пониженного энергопотребления и др.). Впервые появился в МП Pentium.
Перевод МП из одного режима в другой производится специальными программными и аппаратными способами. Процессор всегда
начинает работу в реальном режиме.
12.1.5. Модель функционирования цент рального
процессора
Обобщенная модель функционирования
Примером обобщенной модели функционирования ЦП является типичный фон-неймановский процессор с аккумуляторной архи-
166
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
тектурой. Тракт данных (datapath) ЦП состоит из набора регистров,
АЛУ и внутренней шины процессора (рис. 12.16).
Содержимое регистров (значения A и B) поступает во входные
(буферные) регистры АЛУ. Данные в буферных регистрах находятся
до тех пор, пока АЛУ не закончит выполнение операции (в примере
на рис. 12.16 – операции сложения).
АЛУ выполняет операцию сложения (вычитания и др.) над
входными данными и результат помещает в выходной регистр. Данные из выходного регистра могут быть переданы в один из регистров
или помещены в основную память (на рис. 12.16 не показана). Такой
процесс выполнения одной команды называют циклом тракта данных
[36]. Чем быстрее выполняется цикл тракта данных, тем быстрее работает процессор.
A+B
Регистры
A
B
A
B
Входной регистр
АЛУ
Входная шина АЛУ
АЛУ
A+B
Выходной регистр АЛУ
Рис. 12.16. Обобщенная модель функционирования процессора
ЦП выполняет каждую команду за несколько шагов (см. диаграмму состояния основного цикла обработки команды на рис . 12.5),
167
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
при этом АЛУ задействуется на одном шаге, остальные шаги тратятся
на подготовительные операции извлечения, декодирования и помещения в регистры (для матричных данных в одной команде процент подготовительных операций меньше). Чтобы снизить издержки при выполнении цикла тракта данных, т. е. обеспечить задействование АЛУ
на каждом шаге, применяются различные способы распараллеливания: конвейеризация команд, использование суперскалярных (многоконвейерных) архитектур процессоров и др.
Выполнение команды процессором
Выполнение команды рассматривается на примере некоторого
типичного абстрактного процессора, соответствующего в разной степени большинству МП на уровне микроархитектуры. Такие регистры, как MDR, MAR, PC, описываемые ниже, и некоторые другие,
доступны только на этом уровне.
Для выполнения программы процессор из памяти выбирает
команды и выполняет их. Команды выбираются из последовательных
адресов памяти до тех пор, пока не встретится команда условного перехода или ветвления. Для этого в регистре счетчика команд PC отслеживается адрес очередной команды. После извлечения этой команды содержимое счетчика PC изменяется так, чтобы он указывал на
следующую в памяти команду в порядке следования адресов. Если
встречается команда ветвления, то в счетчик PC загружается другой
адрес (без учета последовательности адресов в памяти).
В регистре команды IR содержится код выполняемой в данный
момент команды. Результат дешифрования команды используется для
выработки управляющих сигналов с целью взаимного функционирования всех элементов процессора.
В регистре адреса памяти MAR содержится адрес, по которому
производится обращение к памяти, в регистре данных памяти MDR –
данные, которые должны быть записаны в память или прочитаны из
нее.
Регистры R0–R(n–1) являются регистрами РОН, которые используются программистами при написании программы. Некоторые
из них могут быть определены как регистры специального назначения, например как указатели стека или индексные регистры.
Регистры Y, Z, TEMP используются процессором для временного хранения данных при выполнении команды. В формате команды
они явно не указываются и «прозрачны» для программиста.
Дешифратор команд и управляющий блок отвечают за определение и выполнение действий, заданных командой, загруженной в регистр IR.
При исполнения команды данные передаются из одного регистра в другой и в процессе обработки попадают в АЛУ для выполне-
168
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
ния арифметических или логических операций. Процесс выполнения
команды – это реализация какой-либо операции процессором:
1) пересылка данных из одного регистра в другой или в АЛУ;
2) выполнение операции в АЛУ и сохранение результата в регистре процессора;
3) извлечение содержимого по указанному адресу в памяти
и пересылка его в регистр процессора;
4) сохранение данных из регистра процессора по указанному
адресу в памяти.
Процесс выполнения одной операции рассматривается на примере абстрактного процессора с одной внутренней шиной, показанного на рис. 12.17 [11].
Управляющие сигналы
...
Дешифратор
команд и
управляющий
блок
PC
(Program Counter)
Внутренняя шина процессора
Адреса
Регистр
адреса памяти
MAR
(Memory Address
Register )
Шина
памяти
Регистр
данных памяти
Данные
MDR
(Memory Date
Register )
ADD
Управляющие SUB
сигналы АЛУ XOR
...
Y
IR
(Instruction
Register)
Регистр
команды
R0
R1
РОН
...
Счетчик
команд
R(n – 1)
АЛУ
Перенос
TEMP
Z
Рис. 12.17. Функциональная модель абстрактного процессора
В качестве команды для исполнения выбрана команда сложения данных из двух регистров общего назначения (R2 и R1). Команда
выполняется в следующей последовательности:
– извлечение команды;
– извлечение первого операнда из регистра R2;
169
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
– выполнение сложения с данными регистра R1;
– сохранение результата в регистре R1.
Первые три шага составляют этап извлечения команды. На 1-м
шаге в регистр MAR загружается содержимое регистра PC, а в память
направляется запрос на чтение. На 2-м шаге содержимое регистра PC
обновляется (заносится адрес следующей команды). Если команды
расположены в памяти последовательно, то это адрес команды, следующей после текущей. На 3-м шаге выбранное из памяти слово помещается в регистр IR.
На 4-м шаге содержимое регистра дешифруется в дешифраторе
команд, что обеспечивает управляющие сигналы на последующих шагах. Содержимое регистра R2 передается в регистр MAR и инициируется операция чтения из памяти.
На 5-м шаге происходит подготовка к выполнению операции
сложения – содержимое регистра R1 помещается во временный регистр Y. С другой стороны, по завершении операции чтения полученный из памяти операнд помещается в регистр MDR.
На 6-м шаге данные из регистра Y и из регистра MDR (через
внутреннюю шину процессора) подаются на вход АЛУ и по управляющему сигналу АЛУ выполняется сложение. Сумма сохраняется во
временном регистре Z.
На 7-м шаге результат передается в регистр R1, после чего
устройством управления вырабатывается сигнал окончания цикла
тракта данных. На этом выполнение команды завершено и инициируется цикл обработки следующей команды.
Для одношинной архитектуры управляющие последовательности для выполнения команд являются довольно длинными, так как по
шине за один такт работы процессора может пересылаться только
один элемент данных. Поэтому в большинстве современных процессоров
для
параллельной
передачи
данных применяется
несколько шин.
12.2. Технологии повышения производительности
процессоров
Основные производители МП в настоящее время обладают
примерно равными технологическими возможностями. Сегодня на
первое место по достижению высокого быстродействия процессоров
выходит фактор архитектуры. Направлений, отражающих применяемые архитектурные приемы для повышения производительности,
всего два:
170
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
1. Speed Daemon. Данное направление характеризуется стремлением к достижению высокой производительности главным образом
за счет высокой тактовой частоты.
2. Brainiac. Направление связано с достижением высокой производительности за счет усложнения логики вычислений и внутренней структуры процессора.
Для производителей ЭВМ важным считается не только разработка процессора, обладающего высокой производительностью, но
и обеспечение ему непрерывного потока машинных команд для полного использования возможностей нового разработанного процессора.
Применяемые для этой цели технологии способствуют повышению
загрузки процессора и сокращению относительного времени его простоя, приближая его производительность к тому потенциальному пределу, который определяется динамическими характеристиками микросхемы. Среди технологий, которые используются в настоящее время для решения этой проблемы, основными являются следующие
(рис. 12.18):
Технологии повышения производительности
процессоров
Конвейерная обработка команд
Применение суперскалярной обработки команд
Применение кэш-памяти
Прогнозирование ветвлений и предсказание
переходов
Исполнение с изменением последовательности и
подмена регистров
...
Спекулятивное исполнение
Рис. 12.18. Технологии повышения производительности процессоров
1. Конвейерная обработка команд.
2. Применение суперскалярной обработки команд.
3. Применение кэш-памяти.
4. Прогнозирование ветвлений или предсказание переходов.
171
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
5. Исполнение с изменением последовательности и подмена
регистров.
6. Спекулятивное исполнение и др.
12.2.1. Конвейерная обработка команд
Конвейеризация является одной из форм параллелизма для повышения производительности процессора. Она предполагает разбивку
выполнения каждой команды (инструкции) на несколько этапов, причем каждый этап выполняется на своей ступени конвейера процессора. При выполнении команда продвигается по конвейеру по мере
освобождения последующих ступеней. Таким образом, на конвейере
одновременно может обрабатываться несколько последовательных
команд, и производительность процессора можно оценивать темпом
выхода выполненных инструкций со всех его конвейеров. Для достижения максимальной производительности процессора – обеспечения
полной загрузки конвейера с минимальным числом повторных
(штрафных) циклов – программа должна составляться с учетом архитектурных особенностей процессора.
Конвейерный принцип обработки команд впервые был применен в компьютере ATLAS (1962 г.). В этом компьютере цикл обработки команды разбили на четыре ступени: выборка команды, вычисление адреса операнда, выборка операнда и выполнение операции. Это
позволило сократить время выполнения команды с 6 до 1,6 мкс и
увеличить производительность компьютера до 200 тысяч вещественных операций в секунду.
Советские конструкторы вычислительной техники к идее конвейера подошли независимо от зарубежных ученых. Академик
С.А. Лебедев с самого начала работ над созданием цифровой вычислительной техники делал ставку на сверхбыстродействие и последовательно проводил в жизнь основной принцип его достижения – распараллеливание вычислительных процессов. В самых первых его разработках, МЭСМ и БЭСМ (малая и большая электронно-счетные машины), использовались арифметические устройства параллельного
действия. Создавая БЭСМ-6 (1966 г.), он пришел к реализации принципа конвейера – совмещения нескольких команд, находящихся на разных стадиях выполнения. Сам Лебедев назвал этот принцип «водопроводным». Для того, чтобы «водопровод» заработал, оперативную
память в машине разделили на восемь блоков с возможностью одновременной выборки данных из них; реализовали буфер заказов к системе памяти, так что устройство управления могло просматривать
команды «вперед»; организовали асинхронную и параллельную работу модулей памяти, управления и арифметики; сделали системный
кэш – небольшую сверхоперативную память на регистрах для хране-
172
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
ния наиболее часто используемых операндов и командных циклов. В
итоге получилось, что при достаточно большом времени от начала
выполнения команды до ее полного завершения общий темп обработки информации совмещенными командами оказывался очень высоким. Отсюда аналогия с водопроводом – одна капля воды медленно
проходит определенный его участок, а скорость потока огромна.
Самая простая схема разделения процесса обработки команды
состоит из двух ступеней – извлечения команды и выполнения команды. Пример упрощенного представления двухпозиционного конвейера
выполнения команд показан на рис. 12.19.
Ступень 1
Этап
Команда
извлечения
команды
Команда
Ступень 2
Этап
Результат
выполнения
команды
Рис. 12.19. Пример упрощенного представления двухступенчатого
конвейера выполнения команд
Каждая ступень конвейера обеспечивается своим функциональным блоком выполнения. Прохождение каждой ступени выполняется за один такт работы процессора. После заполнения конвейера
на его ступенях одновременно находятся на обработке две команды на
различных этапах (рис. 12.20).
Ступень 1
1
2
3
4
5
6
...
Ступень 2
Такты
процессора
1
1
2
2
3
Время
3
4
5
4
5
6
Рис. 12.20. Состояние стадий конвейера
В случае отсутствия конвейерной обработки команда будет
выполняться до тех пор, пока не пройдет все ступени, и только после
этого начнется исполнение следующей ступени (рис. 12.21).
173
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Ступень 1
1
2
3
...
Ступень 2
Такты
процессора
1
1
2
2
3
Время
4
3
5
6
Рис. 12.21. Прохождение команд без конвейерной обработки
При этом задержки времени на модели двухступенчатого конвейера составляют 100 %.
В идеальных условиях применение двухступенчатого конвейера должно дать двухкратный выигрыш. Однако в реальном конвейере
существуют различные временные задержки (рис. 12.22):
– время выполнения команды в общем случае больше времени
извлечения. Выполнение команды на второй ступени может потребовать извлечения и сохранения в памяти значений операндов и выполнения определенных операций с ними. Следовательно, ступень извлечения конвейера будет вынуждена простаивать до освобождения заполненного ею буфера памяти;
– при выполнении команды условного перехода нельзя заранее
предсказать адрес следующей выполняемой команды.
Ожидание
Команда
Новый адрес
Блок
извлечения
команды
Команда
Ожидание
Блок
выполнения
команды
Результат
Аннулирование
Рис. 12.22. Задержки времени выполнения команды в конвейере
Следовательно, ступень извлечения должна дождаться завершения выполнения текущей команды на второй ступени, получить от
нее адрес следующей выполняемой команды и только после этого
приступить к ее извлечению.
174
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Потерю времени по второй причине можно сократить, если по
определенному правилу спрогнозировать результат условного перехода, например: «после извлечения команды условного перехода всегда извлекать следующую за ней по порядку команду», предполагая
при этом, что следующая команда будет правильная. Если предположение не оправдается, то заранее извлеченная команда будет удалена
из буфера, а вместо нее будет извлечена правильная, заданная результатом выполнения команды перехода.
Тем не менее указанные задержки все равно позволяют получить выигрыш в быстродействии, хотя и не вдвое. Чтобы этот выигрыш увеличить, цикл обработки команды делят на большее число относительно независимых этапов.
Вариант шестиступенчатого конвейера может включать следующие этапы (рис. 12.23).
1. Извлечение команды – чтение из памяти следующей выполняемой машинной команды.
2. Декодирование команды – расшифровка кода операции и
спецификаторов операндов.
3. Вычисление адресов операндов – вычисление исполнительных адресов всех операндов-источников. При вычислении эффективных адресов учитываются заданные режимы адресации операндов, в
том числе косвенная адресация, адресация со смещением, индексная и т.
д.
4. Извлечение операндов – извлечение всех операндовисточников из памяти. Операнды, которые были помещены в регистр
ранее, в выполнении этого этапа не участвуют.
5. Выполнение команды – выполнение операций, заданных кодом операции в команде и, если это указано в команде, сохранение результата в регистрах.
6. Запись результата в память.
Время выполнения перечисленных этапов примерно одинаковое. Если это время одинаково, то его называют тактом конвейера.
На эффективность функционирования конвейера оказывают
влияние множество факторов, которые необходимо учитывать:
1. Для синхронизации схем управления каждая команда задерживается на каждом этапе на определенное время.
2. На этапах возникает конфликт в соперничестве за доступ
к памяти.
3. Могут использоваться регистры, содержимое которых к этому времени изменено предыдущей командой, еще не покинувшей
конвейер, и др.
175
Рис. 12.23. Шестиступенчатый конвейер и состояние каждой
ступени в зависимости от количества пройденных циклов
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
При увеличении длины конвейера появляются ограничения,
с которыми не поможет справиться и повышение быстродействия
процессора: накладные расходы на передачу данных из буфера в буфер и сложность схем управления памятью и регистрами, которые
возрастают с увеличением количества позиций. Длинный конвейер
176
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
имеет преимущества для потоковых приложений, а для серверов,
наоборот, противопоказан, потому что пропуск конвейера (аннулирование этапов и буферов памяти) и заполнение его новыми данными
штрафуются простоем всего процессора. Вероятность этого события
резко повышается при параллельном использовании процессора несколькими приложениями сразу, что типично для сервера.
Таким образом, конвейерная обработка может повысить быстродействие процессора при оптимальном соотношении между предполагаемым повышением производительности и сложностью средств
реализации.
Конвейер классического процессора Pentium имеет пять ступеней. Конвейеры процессоров с суперконвейерной архитектурой имеют
большее число ступеней, что позволяет упростить каждую из них и,
следовательно, сократить время пребывания в них инструкций.
Например, конвейер МП Pentium 4 на ядре Willamette имеет
20 ступеней (рис. 12.24), при этом в ядре этого МП на разных стадиях
выполнения может находиться до 126 микроопераций. Для сравнения,
более современный процессор Intel с микроархитектурой Core имеет
14 ступеней, столько же ступеней у процессора IBM PowerPC 970,
у Pentium 4 на ядре Prescott – 30 ступеней.
Примечания к рис. 12.24. На ступенях 1 и 2 с использованием
значения счетчика команд из ВТВ (Branch Target Buffer – буфер адресов переходов) в кэш трассировки ТС (Trace Cache) помещаются микрооперации.
На ступенях 3 и 4 происходит выборка микроопераций из ТС.
На ступени 5 микрооперации передаются в блок распределения
ресурсов/переименования регистров. Ступень 5 целиком вызвана задержкой передачи данных по проводникам.
На ступени 6 происходит распределение ресурсов, требуемых
для выполнения микроопераций (буферов загрузки регистров/записи в
память и т. д.).
На ступенях 7 и 8 происходит переименование регистров (логических регистров типа ЕАХ в физические). Данное переименование
необходимо, так как число регистров в этой архитектуре ограничено,
что способно вызвать многочисленные зависимости между микрооперациями, препятствуя их одновременному выполнению. Логические
регистры переименовываются в физические, количество которых в
Pentium 4 равно 128. Работа с большим числом физических регистров
во многих случаях позволяет перераспределить взаимозависимости.
177
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
2xAGU
2xAGU
2xАЛУ
2xАЛУ
Кэш L1-D и D-TLB
2xАЛУ
АЛУ
19
17
18
Файл целочисленных
регистров
Файл регистров c
плавающей запятой
15 16
15 16
10 11 12 13 14
Целочисленные планировщики
А
FP
(x, +,
MMX,
SSE)
FP
(ST,
пересылка)
В
В
С
10 11 12 13 14
Планировщик с плавающей
запятой
Общие FP- FP-операции
операции
с памятью
Очередь операций с
памятью
Очередь целочисленных операций
и операций с плавающей запятой 9
6 7 8
6 7 8
Переименование и
распределение
1 2
5
BTB
3 4
TC
ROM
микроопераций
Декодер команд
19
Кэш L2
I-TLB
Динамическое предсказание переходов
Системная шина
Рис. 12.24. Распределение этапов в конвейере МП Pentium 4:
A – планировщик «медленных» целочисленных операций;
B – планировщик «быстрых» целочисленных операций;
C – планировщик операций с памятью
На ступени 9 происходит помещение микроопераций в очередь, откуда они выбираются, когда освобождается соответствующее
178
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
место в планировщиках, отвечающих за работу с разными типами
функциональных исполнительных устройств.
На ступенях 10 – 12 осуществляется собственно планирование
(запись в планировщики, определение зависимостей между микрооперациями и ожидание разрешения этих зависимостей).
На ступенях 13 – 14 микрооперации диспетчеризуются (посылаются) в конвейер с плавающей запятой или в один из целочисленных конвейеров.
На ступенях 15 – 16 происходит чтение из файлов регистров:
целочисленных или с плавающей запятой. Ступень 17 – это стадия
выполнения. Анализируя здесь базовый конвейер, можно предположить, что выполнение занимает один такт (хотя операции с плавающей запятой обычно требуют больше тактов, а некоторые простые целочисленные операции могут запускаться каждые полтакта) с плавающей запятой.
На ступени 18 осуществляется вычисление значения флагов
(«равно нулю», «больше нуля» и т. д.), которые используются командами условных переходов.
На ступени 19 происходит сравнение реального «результата»
команды перехода со сделанным ранее предсказанием.
Ступень 20 осуществляет запись результатов проверки перехода, выполненного на предыдущей стадии, в ВТВ (эта задержка обусловливается временем передачи информации по проводникам).
Возникающая задержка при неверном предсказании перехода
по порядку величины равна глубине конвейера порядка 20 стадий.
Для того, чтобы минимизировать отрицательные последствия такой
задержки для производительности, разработчики постарались макс имально повысить точность предсказания переходов.
12.2.2. Суперскалярные микропроцессоры
С целью повышения производительности процессор может
быть оборудован несколькими обрабатывающими устройствами, чтобы на каждом из них обрабатывалось параллельно несколько команд.
При такой организации процессора на одном такте может быть запущено на выполнение нескольких команд.
Скалярным называют процессор с единственным конвейером,
к этому типу, например, относятся все процессоры компании «Intel»
до 486 включительно. Суперскалярный процессор имеет более одного конвейера, способных обрабатывать инструкции параллельно,
например, у процессора Pentium их два, у Pentium Pro – три. Основной
принцип развития суперскалярных архитектур заключается в построении МП с возможно большим числом функциональных блоков при
179
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
сохранении традиционных последовательных программ [4]. Точнее,
компилятор и аппаратные блоки МП без вмешательства программистов обеспечивают работу параллельно работающих функциональных
узлов процессора.
Одна из возможных схем МП с двумя конвейерами показана на
рис. 12.25.
Рис. 12.25. Сдвоенный шестиступенчатый конвейер
с общим блоком извлечения команд
В этой схеме общий блок извлечения команд вызывает из памяти сразу по две команды и передает каждую из них в один из конвейеров. Каждый конвейер содержит свое АЛУ. Для работы такой
схемы необходимо так управлять процессом вычислений, чтобы две
команды не конфликтовали из-за общих ресурсов и каждая из них была независима от результатов выполнения другой. Подобная схема
двухконвейерной обработки реализована в МП Pentium (рис. 12.26).
Различие заключается в разделении функций между второй и четвертой ступенями.
Кэш-память
команд L1-I
Буфер целевых
адресов переходов
Интерфейс с шиной
Буфер предварительной
выборки
АЛУ
АЛУ
U
V
FPU
Регистры
Кэш-память
данных L1-D
Рис. 12.26. Упрощенная блок-схема процессора Pentium
180
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Главный конвейер (U-конвейер) выполняет любые команды,
второй конвейер (V-конвейер) выполняет только простые команды
с целыми числами, а также одну простую команду с плавающей запятой (FXCH). Блок FPU (Float Point Unit) предназначен для обработки
чисел с плавающей запятой. На рисунке 12.27 показаны основные
компоненты суперскалярного МП с функциональными модулями выполнения операций с плавающей (FPU) и фиксированной (ALU) запятой, модулем управления операциями чтения и записи LSU (LoadStore Unit), файлами регистров и т.д.
Блоки предварительной дешифрации
Кэш-память L1-I
Буфер переупорядочивания
команд
FPU1
FPU2
FPU3
Файл регистров
данных
ALU1 ALU2
LSU
Файл целочисленных
регистров
Кэш-память L1-D
Интерфейс с кэш-памятью L2 и системной шиной
Рис. 12.27. Основные компоненты суперскалярного МП
Применение суперскалярного подхода позволяет повысить
производительность ЭВМ в пределах от 1,8 до 8 раз [1]. Однако у суперскалярной архитектуры имеются и недостатки, ограничивающие ее
эффективность:
– существуют ограничения на степень параллелизма на уровне
команд, которые зависят от наличия условных переходов. Кроме того,
размер окна исполнения (число активных команд, исполняемых параллельно) ограничивает возможный параллелизм, так как не рассматривается параллельное исполнение команд, находящихся на расстоянии, превышающем размер окна;
181
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
– сложность суперскалярного процессора возрастает соответственно количеству параллельно исполняемых команд, и даже быстрее.
Альтернативой суперскалярной архитектуре является VLIWархитектура, которая позволяет задать в командном слове совокупность параллельно выполняемых команд. Подготовкой таких программ занимается компилятор. Дальнейшее повышение производительности МП связывается со статистическим и динамическим анализом кода с целью выявления резервов параллелизма уровня отдельных
команд и программных сегментов с использованием информации,
предоставляемой компилятором языка высокого уровня. Исследования в данном направлении привели к разработке мультискалярной архитектуры процессоров, которые являются дальнейшим развитием
суперскалярной архитектуры.
12.2.3. Кэш-память
Повышение быстродействия обрабатывающих функциональных узлов МП требует ускорения работы подсистемы памяти компьютера для своевременной подачи и вывода данных, а также снижения
издержек на ожидание (латентность) нужного операнда. Скоростные
характеристики запоминающих устройств не обеспечивают требуемой
производительности.
Одним из вариантов решения проблемы является добавление
кэш-памяти, которая, по сути, является небольшой буферной памятью
между оперативной памятью и процессором (рис. 12.28).
В процессе работы компьютерной системы в эту память отображаются (копируются) те участки оперативной памяти, к которым
производится обращение со стороны МП. Скоростное преимущество
достигается за счет того, что на кэш-память переадресовываются все
обращения к скопированному в нее участку основной памяти.
ЦП
Слово
АЛУ
Кэшпамять
УУ
РОН
Блок
Рис. 12.28. Кэш-память в ЭВМ
182
Основная
память
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Принципиальное отличие кэш-памяти от оперативной заключается в том, что кэш-память МП скрыта от исполняемых программ,
которые не могут ее адресовать. Другое отличие в том, что в качестве
элементной базы кэш-памяти служат более быстродействующие
(и
более дорогие) микросхемы статической памяти.
Функционирование кэш-памяти. Когда процессору требуется прочесть слово из оперативной памяти, то вначале осуществляется
поиск копии этого слова в кэш-памяти. Если копия слова в кэше существует, то обращение к памяти не производится и в ЦП передается
слово, извлеченное из кэш-памяти. Такая ситуация успешного обращения называется попаданием в кэш, а при отсутствии требуемого
слова – промахом. При промахе затребованное слово передается в ЦП
из оперативной памяти и одновременно в кэш-память помещается
блок данных, содержащий это слово. Таким образом в буферной памяти хранятся наиболее часто используемые слова, за счет чего повышается скорость доступа к ним. В случае частого попадания в кэш
время ожидания ЦП может значительно сократиться.
Структура и адресация кэш-памяти показана на рис. 12.29
Кэш-память
Основная
память
ЦП
Адрес
Виртуальный
адрес
Теги
Реальный
адрес
Трансляция
виртуального
адреса в реальный
Рис. 12.29. Структура и адресация кэш-памяти
Тег (признак) представляет собой специальное поле (дескриптор), которое указывает на соответствующую строку памяти, из которой поступил блок данных. Каждой строке кэш-памяти соответствует
свой тег (рис. 12.30).
При считывании слова из какого-либо блока основной памяти
этот блок копируется в одну из строк кэша. Так как число блоков основной памяти больше числа строк в кэше, то отдельная строка в кэш-
183
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
памяти не может быть постоянно закреплена за одним и тем же блоком. Поэтому и используются признаки (теги), которые указывают,
копия какого блока в данный момент содержится в данной строке.
Нахождение строки в кэш-памяти определяется совпадением запрошенного тега-строки со значением тега адреса. В качестве тега обычно используется часть адреса основной памяти.
Кэш-память
Номер строки
Тег
Основная память
Адрес памяти Данные
Строка
0
1
2
3
Блок
(K слов)
0
1
2
3
Блок
Длина строки (K
слов)
Длина
слова
Рис. 12.30. Структура системы с основной и кэш-памятью
Совершенствование кэш-памяти. На эффективность использования кэш-памяти в процессоре и иерархии запоминающих
устройств влияют несколько факторов [1]:
– емкость кэш-памяти;
– размер строки;
– способ отображения оперативной памяти на кэш-память;
– алгоритм замещения данных в заполненной кэш-памяти;
– алгоритм согласования содержимого оперативной и кэшпамяти;
– число уровней кэш-памяти.
Объем кэш-памяти является компромиссной величиной по
причине высокой стоимости единицы хранения информации в ней.
Кроме того, микросхемы кэш-памяти повышенной емкости работают
медленнее микросхем с меньшей емкостью вследствие более сложной
схемы адресации. Реальная эффективность кэш-памяти зависит от характера решаемых процессором задач, вследствие чего невозможно
заранее определить ее оптимальную емкость, поэтому задача оптимизации размера не имеет единственного решения.
Основная память разделяется на блоки фиксированного размера, которые называются строками кэша. Строка кэша состоит из нескольких последовательных байтов (обычно от 4 до 64 [36]). Строки
нумеруются, начиная с нуля. Общая концепция определения размера
184
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
строки состоит в том, чтобы держать в кэш-памяти как можно больше
используемых строк, так, чтобы число попаданий в кэш было максимальным: большие размеры строки уменьшают общее количество
строк, которые можно загрузить из оперативной памяти, а малое число строк приводит к их частой смене.
Способ отображения оперативной памяти на кэш-память
позволяет обеспечить проверку кэш-памяти на наличие в ней копии
блока основной памяти и преобразование адреса этого блока в адрес
строки кэша. Основные направления совершенствования кэш-памяти
для ускорения таких проверок и преобразований связаны с выбором и
разработкой способов отображения. Известные варианты отображения
сводятся к следующим:
– прямое отображение (самый распространенный вариант);
– полностью ассоциативное отображение;
– множественно-ассоциативное отображение (наиболее широко распространено в современных МП);
– отображение секторов.
В заполненной кэш-памяти помещение нового блока данных
связано с замещением одной из строк. Главная цель стратегии замещения заключается в удержании в кэш-памяти строк, к которым
наиболее вероятны обращения в ближайшее время, и замене содержимого строк, обращение к которым менее вероятно или не потребуется. Наиболее распространенными алгоритмами замещения
являются:
– алгоритм замещения на основе наиболее давнего использования, при котором в первую очередь замещается строка кэш-памяти,
обращений к которой не было дольше всего;
– алгоритм по типу FIFO (First In First Out): «первый вошел,
первый вышел», реализующий принцип очереди, т. е. замены строки,
дольше всех находившейся в кэш-памяти;
– алгоритм замещения на основе наиболее давнего использования, при котором в первую очередь замещается строка кэш-памяти,
к которой было обращений меньше всего;
– алгоритм произвольного (случайного) выбора строки для
замены.
Алгоритмы согласования содержимого основной и кэшпамяти обеспечивают обновление строк в кэше. Так как данные в основную память могут быть помещены напрямую с устройств вводавывода минуя ЦП, то содержимое строк кэша может не совпадать с
содержимым соответствующих им блоков основной памяти. Для разрешения проблемы используются методы сквозной (write through) и
обратной записи (write back). По методу сквозной записи прежде всего
обновляется слово в основной, а затем в кэш-памяти (если в ней есть
185
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
копия этого слова). Если в кэш-памяти нет копии требуемого слова, то
из основной памяти пересылается блок, содержащий обновленное
слово (сквозная запись с отображением), или этого не делается
(сквозная запись без отображения).
Одним из эффективных способов повышения пропускной способности и уменьшения времени ожидания (латентности) кэша является применение нескольких блоков кэш-памяти. Основной подход
здесь – организация разделенной кэш-памяти, т.е. введение отдельных
кэшей для команд и данных. Это позволяет удвоить пропускную способность подсистемы памяти и устранить борьбу за ресурсы кэша
между функциональными узлами ЦП.
Многоуровневая кэш-память функционирует по тому же принципу, что и с единственным кэшем: если в кэше первого уровня L1 (от
английского level – уровень) нет требуемой копии слова, то производится обращение не к основной памяти, а в кэш-память второго уровня L2, затем третьего L3 и т. д., и только при отсутствии во всех кэшах
нужной копии слова оно загружается из основной памяти (рис. 12.31).
Как правило, все содержимое кэш-памяти L1 находится в L2, а содержимое L2 – в L3.
На одном кристалле с процессором находятся небольшие кэши
для команд L1-I (Instruction) и данных L1-D (Date) объемом обычно от
16 до 64 Кбайт, общая для команд и данных кэш-память L2 объемом
от 256 Кбайт до 4 Мбайт. Кэш-память L3 объемом от 1,5 до 18 Мбайт
и более размещается на одной плате (в картридже) с процессором и
при совершенствовании процессов изготовления микросхем постепенно переводится на кристалл МП, как и кэши L1 и L2.
Кэш-память
команд
L1-I
ЦП
L2
L3
L1-D
Кэш-память
данных
Основная
память
Рис. 12.31. Трехуровневая кэш-память
Размещение кэш-памяти всех уровней на одном кристалле
с функциональными узлами ЦП объясняется необходимостью снизить
задержки при обращении к ней за счет повышения скорости передачи
данных и увеличении ширины шины данных между кэш-памятью и
186
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
процессором. Пример трехуровневой кэш-памяти в четырехядерном
процессоре компании «AMD» показан на рис. 12.32.
64 Кбайт
512 Кбайт
Ядро 1
Ядро 2
Ядро 3
Ядро 4
Контроллер
кэш-памяти
Контроллер
кэш-памяти
Контроллер
кэш-памяти
Контроллер
кэш-памяти
L1
L1
L1
L1
L2
L2
L2
2 Мбайт
L2
L3
Рис. 12.32. Трехуровневая кэш-память в процессоре компании «AMD»
Могут существовать и другие уровни кэш-памяти, например,
уровень L4 для многопроцессорных конфигураций компьютеров с
общей памятью: в архитектуре Enterprise X-Architecture 4–16-ти процессорных серверов семейства xSeries 440 компании «IBM» (рис.
12.33) используется кэш-память 4-го уровня объемом 32 Мбайт под
названием «XceL4 Server Accelerator». Отмечается, что в некоторых
конфигурациях сервера данного семейства эта кэш-память позволила
повысить общее быстродействие системы примерно на 20 % [40]. При
этом в 16-процессорной конфигурации выигрыш в быстродействии
получался за счет использования буферной памяти XceL4 объемом
128 Мбайт.
L4
L4
L4
CPU
L1
1
CPU
L1
2
CPU
L1
3
CPU
L1
4
L2
L2
L2
L2
L3
L3
L3
L3
Шина
Набор
микросхем
XA-32/XA64
Основная память
L4
Шина ввода-вывода PCI-X
Рис. 12.33. Кэш-память L4 в сервере IBM семейства xSeries 440
187
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
12.2.4. Прогнозирование ветвлений
Прогнозирование ветвлений или предсказание переходов рассматривается как один из наиболее эффективных способов борьбы
с конфликтами по управлению вычислительным процессом. Описанная ранее конвейеризация лучше работает с линейным кодом, поэтому
блок извлечения команд может считывать последовательные слова из
памяти и помещать их в блок декодирования заранее, т. е. до того, как
они понадобятся. Однако реальные программы не являются линейными кодами и содержат множество команд переходов, обеспечивающих
ветвление процесса вычислений. Известно, что типичная программа
на каждые 6 – 8 команд содержит 1 команду перехода [45]. Проблемы
здесь объясняются самой природой конвейера, например, декодирование команды выполняется на второй ступени, тогда как на первой
ступени блоку извлечения необходимо решить, откуда вызвать следующую команду еще до того, как он узнает о результате декодирования. Основная задача механизма предсказания – исключение перезагрузки конвейера.
МП просматривает команды выполняемого фрагмента программы и прогнозирует, как пойдет вычислительный процесс после
очередной команды условного перехода (команды ветвления). Процессор может заранее подготовиться к выполнению этого фрагмента,
в частности, извлечь соответствующие команды из основной памяти и
записать их в свой буфер. В результате, если в большинстве случаев
прогноз оправдывается, МП не простаивает, дожидаясь формирования
условия, на основании которого должен быть совершен переход. Если
переход предсказан неверно, то конвейер необходимо вернуть
к состоянию, с которого началась выборка «ошибочных» команд. Исследования показали: чтобы снижение производительности конвейера
из-за его остановок не превысило 10 %, необходимо обеспечить точность предсказания переходов выше 97,7 % [1]. В современных МП
число теряемых в результате неверного предсказания тактов может
составлять несколько сотен. Кроме того, объем аппаратных блоков
для ликвидации последствий неверных переходов может быть
настолько большим, что начинает негативно влиять на повышение
тактовой частоты МП [4].
Существуют различные способы прогнозирования ветвлений,
отличающихся друг от друга исходной информацией, на основе которой делается прогноз, и сложностью реализации. В основном выделяют два подхода, в рамках которых реализуются эти способы: динамическое и статическое прогнозирование.
При статическом прогнозировании используется информация
из двоичного кода программы, например определенные коды опер а-
188
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
ций чаще вырабатывают ветвление программы, чем другие коды.
Предсказание делается на этапе компиляции программы и в процессе
вычислений не изменяется.
При динамическом прогнозировании используется динамически
формируемая информация в процессе выполнения программы. Обычно эта информация берется из истории выполнения данного ветвления, сохраняемой в специальной таблице ветвлений PHT (Pattern
History Table – таблица истории для шаблонов). В целом динамические способы обеспечивают более высокую степень предсказаний,
чем статические. Недостатком является необходимость сложной специализированной аппаратной поддержки, реализация которой удорожает МП.
Таким образом, метод прогнозирования ветвления позволяет
если не предотвратить, то хотя бы уменьшить простои определенных
узлов процессора.
12.2.5. Исполнение с изменением последовательности
и подмена регистров
Процессору проще всего выполнять команды в том порядке,
как они были вызваны из памяти, при условии, что прогнозирование
ветвлений оказалось верным. Однако из-за взаимозависимости команд
в программе такое последовательное выполнение не всегда обеспечивает высокую производительность. Например текущая команда может
ждать требуемое значение, которое вычисляется предыдущей командой, т. е. ряд функциональных блоков конвейера МП простаивают в
ожидании окончания вычислений указанной связки двух команд. Существуют и другие виды взаимозависимостей. Чтобы снизить временные задержки применяется способ переупорядочивания команд, позволяющий пропускать взаимозависимые и выполнять следующие (независимые) команды. При этом алгоритм распределения команд должен давать такой же результат, как если бы все команды выполнялись
в том порядке, в котором они записаны.
В основе исполнения с изменением последовательности лежит
использование окна команд (базового элемента программы) – буферной памяти, куда помещаются все команды после декодирования. Окно команд позволяет отложить передачу команд на исполнение до
момента готовности операндов, а также обеспечивает требуемую последовательность завершения команд.
В реальных суперскалярных процессорах одновременная работа нескольких конвейеров вызывает проблемы неупорядоченной выдачи команд и результатов. Такие осложнения приводят к тому, что
запись в регистры может происходить неупорядоченно и отдельные
команды при обращении к какому-либо регистру могут получить
«устаревшее» или «опережающее» значение. Для устранения подоб-
189
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
ных несоответствий в структуру МП добавляются дополнительные
регистры или применяется так называемый буфер переименования.
Программа оперирует ограниченным числом логических регистров, поэтому дополнительные физические регистры используются
для временного хранения результатов до завершения конфликтов по
данным и используются в процедуре переименования регистров. Основной принцип переименования состоит в том, что каждый новый
результат записывается в один из свободных в данный момент дополнительных регистров, при этом ссылки на заменяемый им регистр во
всех последующих командах соответствующим образом корректируются. Номера логических регистров отображаются на номера физических регистров путем использования таблиц подстановки, которые
обновляются после декодирования каждой команды.
Буфер переименования представляет собой ассоциативное запоминающее устройство или набор регистров с ассоциативным доступом, в котором хранятся номера переименованных регистров и текущее содержимое регистра.
12.2.6. Спекулятивное исполнение
Технология спекулятивного исполнения (предпочтительного
выполнения) представляет собой дальнейшее развитие методов прогнозирования ветвления и анализа потока данных. МП не только извлекает команды прогнозируемой ветви программы, но и организует
их выполнение, сохраняя результаты в отдельном массиве ячеек памяти. Если впоследствии окажется, что выбранная ветвь не отвечает
сформированным условиям перехода, результат предпочтительного
выполнения аннулируется, но если в среднем прогноз оправдывается,
простои процессора сокращаются. Выполнение команды до того, как
станет известно, понадобится ли вообще эта команда, называется спекулятивным исполнением. Чтобы использовать эту технологию, требуется поддержка компилятора, аппаратного обеспечения и дополнительное усовершенствование архитектуры МП. Спекулятивное исполнение предполагает переупорядочивание команд за пределами одного
базового элемента программы.
12.2.7. Промышленные линии микропроцессоров
Общей особенностью большинства существующих сегодня
универсальных RISC-МП (от компаний «Motorola», «IBM», «Apple –
Power PC», «Hewlett-Packard – PA», «DEC – Alpha», «SUN – SPARC»,
«SGI – MIPS-Rx») является высокоскоростная обработка 64разрядных операндов с фиксированной и плавающей точками. Современные CISC-МП (Intel – линия Pentium; AMD – линия Athlon
190
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
и др.) обладают рядом технологических особенностей, обеспечивающих повышение быстродействия, это:
– суперскалярная архитектура;
– раздельная кэш-память для команд и данных;
– предсказание переходов;
– высокопроизводительные операции с плавающей точкой;
– средства обеспечения целостности данных;
– технологии управления энергопотреблением;
– поддержка многопроцессорности;
– мониторинг производительности и т. д.
Типовая архитектура универсального суперскалярного процессора представлена на рис. 12.34.
Файл
регистров с
плавающей
запятой
Преддекодирование
L1-I
Буфер
команд
Декодиро
-вание,
переименование,
диспетчи
-рование
Файл
регистров с
фиксированной запятой
Буфер
команд с
плавающей
запятой
Функциональные
устройства
Буфер
целочисленных/
адресных
команд
Функциональные
устройства и
L1-D
Интерфейс
памяти
Переупорядочивание и
фиксация результатов
выполнения
Рис. 12.34. Архитектура универсального суперскалярного
микропроцессора
Основными блоками суперскалярного микропроцессора являются: блок извлечения команд и предсказания переходов; блок декодирования команд, анализа зависимостей между командами, переименования и диспетчеризации; блоки регистров и обрабатывающих
устройств с плавающей и фиксированной точками; блок управления
памятью; блок упорядочения выполненных команд.
Ранее (см. рис. 12.27) были показаны основные компоненты
суперскалярного микропроцессора типа Pentium: функциональные
модули – выполнения операций с плавающей (FPU) и фиксированной
(ALU) точками; устройство загрузки/сохранения; файлы регистров;
раздельная кэш-память команд и данных; вспомогательные модули,
191
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
обеспечивающие динамическое планирование вычислительного процесса – устройство связи с кэш-памятью 2-го уровня; блок переупорядочивания команд и блок предварительной дешифрации. Более подробно особенности технологических решений универсальных МП
основных производителей (компании Intel, AMD и др.) изложены
в [4].
Наиболее распространенные промышленные линии МП приведены в табл. 12.2.
Таблица 12.2
Наиболее распространенные промышленные линии МП
Микропроцессорная
Компания-разработчик
архитектура
x86
Intel, AMD, Cyrix, IDT, Transmeta
IA-64
Intel
Power PC
Motorola, IBM, Apple
Power
IBM
PA
Hewlett-Packard
Alphs
Hewlett-Packard (DEC)
SPARC
SUN
MIPS
MIPS
MAJC
SUN
12.2.8. Криптопроцессоры
Сетевая безопасность является областью, где широко используются специализированные процессоры. Безопасность обеспечивается криптографическими средствами и требует объемных вычислений.
Многими компаниями («Hifn», «SafeNet», «IBM» и др.) выпускаются
аппаратные криптографические процессоры (криптопроцессоры,
шифрпроцессоры), которые позволяют «на лету» шифровать данные
для их безопасной передачи и расшифровывать при приеме, основываясь на различных криптоалгоритмах (DES, 3DES, AES, ARC4, SHA1, MD5, HMAC, Public-Key Acceleration, ГОСТ 28147–89 и др.). Использование специализированных процессоров с реализацией алгоритма работы в виде интегральной микросхемы полностью снимает
проблему нарушения целостности этого алгоритма [42].
Чаще всего криптопроцессоры помещают на платы расширения, устанавливаемые в разъем периферийной шины PCI (Peripheral
Component Interconnect). Благодаря своей узкой специализации и аппаратной реализации эти процессоры значительно быстрее универсальных МП выполняют необходимые преобразования. Пример архи-
192
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
тектуры системы обработки сетевого трафика с использованием криптопроцессора показан на рис. 12.35 [41].
TCPпроцессор
Входящие
пакеты
Сетевой
интерфейс
Исходящие
пакеты
Память
HT
HT
Коммутатор
шины
Hypertransport
(HT)
HT
Криптопроцессор
HT
SSLпроцессор
Память
Рис. 12.35. Архитектура системы обработки сетевого трафика
Архитектура криптопроцессора предусматривает параллельную обработку данных по внутренним шинам с разрядностью в несколько раз выше (1 024, 2 048 и др.), чем в универсальных (32, 64,
128 разрядов). В качестве примера рассматривается криптопроцессор
компании «Hifn» (США) модели 6500 (рис. 12.36), который является
сопроцессором, так как работает совместно с центральным МП и не
может функционировать автономно.
Дополнительные
регистры
Банк регистров данных
1024
1024
1024
1024
АЛУ
Микроконтроллер
ГСЧ
Управляющие
регистры
Память
команд
Буфер
случайных
чисел
Интерфейс PCI
Системная шина ЭВМ
Рис. 12.36. Архитектура криптопроцессора
модели 6500 компании «Hifn»
193
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Сопроцессор 6500 предназначен для internet-ориентированных
продуктов и выполняет задачи модульной арифметики, генерацию
и обработку случайных чисел, а остальные сопутствующие задачи
решаются на центральном процессоре компьютера. Разрядность
шестнадцати рабочих регистров в банке регистров данных и АЛУ с оставляет 1 024 бита и каждому рабочему регистру соответствует
11-битный автоматически обновляемый дополнительный регистр, содержащий размер в битах слова, записанного в данный регистр.
Кроме того, в процессоре реализованы шесть внутренних шин
такой же разрядности, работающих на тактовой частоте 100 МГц. Генератор случайных чисел (ГСЧ) обеспечивает формирование случайного числа на основе сравнения фаз сигналов стабильного тактового
генератора процессора и нестабильного автономного генератора, входящего в состав ГСЧ. При тактовой частоте 100 МГц скорость формирования случайного потока битов достигает 3 Mбайт/с. Это обеспечивает поддержку до 300 шифрованных обращений IKE (Internet Key
Encryption) к серверу в секунду и выполнение свыше 80 операций
аутентификации с 1 024-битными ключами за это же время.
Кроме разработанных криптосопроцессоров и отдельных криптопроцессоров существуют процессоры общего назначения с интегрированным блоком аппаратного ускорения стандартных криптографических алгоритмов (например, RISC-процессор AMD Au1550
и Motorola MPC8555 PowerQUICC III [44]).
В отечественных аппаратных устройствах криптографической
защиты данных серии КРИПТОН применяются отечественные специализированные шифрпроцессоры «Блюминг-1» и «Блюминг-1К»,
обеспечивающие шифрование по ГОСТ 28147–89 [42].
194
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
ГЛАВА 13. СИСТЕМА ПАМЯТИ ЭВМ
13.1. Иерархия системы памяти
Для решения задач пользователя ЭВМ должна обладать системой памяти, удовлетворяющей компромиссу ряда критериев:
– максимальный объем, требуемый для решения задачи;
– высокое быстродействие;
– низкая стоимость.
Объем необходимой памяти ЭВМ зависит от того, на выполнение какого типа приложений ориентируется вычислительная система.
Программисты считают, что чем больший объем памяти может быть
использован разрабатываемым приложением, тем лучше. Для того
чтобы вычислительная система работала с максимальной производительностью, возможной при данном типе процессора, быстродействие
памяти должно быть таким, чтобы обеспечить его полную загрузку.
Для этого процессор не должен простаивать, ожидая, пока из памяти
будут извлечены необходимые для его работы данные. Стоимость системы памяти должна быть сопоставима со стоимостью остальных систем ЭВМ [2].
На современном этапе развития вычислительной техники все
три критерия связаны между собой следующим образом:
– чем больше объем памяти ЭВМ, тем ниже ее быстродействие
и ниже относительная стоимость запоминающих устройств, входящих
в систему памяти;
– чем выше быстродействие, тем выше относительная стоимость запоминающих устройств в пересчете на единицу хранимой в
памяти информации.
Достижение необходимого компромисса указанных критериев
при разработке ЭВМ обеспечивается организацией иерархии системы
памяти. Иерархическая память состоит из запоминающих устройств
различных типов и организованных из них систем и сетей хранения
(рис. 13.1). В зависимости от уровня развития вычислительной техники ЗУ, находящиеся на разных уровнях, могут сдвигаться по иерархии.
Системы и сети хранения данных (рис. 13.1) условно размещаются у основания иерархии, удовлетворяя в основном критериям
большого объема и относительно невысокой удельной стоимости хранения данных. Эта условность определяется масштабом системы хранения данных, так как в общем случае, по критерию максимального
быстродействия, отдельные устройства, входящие в состав системы,
могут быть быстрее, чем в совокупности вся система. Однако при одновременном доступе к разным запоминающим устройствам в систе-
195
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
ме или сети хранения осуществляется параллельное обращение
к памяти, что и обеспечивает преимущество по быстродействию. Простейшим вариантом такой системы хранения является дисковый массив RAID без отказоустойчивости (RAID-массив уровня 0).
Быстродействие
(время доступа)
Объем
Удельная стоимость
Быстродействие
Регистры процессора
Кэш-память L1
Кэш-память L2
Единицы нс
Сотни байт
Единицы –
десятки нс
Единицы –
десятки нс
Десятки – сотни
кбайт
Сотни – единицы
Мбайт
Единицы – десятки
Мбайт
Единицы – сотни
Гбайт
Единицы –десятки
Мбайт
Сотни Гбайт –
единицы Тбайт
Единицы – десятки
Гбайт
Единицы – сотни
Гбайт
Сотни Мбайт –
десятки Гбайт
Сотни Мбайт –
сотни Гбайт
Кэш-память L3
Десятки нс
Основная память
Десятки нс
Дисковая кэш-память
Десятки –
сотни мкс
Единицы –
десятки мс
Десятки –
сотни мс
Сотни мкс –
единицы мс
ЗУ на магнитных дисках
ЗУ на оптических дисках
ЗУ на флэш-памяти
Магнитооптические диски
Десятки мс
Секунды –
минуты
ЗУ на магнитных лентах
Объем
Системы хранения на магнитных дисках (RAID-массивы)
Системы хранения на оптических дисках
Системы хранения на магнитооптических дисках
Системы хранения на магнитных лентах
Сотни
Гбайт –
десятки
Тбайт
Сотни Гбайт –
единицы Пбайт
Сети хранения
Рис. 13.1. Иерархия системы памяти ЭВМ
13.2. Иерархия запоминающих устройств
13.2.1. Основные положения
Одним из базовых компонентов средств вычислительной техники является память, представленная в виде иерархии запоминающих устройств (ИЗУ), предназначенных для кратковременного и долговременного хранения информации, представляемой соответствующими кодами команд и данных.
196
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Информация в ИЗУ хранится в двоичных кодах, каждый бит –
элементарная ячейка памяти – может принимать значение «0» или
«1». Каждая ячейка памяти имеет свой адрес, однозначно ее идентифицирующий в определенной системе координат.
Для обозначения устройств хранения информации используют
два термина: «память» и «запоминающее устройство», в большой степени эквивалентных по смыслу.
Память – это совокупность устройств, предназначенных для
ввода, хранения и вывода информации. Термин употребляется при
подчеркивании выполняемой устройством памяти логической функции или места расположения в ИЗУ.
Запоминающее устройство (ЗУ) – это отдельное устройство
ИЗУ, входящее в эту совокупность. Термин употребляется при описании конструкции или внутреннего устройства хранения информации.
Отдельное устройство ИЗУ называется также памятью того или иного
типа.
Основными операциями в памяти являются запись информации в память и считывание информации из памяти. Обе операции
называются обращением к памяти, соответственно обращением к памяти при записи и обращением к памяти при считывании.
Для хранения небольших массивов информации могут использоваться регистры. Для хранения большого объема информации применяются специальные микросхемы, соединенные в соответствующие
устройства.
Требования к объему памяти определяются структурой и
функциональным назначением вычислительной системы (ВС) и поэтому могут меняться в широких пределах. Увеличение объема памяти позволяет расширить функциональные возможности ВС, что, в
свою очередь, требует непрерывного роста объема ЗУ. Однако при
этом возрастает как время записи информации в ЗУ, так и ее выдачи,
что приводит к снижению производительности ВС. Чтобы этого избежать, в системах с большим объемом памяти, применяется иерархическая структура ЗУ. При этом в ВС включается несколько видов ЗУ
разного объема и быстродействия, информация между которыми распределяется в зависимости от частоты ее использования. Информация,
требующая текущей обработки, хранится в быстродействующих внутренних ЗУ с относительно небольшим объемом. Основной массив информации, ожидающий обработки, хранится во внешнем ЗУ большой
емкости, но с более низким быстродействием.
Из внешних запоминающих устройств отдельные массивы информации, подлежащие текущей обработке, поступают во внутренние
ЗУ, которые служат также для хранения программы, управляющей
процессом обработки.
197
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
13.2.2. Назначение и классификация запоминающих
устройств
Любые ЗУ состоят из элементов (ячеек) памяти (ЭП) – минимальных частей устройства памяти, используемых для запоминания
(хранения) наименьшей единицы данных (бит или байт).
Для более четкого распределения памяти устройств вычислительной техники каждому из видов предписывается своя совокупность
выполняемых функций. Исходя из этого ЗУ можно классифицировать
по различным признакам (рис. 13.2).
Классификация запоминающих устройств
По методу доступа
По использованию и назначению
Внутренние Буферные Внешние
Прямой
Последовательны
й
Произвольный
СОЗУ
ОЗУ
ПЗУ
НЖМД,
НГМД
НМЛ
Ассоциативный
МОД
Оптические
По способу поиска
информации
По способу хранения
информации
Адресные
Безадресные
Статические
Ассоциативные
Динамические
Рис. 13.2. Классификация запоминающих устройств
По использованию ЗУ делят на внутренние (или оперативные), буферные и внешние.
По назначению внутренние ЗУ делят на сверхоперативные
(СОЗУ, кэш-память), оперативные (ОЗУ) и постоянные (ПЗУ).
Наиболее скоростные виды памяти (регистры, кэш-память
уровней L1–L3) в настоящее время размещают на одном кристалле с
центральным процессором (ЦП), при этом регистры общего назначения считаются частью ЦП. СОЗУ имеют быстродействие, соизмери-
198
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
мое с быстродействием процессора ЭВМ. Емкость СОЗУ обычно составляет от нескольких десятков до нескольких миллионов байт (кэшпамять второго, третьего и четвертого уровней), а период обращения –
единицы наносекунд. Они предназначаются для хранения данных, используемых некоторой текущей последовательностью команд программы.
ОЗУ предназначены для хранения данных и программ текущих
вычислений, а также программ, к которым следует быстро перейти,
если в ходе вычислительного процесса возникло прерывание. К оперативным относятся ЗУ, выполняющие операции записи и считывания
информации примерно за одинаковое время. Емкость современных
ОЗУ составляет от нескольких сотен мегабайт до единиц гигабайт для
персональных ЭВМ и до сотен гигабайт – для серверов, мэйнфреймов
и суперЭВМ. При отключении питания информация в ОЗУ так же, как
и в СОЗУ, теряется, так как оперативные ЗУ являются энергозависимыми.
ПЗУ предназначены только для хранения и считывания информации, которая не изменяется в процессе вычислений. Обычно в
ПЗУ информация записывается один раз, при изготовлении, а в процессе работы только считывается, однако существуют отдельные типы ПЗУ, позволяющие многократную перезапись информации
(например, флэш-память). Для ПЗУ характерно, что длительность записи может превышать время считывания в несколько раз или на несколько порядков. Постоянные ЗУ являются энергонезависимыми.
Внешние ЗУ (ВЗУ) предназначены для хранения больших массивов информации. Объем данных, которые могут храниться в таких
ЗУ, превышает сотни гигабайт – единицы терабайт, однако время доступа к ним составляет от нескольких миллисекунд (для накопителей
на жестких магнитных дисках, НЖМД) до нескольких минут (для
накопителей на магнитных лентах, НМЛ). В качестве внешних ЗУ используют накопители информации на гибких магнитных дисках
(НГМД), НЖМД, НМЛ, накопители на оптических и магнитооптических дисках (МОД).
Буферные ЗУ (БЗУ) используются для промежуточного хранения данных и согласования разницы в быстродействии при обмене
между устройствами с разным быстродействием, например, между
ОЗУ и ВЗУ. По емкости и быстродействию БЗУ занимают промежуточное место между ОЗУ и ВЗУ. Буферная память часто является резервом для хранения информации от ВЗУ или от устройств ЭВМ, работающих в режиме ввода-вывода. БЗУ могут быть построены на полупроводниковых элементах (например, флэш-память в накопителе на
жестких магнитных дисках или накопителе на оптических дисках).
199
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Логическая организация потоков информации при иерархическом принципе построения структуры ЗУ показана на рис. 13.3.
Внутренняя память
Уровни
I
II
III
Внешняя
память
IV
ПЗУ
Центральный
процессор
ВЗУ
ОЗУ
БЗУ
СОЗУ
Рис. 13.3. Логическая организация потоков информации при иерархическом принципе построения структуры ЗУ
По методу доступа разделяют ЗУ с прямым, последовательным, ассоциативным и произвольным доступом.
При прямом доступе механизм записи-чтения напрямую обращается к зоне носителя, в которой находится адресуемая запись,
и далее последовательно просматривает записи внутри этой зоны до
совмещения с искомой записью. В связи с этим время доступа к определенной записи внутри зоны является переменной величиной. Такой
тип доступа характерен, например, для НГМД и НЖМД.
При последовательном доступе хранимая информация поделена на элементы – записи (records). Для перемещения механизма записи-чтения к нужной записи от текущего положения необходимо
пройти все промежуточные. Время доступа зависит от положения
требуемой записи в последовательности записей на носителе и позиции требуемого слова или байта внутри данной записи. Такой доступ
характерен, например, для НМЛ.
При произвольном доступе возможен непосредственный доступ к ячейке памяти в произвольном порядке. Каждая ячейка памяти
имеет свой уникальный адрес. Доступ по любому адресу для записичтения занимает одно и то же время и может производиться в произвольной очередности. Этот метод используется в ОЗУ.
Ассоциативный доступ позволяет выполнять поиск ячеек, содержащих такую информацию, в которой значение отдельных бит
совпадает с состоянием одноименных бит в заданном для поиска об-
200
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
разце. Такой доступ осуществляется в некоторых реализациях СОЗУ
(кэш-памяти).
По способу поиска информации различают ЗУ адресные, безадресные и ассоциативные.
В адресном ЗУ каждая ячейка памяти отыскивается по соответствующему номеру (коду), который и является адресом. Адресные ЗУ
бывают с произвольным обращением, где допустим любой порядок
чередования адресов, и с последовательным обращением, где выборка
ячеек памяти возможна только в порядке убывания или возрастания
адресов.
Безадресный поиск предусматривает доступ к ячейкам памяти
в порядке установленной очереди.
Если поиск ячейки памяти ведется по некоторым признакам
(маскам), заданным в содержании слова, то такое ЗУ считается ассоциативным. При ассоциативном доступе нужная ячейка памяти выбирается, в первую очередь, по ее содержимому, а не по физическому
адресу. Запоминающее устройство содержит встроенный механизм
сравнения определенных бит в каждой ячейке с заданным образцом,
причем сравнение выполняется по всем ячейкам одновременно. Такой
метод доступа реализуется в основном в кэш-памяти.
По способу хранения информации ЗУ классифицируют как
статические и динамические.
В статических ЗУ элементы памяти представляют собой бистабильные триггерные элементы, что определяет потенциальный характер управляющих сигналов и возможность считывания информации без ее разрушения.
В динамических ЗУ для хранения информации используются
запоминающие конденсаторы, что требует периодического восстановления (регенерации) состояния ЭП в процессе хранения информации.
В современных ЗУ регенерация совмещается, как правило, с обращением к ЭП или группе элементов.
По элементной базе, на которой строятся накопители, ЗУ подразделяются:
 на биполярных транзисторах (ЭСЛ, ТТЛ и др.): хранение
информации производится в электронных элементах с двумя устойчивыми состояниями;
 на униполярных транзисторах (технологии МОП, КМОП):
хранение информации производится в запоминающих полупроводниковых емкостях;
 на основе магниточувствительных материалов: для хранения информации применяется эффект намагничивания локальной области (домена) магнитного поверхностного слоя носителя;
201
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
 на оптических дисках: применяется лазерный луч для чтения
или записи-чтения информации с дисков со специальным покрытием
и отражающим слоем.
13.2.3.
устройств
Основные
характеристики
запоминающих
К основным характеристикам ЗУ обычно относят:
– быстродействие;
– емкость;
– надежность;
– стоимость;
– физические характеристики и др.
Быстродействие ЗУ является одной из важнейших характеристик и определяется тремя параметрами: временем доступа, временем цикла памяти (периодом обращения), скоростью передачи.
Время доступа T Д для ЗУ с произвольным доступом характеризует длительность временного интервала от момента поступления адреса для записи или считывания до момента записи или считывания
информации в/из указанной ячейки памяти.
При записи время доступа определяется следующим образом:
Tд  tп  tс ,tзап
где tп  время поиска информации в ЗУ по заданному адресу;
tс  время стирания ранее записанной информации (при необходимости);
tзап  время записи новой информации.
При считывании информации время доступа складывается из
времени поиска tп, времени считывания tсч и восстановления считанных кодов tвост:
Tд  tп  tсч  tвосст
.
Для ЗУ с последовательным или прямым доступом этот параметр характеризует время, необходимое для перевода механизма записи-чтения (например, головки записи-чтения НЖМД) в нужную позицию по отношению к носителю информации.
Время цикла памяти (период обращения) T ц определяется для
ЗУ с произвольным доступом и показывает длительность временного
интервала между последовательными сеансами доступа к памяти. Таким образом, время цикла включает время доступа и время выполнения дополнительных операций по подготовке устройства к следующему обращению.
202
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Скорость передачи характеризует интенсивность информационного потока между ЗУ и устройствами обработки хранящейся
в
нем информации.
Для памяти с произвольным доступом она равна 1/Tц. Для других видов памяти скорость передачи определяется в виде:
N
TN  tA,
R
где TN – среднее время считывания или записи N бит;
tA – среднее время доступа;
R – скорость пересылки в бит в секунду.
Максимальную скорость обмена имеют регистровая и оперативная памяти, затем дисковая и самая медленная – ленточная.
Емкость. Общепринятой единицей измерения памяти является
байт (1 байт = 8 бит). Емкость внутренних ЗУ измеряется в байтах
и/или словах, где одно слово кратно 1 байту.
Емкость внешних ЗУ всегда оценивается в байтах (килобайтах
[Кбайт], мегабайтах [Мбайт], гигабайтах [Гбайт], терабайтах [Тбайт],
петабайтах [Пбайт], экзабайтах [Эбайт] и т. д.):
10
1 Кбайт = 2 байт = 1 024 байт;
10
20
1 Мбайт = 2 Кбайт = 2 байт;
30
10
1 Гбайт = 2 Мбайт = 2 байт и т. д.
Надежность определяется по критериям интенсивности отказов и сбоев, вероятности безотказной работы, наработке на отказ и т.
п.; зависит от применяемой элементной базы, физических принципов
организации ЗУ.
Удельная стоимость хранения информации. Определяется
стоимостью накопителя (с носителями), отнесенной к единице хранения (байту или мегабайту). Минимальную стоимость хранения имеют
ленточные устройства со сменными носителями, несколько дороже
дисковые накопители, а самая дорогая – оперативная память.
Для разработчика ЭВМ (ВС) и программиста желательно так
организовать размещение данных и команд программ в памяти, чтобы
как можно большая их часть находилась в быстродействующей памяти верхнего уровня. Компромисс между удельной стоимостью хранения, емкостью и быстродействием достигается в ЭВМ специальной
иерархической организацией потоков информации, которая обеспечивает снижение интенсивности обращений к запоминающим устройствам со стороны процессора по мере перехода от устройств верхних
уровней иерархии к устройствам нижних уровней (см. рис. 13.3).
203
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Физические характеристики ЗУ – характеристики, показывающие возможность сохранения информации при отключении электропитания. По физическим характеристикам ЗУ делятся на энергонезависимые, энергозависимые и нестираемые. К энергонезависимым
относятся все магнитные, оптические, магнитооптические и некоторые полупроводниковые ЗУ. Энергозависимыми являются почти все
полупроводниковые ЗУ, требующие для сохранения информации
наличия питания.
Нестираемые ЗУ (постоянные ЗУ (ПЗУ)) заполняются на стадии изготовления или при включении их в вычислительную систему, а
затем в течение своего жизненного цикла только считываются.
13.3. Основная память
Принцип действия основной памяти. Пересылка данных
между памятью и процессором выполняется с помощью двух регистров процессора, обычно называемых MAR (Memory Address Register
– регистр адреса памяти) и MDR (Memory Data Register – регистр
данных в памяти). Если регистр MAR содержит k бит, а регистр MDR
– n бит, то память может содержать до 2k адресуемых единиц хранения. За один цикл обращения к памяти между нею и процессором пересылается n бит данных. Данные передаются по шине процессора,
имеющей k адресных линий и n линий данных. Кроме того, шина содержит линии для управления передачей данных R/W (Read/Write)
и MFC (Memory Function Compelled). Могут использоваться и другие
линии, с помощью которых задается количество пересылаемых данных. Соединение между процессором и памятью схематически показано на рис. 13.4.
Процессор
MAR
MDR
Шина адреса (k разрядов)
Шина данных (n разрядов)
Память
До 2k
адресуемых
единиц
хранения
Длина слова
равна n бит
Шина управления (R/W, MFC и др.)
Рис. 13.4. Организация связи системы памяти с процессором
204
.
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Чтобы считать данные из памяти, процессор сначала загружает
адрес в регистр MAR и устанавливает линию R/W в «1». В ответ память помещает данные на линии данных и подтверждает это действие
активизацией сигнала MFC. После получения сигнала MFC процессор
загружает данные с адресных линий в регистр MDR.
Для того, чтобы записать данные в память, процессор загружает адрес в регистр MAR, а данные – в регистр MDR и устанавливает
линию R/W в «0», указывая таким образом, что выполняется операция
записи.
Если в операциях чтения производится обращение по последовательным адресам, может быть выполнена операция блочной пересылки, при которой памяти передается только один адрес – адрес первого байта блока данных. Доступ к памяти может синхронизироваться
тактовым генератором или специальными сигналами, управляющими
пересылками по шине. Управление операциями чтения из памяти и
записи в память осуществляется так же, как и управление операциями
ввода и вывода по шине.
Максимальная емкость памяти определяется количеством
линий в шине адреса системной магистрали: если количество линий
обозначить k, то емкость памяти (количество элементов памяти, имеющих уникальные адреса) определяется как 2k , т. е. адресное пространство микропроцессора пропорционально объему его шины адреса. Например, в устаревших компьютерах IBM PC XT шина адреса
системной магистрали содержит 20 линий, поэтому максимальный
объем основной памяти в этих машинах равен 220= 1 Мбайт. В следующем поколении ЭВМ типа IBM PC AT (с микропроцессором
i80286) системная магистраль содержала 24 линии, поэтому объем основной памяти мог быть увеличен до 16 Мбайт. Начиная с микропроцессора i80386, шина адреса содержит 32 линии и максимальный объем основной памяти увеличился до 232 = 4 Гбайт. Современные процессоры для персональных компьютеров и серверов имеют шину адреса, равную 36 бит (Pentium Pro, …, Pentium 4), либо 40 бит (Athlon
64, Opteron), а также 44 бит (Itanium, Itanium 2) [17].
Основной составной частью микросхемы памяти является массив элементов памяти, объединенных в матрицу. Каждый элемент памяти имеет свой адрес. При матричной организации памяти реализуется координатный принцип адресации элементов памяти, в связи с
чем адрес делится на две части (две координаты): столбца и строки – Х и
Y. На пересечении этих координат находится элемент памяти, чья информация должна быть прочитана или изменена.
Оперативное ЗУ связано с остальным микропроцессорным
комплектом ЭВМ через системную магистраль (рис. 13.5):
205
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
– по шине управления передается сигнал, определяющий, какую операцию необходимо выполнить;
– по шине данных передается информация, записываемая в память или считываемая из нее;
– по шине адреса передается адрес участвующих в обмене элементов памяти (поскольку данные передаются машинными словами, а
один элемент памяти может воспринять только один бит информации,
блок элементов памяти состоит из n матриц элементов памяти, где n –
количество разрядов в машинном слове).
ОЗУ
Регистр X
Регистр Y
Матрица
элементов
памяти
Дешифратор Y
Дешифратор X
RAS CAS WE OE CS
Устройство управления
и синхронизации
Регистр данных
Регистр управления
Регистр адреса
Шина данных
Шина управления
Шина адреса
Системная магистраль
Рис. 13.5. Модель представления организации ОЗУ
Например, в случае синхронной динамической памяти адрес
конкретной ячейки памяти из матрицы ЭП, содержимое которой по-
206
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
требовалось процессору, устанавливается на ША. Контроллер памяти
декодирует этот адрес и определяет, какие микросхемы должны быть
использованы.
Младшая часть адреса, определяющая строку запоминающей
матрицы, посылается на задействованные микросхемы. После задержки, связанной с необходимостью стабилизации сигналов адреса строки, контроллер памяти выставляет стробирующий сигнал RAS (Row
Address Strobe – строб адреса строки).
При подаче сигнала на матрицу ЭП данный сигнал активизирует целиком всю строку, при этом автоматически выполняется регенерация всех ячеек на ней. После регенерации на микросхемы памяти
посылается старшая часть адреса, определяющая столбец матрицы
ЭП. После временной задержки выставляется стробирующий сигнал
CAS (Column Address Strobe – строб адреса столбца). Состояние ячеек
выбранного столбца переносится на выходные буферы (регистр данных) микросхем, которые связаны с ШД.
13.3.1. Статические запоминающие устройства
Память на основе микросхем, которые могут сохранять свое
состояние до тех пор, пока к ним подключено питание, называется
статической (SRAM – Static Random Access Memory). В статических
ЗУ в качестве элемента памяти используется триггер, остающийся до
настоящего времени самым быстродействующим элементом памяти.
В зависимости от используемой технологии статическое ЗУ
будет обладать различным сочетанием параметров быстродействия
и потребляемой мощности. Например, статическая память, изготовленная по КМОП-технологии (память CMOS), имеет низкую скорость
доступа, со временем порядка 100 нс, но отличается очень малым
энергопотреблением. В ЭВМ такую память применяют для хранения
конфигурационной информации компьютера при выключенном
напряжении сети (в этой же микросхеме размещают и часы, отсчитывающие реальное время). Питание такой памяти может осуществляться от небольшой батарейки в течение продолжительного времени (до
нескольких лет).
Виды статических ЗУ, отличающихся по технологии, способам
организации и сфере применения, приведены на рис. 13.6.
Для СОЗУ необходима высокоскоростная база ЭСЛ-типа, которая при большом потреблении мощности обеспечивает необходимое быстродействие.
Статическая RAM работает быстро (время доступа – до десятых долей наносекунд), но стоит дорого, поскольку каждая ее ячейка
содержит несколько транзисторов. В связи с высоким быстродействи-
207
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
ем высокоскоростные ЗУ (регистры, кэш-память) делают на статической памяти. Емкость такой памяти обычно невелика: от нескольких
байт для регистров до нескольких десятков мегабайт для сверхоперативных ЗУ (кэш-память).
Статические ЗУ
Асинхронные
Синхронные
Низкоскоростные
С чередованием адресов
Среднескоростные
С конвейеризацией
Высокоскоростные
ZBT
С запаздывающей записью
Специального применения
DDR
Двухпортовые
Многопортовые
FIFO
Энергонезависимые
Теговое ЗУ кэш-памяти
NVRAM
BBSRAM
Рис. 13.6. Виды статических ЗУ
ЭП статического ЗУ, реализованного на асинхронном RSтриггере, построенного на основе логических элементов И–НЕ на
многоэмиттерных транзисторах типа n-p-n, показан на рис. 13.7.
В зависимости от комбинации напряжений на этих линиях ЭП
может работать в одном из трех режимов: хранение информации, запись новой информации, считывание хранимой информации.
Логика работы. Факт обращения к ЭП с целью записи или
считывания информации достигается подачей на ША сигнала высокого уровня (логическая «1»). В этом случае нижние эмиттерные переходы обоих транзисторов закрываются.
При записи логической «1» по РШ на эмиттер транзистора VT1
подается сигнал низкого уровня: VT1 открывается по верхнему эмиттеру, а VT2 закрывается (свойство триггера с коллекторно-базовыми
связями, КБС). По РШ протекает ток, что соответствует сигналу
записи «1».
208
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
РШ
-5 В
VT1
VT2
+1,5 В
ЭП
ША
Рис. 13.7. Элемент памяти статического ЗУ на RS-триггере
При записи логического «0» по РШ на эмиттер VT1 подается
сигнал высокого уровня (>1,5 В). Транзистор VT1 закрывается по
верхнему эмиттеру, следовательно, транзистор VT2 открывается (по
свойству триггера с КБС). Ток в РШ отсутствует, что соответствует
сигналу записи «0».
При переходе в режим хранения информации на ША подается
сигнал низкого уровня, т. е. снимается сигнал высокого уровня обр ащения к ЭП. В этом случае VT1 открыт по обоим переходам – ток
в РШ отсутствует.
При считывании логической «1» после обращения к ЭП (сигналом высокого уровня на ША) по РШ подается сигнал <1,5 В. Транзистор VT1 открывается по верхнему переходу (VT2 закрыт по обоим
переходам). Ток VT1 протекает по РШ, что соответствует сигналу
считывания «1».
Если в ЭП был записан логический «0», то VT2 был открыт,
а VT1 закрыт. Режим хранения информации состояния триггера не
изменялся. Следовательно, после обращения к ЭП с целью считывания, ток в РШ отсутствует.
Таким образом, анализ работы показывает, что величина тока
в РШ определяет состояние ЭП: наличие тока соответствует состоянию логической «1», а отсутствие – состоянию логического «0».
На рис 13.8 показан ЭП статического ЗУ на основе КМОПструктуры.
Работа элемента памяти статического ЗУ на основе КМОПструктуры аналогична работе статического ЗУ на RS-триггере. При
создании устройств памяти на КМОП-структурах следует учитывать
возможность возникновения в них так называемого эффекта защелкивания, когда ток потребления резко возрастает и может быть уменьшен только за счет отключения и повторного включения источника
питания. Защелкивание происходит, как правило, в тех случаях, когда
209
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
входные сигналы подаются при отсутствии или превышении уровня
напряжения питания.
Uп
РШ0
РШ1
VT3
p
VT1
n
VT4
p
X
VT2
n
Y
n
n
VT5
VT6
ША
Рис. 13.8. Элемент памяти статического ЗУ
на основе КМОП-структуры
Логика работы. Перекрестным соединением двух инверторов
образуется защелка. Она соединяется с двумя линиями РШ0 и РШ1
посредством транзисторов VT1 и VТ2. Транзисторы действуют как
переключатели, которые могут открываться и закрываться под управлением ША. Когда к ША подключен вывод «земля», транзисторы выключены и состояние защелки не меняется.
Предположим, что элемент памяти находится в состоянии «1»,
если логическое значение в точке X равно «1», а в точке Y – «0». Это
состояние сохраняется до тех пор, пока уровень сигнала на ША соответствует уровню сигнала на выводе «земля». Например, в состоянии
«1» напряжение в точке X сохраняется высоким за счет того, что транзисторы VТ3 и VТ6 включены, а транзисторы VТ5 и VТ4 выключены.
Таким образом, если транзисторы VТ1 и VТ2 включены (замкнуты),
напряжение на разрядных шинах РШ0 и РШ1 будет соответственно
высоким и низким.
Для сохранения состояния ЭП необходимо обеспечить постоянное питание. Если питание отключить, содержимое ячейки будет
стерто. Когда питание будет подано снова, защелка установится в
устойчивое состояние, но это не обязательно будет то самое состояние, в котором она была в момент отключения питания. Поэтому микросхемы статической памяти называют энергозависимыми.
Основным преимуществом статической КМОП-памяти является низкая потребляемая мощность в режиме хранения и высокая помехоустойчивость. Через ячейки этой памяти ток идет только в момент обращения к ним. Все остальное время транзисторы VТ1 и VТ2,
а также по одному транзистору в каждом инверторе выключены, и
между источником питания Uп и выводом «земля» нет соединения.
210
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Устройство
управления
CS
CEO
WR/RD
Бф
DO
...
...
m
Дешифратор
Y
УСч
...
Матрица ЭП
A k+1
...
k
Дешифратор
X
...
...
0
...
Типовая структурная схема статического ЗУ с матрицей ЭП
и схемами обрамления приведена на рис. 13.9.
...
Устройство
записи
0
n
...
DI
Рис. 13.9. Структурная схема статического ЗУ
Входные схемы ЗУ представляют собой логические элементы
(формирователи), обеспечивающие сопряжение накопителя с входными устройствами по току и напряжению. Выбор элемента памяти в
матрице ЭП осуществляется с помощью адресных сигналов А. Управляющие сигналы CS, WR / RD , CEO служат для управления режимом
работы ЗУ (хранение, запись, считывание).
Сигнал WR / RD определяет работу ЗУ в режиме записи
и считывания.
Сигнал выбора микросхемы CS служит для организации объединения ЗУ по выходу и перевода невыбранной микросхемы памяти
в режим хранения. Сигнал разрешения по выходу CEO разрешает работу выходных каскадов ЗУ.
Выходные данные DO (Date Output) считываются из матрицы
ЭП с помощью устройства считывания (УСч) и выдаются на выходы
ЗУ через выходные буферы (Бф). Устройство управления предназначено для управления режимами работы ЗУ. Устройство записи обеспечивает запись входной информации DI (Date Input) в матрицу ЭП.
Адресные сигналы поступают в дешифраторы X и Y, с помощью которых выбирается данный элемент матрицы ЭП.
Выходные буферные схемы связаны с устройством считывания
и могут передавать три логических состояния: «1», «0» и состояние
высокого сопротивления на выходе. Сигнал CEO осуществляет бло-
211
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
кировку (перевод в состояние высокого выходного сопротивления)
выходных каскадов, но не переводит ЗУ в режим хранения.
В накопителях матричного типа элементы памяти объединяются с помощью отдельных линий, обеспечивающих обращение к каждому ЭП независимо от других, в матрицу ЭП. Выбор нужного ЭП задается пересечением соответствующих адресных линий (ША) по координатам X и Y, на которые подаются разрешающие сигналы. Матрица ЭП приведена на рис. 13.10.
Адресные линии X
РШ
ЭП
ЭП
ЭП
ЭП
ЭП
ЭП
ЭП
ЭП
ЭП
Адресные линии Y
Рис. 13.10. Матрица ЭП
Таким образом, доступ к ЭП организован по трем линиям выборки:
 адресной X;
 адресной Y;
 разрядной (РШ), подключенной ко всем ЭП матрицы.
Разрядная шина имеет доступ только к тому ЭП матрицы, который «выбран» сигналами в адресных линиях X и Y. Выбранным
считается тот элемент памяти, в котором сигналы в адресных линиях
совпадают. При такой координатной выборке код адреса делится на
две части: одна часть определяет координаты ячейки памяти по X-,
а другая – по Y-линии (это ускоряет процесс поиска информации в ЗУ).
13.3.2. Динамические запоминающие устройства
В качестве оперативных ЗУ в настоящее время чаще используются динамические запоминающие устройства с произвольным до-
212
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
ступом (DRAM – Dinamic RAM). ЗУ типа DRAM обладают недостатками, связанными с необходимостью регенерации информации и относительно невысоким быстродействием, которые компенсируются
другими показателями: малыми размерами элементов памяти и, следовательно, большим объемом микросхем, а также их низкой стоимостью.
Широкое распространение запоминающих устройств этого типа отразилось также на разработке многих его разновидностей: асинхронной, синхронной, RAMBUS и др.
Классификация динамических ЗУ и динамических ЗУ для видеоадаптеров, отличающихся по технологии, способам организации
и сфере применения, приведена на рис. 13.11 и 13.12.
Динамические ЗУ
Асинхронные
FPM
EDRAM
EDO
Синхронные
SDRAM
DDR
ESDRAM SLDRAM
CDRAM
RDRAM
DRDRAM
BEDO
Рис. 13.11. Классификация динамических ЗУ
Динамические ЗУ для видеоадаптеров
Однопортовые
SGRAM
MDRAM
Двухпортовые
VRAM
WRAM
Специализированные
RDRAM
Рис. 13.12. Классификация динамических ЗУ для видеоадаптеров
Элемент памяти DRAM приведен на рис. 13.13. Хранение информации в DRAM-памяти обеспечивается с помощью конденсатора
(используется свойство конденсатора сохранять заряд на обкладках).
Логика работы. В режиме хранения информации транзистор
VT закрыт. При подаче напряжения на адресную шину ША транзистор VT открывается и при этом ЭП оказывается подготовленным для
213
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
записи или считывания информации. Запись логической «1» осуществляется зарядом, а логического «0» – разрядом запоминающего
конденсатора C при подаче на разрядную шину РШ соответственно
высокого или низкого потенциала. Состояние ЭП при считывании
информации определяется по наличию или отсутствию тока считывания в РШ.
РШ
VT
C
ЭП
ША
Рис. 13.13. Однотранзисторный элемент памяти типа DRAM
Полученная информация не содержит ошибок лишь в том случае, если она считывается из ячеек до того, как заряд конденсатора
падает ниже определенного порогового значения. Операция чтения
производится, когда транзистор выбранной ячейки включен. Соединенный с РШ усилитель считывания определяет, превышает ли заряд
конденсатора пороговое значение. Если да, он подает на РШ напряжение, соответствующее значению логической «1». В результате конденсатор заряжается до напряжения, также соответствующего логической «1». Если заряд на конденсаторе ниже порогового значения, усилитель считывания снижает уровень напряжения на РШ до уровня
сигнала на выводе «земля», обеспечивая тем самым отсутствие заряда
(логическое значение «0») на конденсаторе. Таким образом, в процессе считывания содержимое ячейки автоматически обновляется. Все
ячейки выбранной строки считываются одновременно, в результате
чего обновляется содержимое всей строки.
На рис. 13.14 показана 16-мегабитная микросхема DRAM конфигурации 2М8.
214
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Защелка
адреса
строки
Дешифратор
строки
...
RAS
Массив ячеек
4 096´(512´8)
...
Схемы
Sense/Write
A20-9 /A8-0
CS
R/W
...
Защелка
адреса
строки
Декодер
столбца
...
CAS
D7
D0
Рис. 13.14. Внутренняя организация микросхемы
динамической памяти 2М8
Ячейки микросхемы DRAM организованы в массив 4К4К,
в котором 4 096 ячеек каждой строки разделены на 512 групп по
8 ячеек, так что в одной строке может храниться 512 байт данных.
Следовательно, для выбора строки требуется 12 адресных разрядов.
Еще 9 разрядов необходимы для выбора в строке группы из 8 бит. Таким образом, для доступа к байту в такой микросхеме нужен 21разрядный адрес. Его старшие 12 и младшие 9 разрядов составляют
адреса строки и столбца байта. Для сокращения количества выводов
микросхемы адреса строки и столбца мультиплексируются
на 12 выводов.
В процессе операции чтения или записи вначале на адресные
выводы микросхемы подается адрес строки. В ответ на входной сигнал RAS он загружается в защелку адреса строки. Затем инициируется
операция чтения, в ходе которой считываются и обновляются ячейки
выбранной строки. Через некоторое время после загрузки адреса
строки на адресные выводы подается адрес столбца, который загружается в защелку адреса столбца в ответ на сигнал СAS. Информация из
этой защелки декодируется и выбирается соответствующая группа из
8 схем Sense/Write.
Если управляющий сигнал R / W указывает на операцию считывания, выходные значения выбранных схем пересылаются на линии
данных D7-0. Для операции записи информация с линий D7-0 пересылается в схемы. Затем она используется для перезаписи содержимого
215
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
указанных ячеек в соответствующих 8 столбцах. В коммерческих
микросхемах активизации сигналов RAS и CAS соответствует низкий
уровень напряжения, так что стробирование адреса выполняется при
переходе соответствующего сигнала от высокого уровня к низкому.
На схемах эти сигналы обозначаются как RAS и CAS .
Подача адреса строки в ходе операции считывания или записи
приводит к чтению и обновлению всех ячеек этой строки. Для того
чтобы поддерживать содержимое памяти DRAM, нужно постоянно
обращаться к каждой ее строке. Как правило, эта работа автоматически выполняется с помощью специальной схемы, называемой схемой
регенерации. Обычно они интегрируются прямо в микросхемы
DRAM.
В различных типах динамических ЗУ применяются три основных метода регенерации:
– одним сигналом RAS (ROR – RAS [Row Address Strobe] Only
Refresh);
– сигналом CAS, предваряющим сигнал RAS (CBR – CAS [Column Address Strobe] Before RAS);
– с помощью автоматической регенерации (SR – Self Refresh).
При регенерации методом ROR на ША выдается адрес регенерируемой строки, сопровождаемый сигналом RAS. При этом выбирается строка ячеек и хранящиеся там данные поступают на внутренние
цепи ЗУ, а затем записываются обратно. Так как сигнал CAS не поступает, то и цикл чтения-записи не начинается. Затем на ША подается
адрес следующей строки и т. д., пока не восстановятся все ячейки, после чего цикл повторяется.
Особенностью метода CBR является то, что он позволяет регенерировать память, не занимая ША.
Автоматическая регенерация SR связана с энергосбережением,
когда вычислительная система переходит в режим «сна» и тактовый
генератор перестает работать. Для регенерации ЗУ запускает собственный генератор, который тактирует внутренние цепи регенерации.
13.3.3. Типы синхронной динамической памяти
Синхронная динамическая память SDRAM (Synchronous
Dynamic RAM) – это тип динамической памяти, работа которого синхронизирована с шиной памяти. Синхронизация обеспечивается контроллером шины памяти, что исключает циклы ожидания, необходимые для асинхронной памяти. Управляющие сигналы можно генерировать прямо внутри схемы – на основе значений счетчика столбцов и
тактового сигнала. В этом случае новые данные помещаются на линии
216
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
данных на каждом такте. Все действия выполняются на переднем
фронте тактового сигнала (рис. 13.15).
Тактовая частота 100 МГц
Частота передачи данных 100 МГц
Рис. 13.15. Отношение между тактовым сигналом
и циклами передачи памяти типа SDRAM
В SDRAM реализован усовершенствованный пакетный режим
обмена FPM (Fast Page Mode). В связи с использованием полноразрядного адресного счетчика (не ограниченного двумя битами, как
в
устаревшем поколении памяти типа BEDO (Burst Extended Data
Output) DRAM) контроллер может запросить как одну, так и несколько последовательных ячеек памяти. Количество матриц (банков) ЭП
в SDRAM составляет от двух до четырех. Это позволяет обращаться к
ячейкам одного банка параллельно с процессами регенерации
в другом, что вдвое увеличивает предельно допустимую тактовую частоту.
Кроме этого, имеется возможность одновременного открытия
двух (четырех) страниц памяти, причем открытие одной страницы
(т. е. передача номера строки) может происходить во время считывания данных с другой, что обеспечивает обращение по новому адресу
столбца ячейки памяти на каждом тактовом цикле.
В SDRAM впервые была реализована 64-разрядная шина данных, что позволило практически вдвое увеличило ее производительность по сравнению с предыдущими поколениями памяти.
Синхронная динамическая память с удвоенной пропускной
способностью DDR SDRAM (Double Data Rate SDRAM) – тип динамической памяти, доступ к ячейкам которой выполняется тем же способом, что в памяти SDRAM, но данные пересылаются на обоих
фронтах сигнала (рис. 13.16).
Все сигналы на выборку данных поступают с той же частотой,
а данные передаются вдвое быстрее – по два пакета за один такт. Время ожидания таких микросхем то же, что и у стандартных SDRAM, но
в случае больших пакетных операций пропускная способность почти
вдвое выше.
217
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Тактовая частота 100 МГц
Частота передачи данных 200 МГц
Рис. 13.16. Отношение между тактовым сигналом
и циклами передачи памяти типа DDR SDRAM
Для ускорения доступа к данным массив ячеек матрицы ЭП
разделен на два независимых массива. Последовательные слова блока
данных хранятся в разных массивах. Такое чередование слов позволяет одновременно считывать из памяти два слова, одно из которых пересылается на переднем, а другое – на заднем фронте синхро-сигнала.
Технология производства DDR SDRAM не намного отличается
от технологии обычной SDRAM. Память типа DDR SDRAM и стандартные SDRAM наиболее эффективны в системах, где данные пересылаются преимущественно блоками. К системам такой категории относятся и компьютеры общего назначения, в которых пересылка данных выполняется между основной памятью и кэшем. Кроме того,
блочная
пересылка
применяется
в
высококачественных
видеодисплеях.
Синхронная динамическая память DDR2 SDRAM является
усовершенствованной памятью DDR SDRAM. Для DDR2 характерны
увеличение частоты функционирования, усовершенствованная логика
контроллера и сниженное энергопотребление:
– в модулях памяти DDR2 используется 4-битная упреждающая выборка (4-bit Prefetch), что позволяет увеличить скорость вводавывода данных по сравнению с тактовой частотой в четыре раза
(передаются два блока данных в пределах одного такта, как у DDR,
что в совокупности с удвоенной частотой работы буферов вводавывода дает учетверенный показатель эффективной частоты);
– усовершенствованы логика контроллера с реализацией технологии «отложенного CAS» (Posted CAS) и механизмом аддитивной
латентности (Additive Latency). Необходимость усовершенствования
явилась следствием высоких задержек сигналов CAS Latency Time,
RAS-to-CAS Delay и RAS Recharge Time в банках памяти, характерных
для второго поколения DDR.
Сравнение показателей различных типов памяти представлено
в табл. 13.1.
218
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Таблица 13.1
Сравнение памяти типов SDRAM, DDR SDRAM, DDR2 SDRAM
DDR
DDR2
Показатель
SDRAM
SDRAM
SDRAM
Частота внешней шины,
66 – 133
100 – 200
200 – 400
МГц
Скорость передачи
66 – 133
200 – 400
400 – 800
данных, MTPS
Напряжение питания, В
3,3
2,5
1,8
Передача за такт, бит
1
2
4
Размерность пакета
1, 2, 4, 8,
полная страница
2, 4, 8
4, 8
Синхронная динамическая память DDR3 SDRAM – следующее поколение памяти типа SDRAM, т. е. передача данных, как и
ранее, осуществляется по обоим полупериодам синхросигнала на
удвоенной «эффективной» частоте относительно собственной частоты
шины памяти. Повышение теоретической пропускной способ-ности
компонентов памяти в 2 раза также связано со снижением их внутренней частоты функционирования во столько же раз. Например, для достижения скорости передачи данных 1 бит/такт по каждой линии
внешней шины данных с «эффективной» частотой в 1600 МГц используемые микросхемы, работающие на частоте 200 МГц, должны
передавать по 8 бит данных за каждый такт. По аналогии с DDR2
SDRAM такая схема может называться схемой 8-битной предвыборки
(8-bit Prefetch).
Преимуществами при переходе от DDR2 к DDR3, как и в случае с DDR2, являются:
– снижение энергопотребления компонентов при одинаковой
пиковой пропускной способности DDR2 и DDR3;
– возможность дальнейшего наращивания тактовой частоты
и теоретической пропускной способности при сохранении прежнего
уровня частоты работы компонентов.
Недостатком является то, что дальнейший разрыв между частотой компонентов памяти и частотой внешней шины памяти будет
приводить к еще большим задержкам.
Direct Rambus DRAM, RDRAM (так называемая система с
длинным каналом) – высокопроизводительная память компании
Rambus с увеличенной тактовой частотой за счет сокращения разрядности шины до 16 бит (плюс два бита на ECC), одновременной пе-
219
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
редачей номеров строки и столбца ячейки и увеличенным количеством банков ЭП для усиления параллелизма.
Преимущество памяти этого типа с высокой пропускной способностью реализуется при обработке больших объемов данных.
RDRAM используется в серверном сегменте вычислительных систем,
а вот в персональных ЭВМ в настоящее время не применяется.
Следующее поколение памяти RDRAM под названием XDR
(eXtreme Data Rate) DRAM реализует технологию ODR (Octal Data
Rate) – передачу 8 бит данных за один такт. При этом шина ODR, работая на частоте 600 МГц, обеспечивает передачу данных на частоте
4,8 ГГц. XDR DRAM предназначена для использования в графических
станциях, серверах, мобильных системах, коммуникационном оборудовании.
Конструктивное исполнение модулей памяти
Элементы оперативной динамической памяти выполняются
в виде отдельных микросхем следующих типов.
DIP (Dual Inline Package) – модули памяти с двухрядным расположением выводов, в настоящее время устарели.
SIP (Single Inline Package) – модули памяти с однорядным расположением выводов, в настоящее время также устарели.
SIMM (Single Inline Memory Module) – модули памяти с однорядным расположением выводов. Модули SIMM имеют емкость от
256 кбайт до 64 Мбайт с контролем и без контроля четности хранимых бит; могут иметь 30-контактные («короткие») и 72-контактные
(«длинные») разъемы, соответствующие разъемам на системной плате
компьютера (рис. 13.17, 13.18).
Рис. 13.17. Модуль DRAM SIMM (30-контактный)
Рис. 13.18. Модуль DRAM SIMM (72-контактный)
220
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
На системную плату можно установить несколько (четыре и
более) модулей SIMM. В настоящее время применяется в устаревшей
компьютерной периферии, например, в буферной памяти принтеров.
DIMM (Dual Inline Memory Module) – модули памяти с двухрядным расположением выводов. Существует несколько стандартов
на устройство модулей DIMM для различных системных плат и рассчитанных на разные напряжения питания.
Различают (рис. 13.19 – 13.22):
Рис. 13.19. Модуль SDRAM DIMM (168-контактный)
Рис. 13.20. Модуль DDR DIMM (184-контактный)
Рис. 13.21. Модуль DDR2 DIMM (240-контактный)
Рис. 13.22. Модуль DDR3 DIMM (240-контактный)
221
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
– стандартный DIMM со 168 выводами. Емкость модулей – от
16 до 512 Мб;
– DDR DIMM со 184 контактами. Емкость модулей – до 1 Гб;
– DDR2 DIMM c 240 контактами. Емкость модулей –
от 256 до 1 Гб;
– DDR3 DIMM. Емкость модулей – от 512 Мбайт до 2 Гб. Модули имеют 240 контактов, как и модули DDR2, но не совместимы
между собой. Для предотвращения установки несовместимых модулей
в материнские платы было изменено положение «ключа». Модули DDR3 разработаны для работы на частотах в 800, 1 066, 1 333,
1 600 МГц при напряжении 1,5 В.
RDIMM (Registered DIMM) – модули памяти (рис. 13.23,
13.24) с усовершенствованным механизмом функционирования для
обеспечения максимальной отказоустойчивости подсистемы памяти.
Обеспечиваются два отдельных режима функционирования, оптимизация доступа к микросхемам памяти и выполнения операций.
Рис. 13.23. Модуль 72bit ECC SDRAM
Registered DIMM (168-контактный)
Рис. 13.24. Модуль 64/72bit PC DDR SDRAM
Registered DIMM (184-контактный)
Для обеспечения требований по отказоустойчивости технология производства модулей Registered DIMM предполагает высокую
точность импеданса (полного сопротивления) сигнальных трасс на
печатной плате, выполнение предписаний спецификации по отношению ко всем элементам цифрового тракта передачи данных, жесткое
222
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
выполнение программы проверки «встречных» системных таймингов и т.
д.
Схемотехнически модуль SDRAM Registered DIMM с расширенной шиной с поддержкой кода коррекции ошибок (72 бит =
= 64 бита + 8 бит ECC), представленный на рис. 13.23, содержит:
– микросхемы памяти;
– микросхему последовательного детектирования (SPD – Serial
Presence Detect);
– микросхемы-регистры (Register), обеспечивающие страничную организацию памяти;
– микросхему PLL (Phase Locked Loop) фазовой автоподстройки частоты (ФАПЧ) с обратной связью (автоматическая регулировка)
для задания и точного удержания необходимого значения частоты и
стабилизации протокола группы синхросигналов, а также уменьшения
нагрузки на сигнальные линии.
В связи с тем, что модули памяти Registered DIMM являются
специфическими устройствами с особенностями функционирования,
то они применяются в основном в серверах и вычислительных системах с повышенными требованиями по надежности подсистемы памяти. Такой тип памяти поддерживает ограниченный круг чипсетов
(наборов ключевых микросхем) вычислительных систем, поэтому при
установке модулей RDIMM необходимо удостовериться в их
поддержке.
FB-DIMM (Full Buffered Dual Inline Memory Module) – тип модулей памяти, идущий на смену буферизованной памяти в серверах
и других вычислительных системах, требующих большого объема
оперативной памяти в сочетании с повышенной надежностью (рис.
13.25).
Рис. 13.25. Модуль FB-DIMM (240-контактный)
Разъемы модулей и слотов FB-DIMM механически аналогичны
240-контактным модулям и слотам DDR2 DIMM, но несовместимы с
«обычными» модулями DDR2. Из 240 контактов используются 96 за
счет использования высокоскоростного последовательного интерфейса; передача данных от контроллера к модулю осуществляется по 10
дифференциальным парам, а обратно – по 12 или 14. Это облегчает
223
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
создание контроллеров памяти с большим числом каналов, вплоть до
6, что позволяет повысить производительность и масштабируемость.
Архитектура FB-DIMM позволяет преодолеть ограничение на
количество модулей, подключенных к одному каналу без снижения
скорости работы. Увеличение объема каждого модуля, в свою очередь, позволяет за счет освободившихся слотов нарастить память в
процессе эксплуатации сервера. Отличительной чертой модулей FBDIMM является наличие дополнительного буфера АМВ (Advanced
Memory Buffer), который обеспечивает высокоскоростную буферизацию всех сигналов, в том числе и передачи адреса, а не только данных, как у обычной буферизованной памяти. FB-DIMM имеет максимальную теоретическую полосу пропускания – 38,4 Гбайт/с и максимальный объем памяти в вычислительной системе – 192 Гб.
RIMM – модули для памяти типа RDRAM (Direct Rumbus
DRAM). Direct Rumbus – это шина памяти, в которой управление адресацией отделено от работы с данными. Система состоит из контроллера Direct Rumbus и нескольких модулей RIMM. Каждый модуль
RIMM содержит до 32 банков (модули других типов памяти – до 8
банков). Банки независимы друг от друга. Одновременно могут выполняться до четырех независимых операций. При тактовой частоте
400 МГц модули RIMM теоретически обеспечивают скорость передачи данных до 1,6 Гбайт/с. При использовании двух Rambus-каналов
скорость удваивается. Блоки RIMM имеют такие же размеры и разводку, что и DIMM (рис. 13.26).
Рис. 13.26. Модуль RDRAM RIMM (184-контактный)
SO DIMM (Small Outline DIMM), Micro SO DIMM, SO RIMM
– малогабаритные варианты модулей памяти для ноутбуков и блокнотных персональных компьютеров (рис. 13.27 – 13.30). Модули памяти Micro SO DIMM используются в основном в ультрапортативных
ноутбуках.
224
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Рис. 13.27. Модуль SDRAM SO DIMM (144-контактный)
Рис. 13.28. Модуль DDR SO DIMM (200-контактный)
Рис. 13.29. Модуль DDR2 SO DIMM (200-контактный)
Рис. 13.30. Модуль DDR2 Micro SO DIMM (172-контактный)
225
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
AIMM (AGP Inline Memory Module), они же GPA Card
(Graphics Performance Accelerator), – 66-контактные 32- или 16-битные
модули SDRAM, предназначенные для расширения памяти графических адаптеров, встроенных в системную плату (рис. 13.31).
Рис. 13.31. AGP Inline Memory Module (AIMM)
Примеры обозначений и их расшифровка для модулей памяти
различных типов приведены в табл. 13.2.
Как видно из табл. 13.2, ряд обозначений для различных типов
памяти совпадает (например, PC4200). Причина в том, что в аббревиатуре опосредованно или прямо дается ссылка только на частоту или
пропускную способность памяти (например PC133 и PC3600)
и игнорируются другие важные для пользователя характеристики. Поэтому для правильного выбора модуля памяти требуется его полное
наименование, в котором указано достаточно информации:
– PC4200 DDR SDRAM, 512 Мбайт;
– PC4200 DDR2 SDRAM, 1 Гбайт;
– PC4200 232-pin RDRAM ECC Modules, 256 Mбайт.
Таблица 13.2
Примеры обозначений и их расшифровка для модулей памяти
Обозначение
Расшифровка
1
2
Модуль памяти типа SDRAM, тактовая частота системной магистрали (СМ) 100 МГц, пропускная споPC100
собность 800 Мбайт/с (100 МГц  8 байт (ШД = 64
разряда))
Модуль памяти типа SDRAM, тактовая частота СМ
РС133
133 МГц, пропускная способность 1 064 Мбайт/с
Модуль памяти типа DDR SDRAM соответствует
наименованию DDR266, частота внешней шины памяPC2100
ти 266 МГц, пропускная способность 2 128 Мбайт/с
(266 МГц  8 байт)
Окончание табл. 13.2
226
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
1
PC2700
PC3200
PC4200
PC4200
PC5400
PC6400
PC8400
PC10600
PC800
PC1066
PC3200
PC4200
2
Модуль памяти типа DDR SDRAM соответствует
наименованию DDR333, частота внешней шины памяти 167 МГц, пропускная способность 2 664 Мбайт/с
Модуль памяти типа DDR SDRAM соответствует
наименованию DDR400, частота внешней шины памяти 200 МГц, пропускная способность 3 200 Мбайт/с
Модуль памяти типа DDR SDRAM, соответствует
наименованию DDR533, пропускная способность
4 200 Мбайт/с
Модуль памяти типа DDR2 SDRAM, частота шины памяти 533 МГц, пропускная способность
4 200 Мбайт/с
Модуль памяти типа DDR2 SDRAM, частота шины памяти 667 МГц, пропускная способность
5 400 Мбайт/с
Модуль памяти типа DDR2 SDRAM, частота шины памяти 800 МГц, пропускная способность
6 400 Мбайт/с
Модуль памяти типа DDR2 SDRAM, частота шины памяти 1066 МГц, пропускная способность
8 400 Мбайт/с
Модуль памяти типа DDR3 SDRAM соответствует
наименованию DDR3-1333, частота шины памяти 1 333
МГц, пропускная способность 10 600 Мбайт/с
Модуль памяти типа RDRAM, частота шины памяти
400 МГц, пропускная способность 1 600 Мбайт/с (400
МГц  2 фронта тактового импульса = 800 МГц  2 (ШД =
16 разрядов))
Модуль памяти типа RDRAM, частота шины памяти
533 МГц, пропускная способность 2 132 Мбайт/с
Модуль памяти типа RDRAM, характеристики аналогичны PC800, но при ШД = 32 бит, пропускная способность 3 200 Мбайт/с
Модуль памяти типа RDRAM, характеристики аналогичны PC1066, ШД = 32 бит, пропускная способность
4 266 Мбайт/с
…
227
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
13.3.4. Характеристики основной памяти
Характеристиками основной памяти являются:
1.Объем. Характеризуется числом бит или байт, которое может
храниться в ЗУ. Увеличение объема ОЗУ обычно связано с
установкой дополнительных модулей.
2.Быстродействие. Является одним из важнейших показателей ЗУ и характеризуется обычно тремя параметрами:
– временем доступа – интервалом времени от начала поступления адреса до момента, когда данные перемещены в память или
стали доступными;
– длительностью цикла памяти или периодом обращения – для
памяти с произвольным доступом это минимальное время между двумя последовательными обращениями к памяти. Цикл памяти обычно
немного больше времени доступа (это зависит от особенностей реализации запоминающего устройства). Для группового обмена характерно, что при каждом обращении к памяти для считывания первого слова необходимо больше времени, чем для последующих. Так, при использовании динамической памяти FPM DRAM на
60  70 нс
каждое обращение к памяти в групповом режиме описывается формулой 7333, т. е. для обработки первого слова необходимо 7 тактов
(в течение 6 из которых системная магистраль (СМ) простаивает в
ожидании), а для обработки следующих трех слов  по 3 такта, по 2 из
которых СМ простаивает. Память типа EDO (Extended Data Output)
DRAM позволяет уменьшить количество циклов ожидания (х–2–2–2,
где х – количество тактов, необходимое для обработки первого слова).
Память типа BEDO (Burst EDO) DRAM обеспечивает обмен по формуле х–1–1–1 для первого обращения и 1–1–1–1 – для последующих.
Приведенные формулы характерны для тактовых частот до 60 МГц.
Синхронная динамическая память SDRAM способна обмениваться
блоками данных на рабочей тактовой частоте (внешняя частота процессора) без циклов ожидания: при времени доступа 10 нс  до 100
МГц, 12 нс  до 83 МГц, 15 нс  до 66 МГц. Пример определения длительности цикла памяти (таймингов) для памяти DDR SDRAM приведен на рис. 13.32;
– скоростью передачи – скоростью, с которой данные могут
передаваться в память и из нее.
3.Пропускная способность  интегральная характеристика
производительности ОЗУ с учетом частоты и разрядности. Измеряется
в мегабайтах в секунду. На производительность ЭВМ влияет не только время доступа, но и такие параметры (связанные с ОЗУ), как такто-
228
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Рис. 13.32. Тайминги памяти типа DDR SDRAM 266/333/400
вая частота и разрядность шины данных системной магистрали. Если
тактовая частота недостаточно высока, то ОЗУ простаивает
в
ожидании обращения.
229
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
При тактовой частоте, превышающей возможности ОЗУ, в
ожидании будет находиться системная магистраль, через которую поступил запрос в ОЗУ. Разрядность шины данных (8, 16, 32 или 64 бита) определяет длину информационной единицы, которой можно обменяться с ОЗУ за одно обращение.
Для оперативной памяти с временем доступа 60  70 нс и разряд-ностью шины данных 64 бит максимальная (теоретическая) пропускная способность при тактовой частоте СМ 50 МГц составляет
400 Мбайт/с (50 МГц  8 байт (64 разряда)), при частоте 60 МГц 
480 Мбайт/с, при 66 МГц  528 Мбайт/с (в режиме группового обмена, реализуемом, например при прямом доступе к памяти), при
800 МГц – 6,4 Гбайт/с и т.д.
4. Метод доступа к данным. Эта характеристика, в свою очередь, подразделяется:
– на произвольный доступ – доступ, который осуществляется
не к записям (блокам информации), а к отдельной ячейке памяти по
уникальному только для нее адресу; обращение к любой ячейке занимает одинаковое время и в любой очередности. Пример – основная
память;
– ассоциативный доступ, использующийся для поиска ячеек
памяти, информация в которых совпадает с некоторым образцом (состоянием бит в одноименных разрядах). Пример – варианты организации кэш-памяти.
13.3.5. Постоянные запоминающие устройства
Обобщенное название постоянных ЗУ (ПЗУ) как энергонезависимой памяти включает в себя любое устройство, хранящее записанные данные даже при отсутствии питающего напряжения (в отличие
от статической или динамической памяти). Общепризнанное название
постоянных ЗУ – ROM (Read Only Memory – память только для чтения). Запись в ПЗУ по сравнению с чтением обычно сложнее и связана
с большими затратами времени и энергии. Занесение информации в
ПЗУ называется программированием, или «прошивкой». Современные ПЗУ реализуются в виде полупроводниковых микросхем, которые по возможностям и способу программирования подразделяют
(рис. 13.33):
– на программируемые при изготовлении;
– однократно программируемые после изготовления;
– многократно программируемые.
Масочные ПЗУ имеют самое высокое быстродействие (время
доступа 30 – 70 нс). В вычислительной технике эти микросхемы не
получили широкого распространения ввиду сложности модификации
содержимого (только путем изготовления новых микросхем). В ком-
230
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
пьютерах масочные ПЗУ применялись в качестве знакогенераторов
в некоторых моделях видеоадаптеров: CGA, MDA, HGC.
Постоянные ЗУ
ПЗУ,
программируемые
при изготовлении
Однократно
программируемые
ПЗУ
Масочные
ПЗУ
Многократно
программируемые
ПЗУ
PROM
EPROM
OTP EPROM
EEPROM
NVRAM
FRAM
Флэш-память
Рис. 13.33. Классификация постоянных запоминающих устройств
Запоминающая ячейка масочного ПЗУ, как правило, состоит из
одного элемента, а запись информации осуществляется методом включения элемента в требуемое перекрестие матрицы с помощью сменной маски при изготовлении кристалла ПЗУ. Из всех методов производственного
процесса записи информации в ПЗУ этот метод обладает самой большой
надежностью, самой высокой плотностью компоновки, наибольшей простотой изготовления, а следовательно, самой низкой стоимостью при
массовом производстве. В роли перемычки выступает транзистор, расположенный на пересечении РШ и ША.
На рис. 13.34 показаны возможные конфигурации ячейки
ROM. Логическое значение «0» хранится в ячейке в том случае, если в
точке Р транзистор соединен с выводом «земля» (через перемычку
или диод); в противном случае в ней хранится «1» (перемычка расплавлена или диод закорочен). Линия РШ через резистор соединена с
источником питания. Для того чтобы прочитать информацию о состоянии ячейки, нужно активизировать шину ША.
ША
ША
VT
VT
P
P
РШ
VD
РШ
а
б
Рис. 13.34. Электрические схемы ячеек ROM на основе транзистора:
а – с плавкой вставкой; б – с диодом
231
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
При этом транзисторный ключ закрывается и, если есть соединение между транзистором и выводом «земля», напряжение на РШ
падает почти до нуля. Если соединения с «землей» нет, на РШ остается высокое напряжение, соответствующее логической единице. Схема
считывания на конце РШ генерирует правильное выходное значение.
Пример запоминающей матрицы ПЗУ на диодах представлен
на рис. 13.35.
ША1
ША2
...
ША3
k
...
ША2
...
РШ1
РШ2
РШ2
k
Рис. 13.35. Запоминающая матрица ПЗУ на диодах
PROM (Programmable ROM – программируемое ПЗУ). Информация записывается пользователем однократно. Первыми такими ПЗУ
стали микросхемы памяти на базе плавких предохранителей. Для записи информации требуется специальное устройство – программатор.
Занесение информации в PROM производится электрическими сигналами путем пережигания отдельных перемычек импульсами усиленного тока. Такие микросхемы применялись для хранения кодов в
BIOS и в графических адаптерах. Они не чувствительны к электромагнитному полю и несанкционированное изменение их содержимого
исключено.
OTP EPROM (One Time Programmable EPROM – EPROM с
однократным программированием). В его основе лежит кристалл
EPROM, помещенный в непрозрачный корпус без кварцевого окна,
вследствие чего он может быть запрограммирован лишь один раз.
В EPROM (Erasable Programmable ROM – стираемое программируемое ПЗУ) запись информации производится электрическими
232
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
сигналами, так же, как в PROM, но перед операцией записи содержимое всех ячеек стирается (приводится к одинаковому состоянию) путем воздействия на микросхему в течение нескольких минут ультрафиолетового излучения. Для стирания информации в микросхеме
EPROM имеется небольшое кварцевое окно, которое заклеивают непрозрачной пленкой, чтобы предотвратить случайное стирание информации.
Данные хранятся в виде зарядов плавающих затворов МОПтранзисторов, играющих роль конденсаторов с очень малой утечкой
заряда. Структура ячейки EPROM подобна структуре ячейки ROM,
показанной на рис. 13.34. Однако в ней всегда имеется соединение с
выводом «земля» и используется особый транзистор, который может
функционировать либо как обычный, либо как выключенный. Этот
транзистор можно запрограммировать таким образом, чтобы он работал как постоянно открытый ключ. Делается это путем помещения в
транзистор заряда, который он «захватывает» и не выпускает наружу.
Таким образом, ячейка EPROM может использоваться для создания
памяти с такой же структурой, как у описанной выше ROM.
Микросхемы EPROM программируются на программаторах.
Цикл программирования занимает несколько сотен микросекунд.
Время доступа к информации лежит в диапазоне 50 – 250 нс. До недавнего времени микросхемы данного типа являлись самыми распространенными носителями BIOS как на системных платах ЭВМ, так
и в адаптерах, а также использовались в качестве знакогенераторов.
Микросхемы EEPROM (Electrically Erasable Programmable
ROM – электрически стираемое программируемое ПЗУ) являются
микросхемами относительно небольшого объема и широко применяются
в качестве энергонезависимой памяти конфигурирования
различных адаптеров. В микросхеме используется тот же принцип
хранения информации, что и в EPROM. Стирание и запись информации в эту память производятся побайтно, причем стирание – не отдельный процесс, а лишь этап, автоматически происходящий при записи. Операция записи занимает времени больше, чем считывание.
Программирование EEPROM не требует специального программатора и реализуется средствами самой микросхемы. Современные микросхемы имеют довольно сложную структуру, в которую входит управляющий автомат.
NVRAM (Non-Volatile Random Access Memory) – энергонезависимая память с произвольным доступом, имеющая возможность
произвольной смены информации не только во всей ее области или
блоке, но и в отдельной ячейке, причем не процедурой, а обычным
шинным циклом. Особенностью этой памяти является то, что в одном
корпусе объединены статическое ОЗУ и перепрограммируемая постоянная память типа EEPROM. При включении питания информация
233
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
копируется из EEPROM в SRAM, а при выключении – автоматически
перезаписывается из SRAM в EEPROM.
FRAM (Ferroelectric RAM – ферроэлектрическая память). Ячейки
FRAM по структуре напоминают DRAM (содержат транзистор и конденсатор), но информация хранится не в виде заряда конденсатора, а в виде
направления поляризации специального диэлектрического материала прокладки конденсаторов. Поляризация сохраняется вплоть до ее изменения
противоположно направленным электрическим полем, что обеспечивает
энергонезависимость данного вида памяти. Информация считывается за
счет воздействия на конденсатор электрического поля. Величина возникающего при этом тока зависит от того, изменяет ли приложенное поле
направление поляризации на противоположное или нет.
Как и в DRAM, данный тип ЗУ требует регенерации. В отличие
от флэш-памяти, у которой число циклов перезаписи принципиально
ограничено (хотя и очень велико), ячейки FRAM практически не деградируют в процессе записи – количество циклов перезаписи составляет около 1010.
Флэш-память относится к классу EEPROM, но использует
особую технологию построения запоминающих ячеек. Как и в
EEPROM, используется один униполярный (полевой) транзистор на
бит, благодаря чему достигается высокая плотность размещения информации на кристалле (на 30 % выше, чем у DRAM). Ячейки организованы
в матрицу. Чистые (стертые) ячейки содержат единицу во
всех битах. Стирание выполняется для всей матрицы ячеек (блоками
или полностью всей микросхемы); стирание одиночной ячейки невозможно.
Чтение из флэш-памяти осуществляется так же, как и в любой
другой памяти – подается адрес ячейки и на выходе через определенное время доступа (35 – 200 нс) появляются данные. Программирование (запись) одного байта занимает время порядка 10 мкс.
По организации матрицы ячеек различают архитектуры NOR
и NAND. В организации NOR транзисторы на одной линии объединяются
стоками параллельно, как бы образуя логический элемент ИЛИ–НЕ (NOR
– Not OR). Такая организация обеспечивает высокое быстродействие
произвольного считывания без потери производительности. В организации NAND несколько транзисторов разных ячеек соединяются последовательно, образуя логический элемент И–НЕ (NAND – Not AND), что дает высокую скорость последовательных обращений.
Организация блока ячеек флэш-памяти типов NOR и NAND
представлена на рис. 13.36.
Для предохранения от ошибочного стирания (записи) применяются различные методы программной и аппаратной защиты: аппаратная может защищать как весь массив целиком, так и отдельные блоки;
программная – это ключевая последовательность команд, нарушение
которой не позволяет начать операции стирания и записи.
234
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Микросхемы флэш-памяти предназначены для хранения BIOS, программного обеспечения, исполняемого прямо на месте, в средствах беспроводной связи (сотовые телефоны с доступом к сети Интернет) и т. д.
Ячейка
РШ
РШ
Выбор РШ
ША1
ША1
ША2
ША2
Ячейка
ША3
ША3
ШАn
ШАn
Выбор РШ
а
б
Рис. 13.36. Организация блока ячеек флэш-памяти типов NOR (а) и
NAND (б)
13.4. Внешние запоминающие устройства
Полупроводниковая память удовлетворяет не всем потребностям
ЭВМ, связанным с хранением данных. Ее недостатком является высокая
стоимость хранения единицы информации. Большинству ЭВМ нужны
ЗУ очень большой емкости, роль которых выполняют магнитные, оптические диски, а также магнитные ленты, обычно называемые вторичными, или внешними запоминающими устройствами (ВЗУ).
Классификация накопителей ВЗУ представлена на рис 13.37.
Физический принцип хранения запоминающих устройств с использованием магнитной памяти основывается на возможности образовывать в магнитном материале носитель зоны остаточной намагниченности с разнонаправленными векторами магнитной индукции.
Минимальная физическая единица хранения – магнитный домен.
235
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Внешние запоминающие устройства
Дисковые ЗУ
Библиотеки на
магнитных
лентах
Накопители на
сменных
картриджах
Накопители на
жестких
магнитных
дисках
Накопители на
гибких
магнитных
дисках
Оптические ЗУ
Классические
НЖМД
Накопители 3,5"
Накопители
WORM
Накопители 5,25"
Накопители
CD-R
RAID-системы
ЗУ типа Jaz
ЗУ на
твердотельной
памяти
Ленточные ЗУ
Накопители
Бернулли
Накопители Zip
Накопители
стандарта
PCMCIA
Накопители
сверхвысокой
плотности
Флэш-память
Магнитооптические ЗУ
Накопители на
сменных
картриджах
Накопители
DVD
Накопители с
автоматической
подачей дисков
Накопители
HD-DVD
Накопители
Blu-Ray
Рис. 13.37. Классификация накопителей ВЗУ
Магнитный домен – это макроскопическая однородно намагниченная область в ферромагнитных образцах, отделенная от соседних областей тонкими переходными слоями (доменными границами).
Под воздействием внешнего магнитного поля собственные магнитные
поля доменов ориентируются в соответствии с направлением магнитных силовых линий. После прекращения воздействия внешнего поля
на поверхности домена образуются зоны остаточной намагниченности
(рис. 13.38).
а
б
Рис. 13.38. Ориентация магнитных доменов в магнитном
материале: а – в размагниченном состоянии; б – при приложении
внешнего магнитного поля и после его снятия
236
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Считывание информации производится при прохождении доменов под головкой чтения носителя, при этом магнитный поток домена частично замыкается через сердечник головки (рис. 13.39).
Головка
Зазор
головки
Магнитный слой
Рис. 13.39. Считывание информации, производящееся
при прохождении доменов под головкой чтения носителя
13.4.1. Запоминающие устройства на магнитных дисках
При прохождении над доменами с разной полярностью намагничивания потокосцепление обмотки головки меняется, и в ней индуцируется разность потенциалов той или иной полярности, которые в
соответствии с принятым методом записи воспринимаются как сигналы логической «1» или логического «0».
К магниточувствительным материалам относятся некоторые
разновидности оксидов железа, никель, кобальт, соединения редкоземельных материалов с кобальтом, сплавы, магнитопласты и магнитоэласты со связкой из пластмасс и резины, микропорошковые магнитные материалы. В НЖМД используется металлический кобальт, который обладает лучшими магнитными свойствами и наносится на немагнитную основу путем напыления в вакууме, что позволяет получить однородный слой толщиной несколько микрон. Для жестких
дисков в качестве основы обычно применяется алюминий, для магнитных лент – различные пластмассы.
Конструктивное исполнение. В настоящее время магнитный
диск – это самое распространенное устройство хранения информации.
Схема конструктивного исполнения накопителя на жестких магнитных дисках представлена на рис. 13.40. Дисковый накопитель обычно
состоит из нескольких пластин с магнитным слоем, расположенных на
общей оси.
237
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
НЖМД
Головки записичтения
0
Магнитный
диск 1
1
...
Магнитный
диск N
Контроллер
НЖМД
2N-1
2N
Ось двигателя
(шпиндель)
Шинный интерфейс
Шина расширения ЭВМ
Рис. 13.40. Схема конструктивного исполнения накопителя
на магнитных дисках
Головки записи-чтения размещены строго друг под другом на
подвижном каркасе и перемещаются все вместе над поверхностью
дисков. Запись-чтение информации в каждый момент времени производится одной головкой. Зазор между головкой и диском составляет
доли микрона, причем во время работы НЖМД эта величина должна
оставаться постоянной, в связи с чем качество изготовления носителей должно быть высоким – без неровностей и биений. Для обеспечения постоянного зазора используется аэродинамический эффект парения головки над диском, за счет которого имеется возможность величину зазора выдерживать автоматически с достаточной точностью.
Падение головки на поверхность диска может вывести из строя носитель, поэтому в современных дисках при отключении питания головки
автоматически перемещаются в зону парковки.
Данные, считанные головкой, передаются в контроллер
НЖМД, который через шину данных системной магистрали переправляет их запросившему устройству или процессору. На контроллер
возлагаются сборка-разборка блоков информации, модуляциядемодуляция сигналов от головок записи-чтения и управление всеми
механизмами накопителя. Пример структурной схемы контроллера
НЖМД IDE AT показан на рис. 13.41.
На рис. 13.41 приняты следующие сокращения
БМГ – блок магнитных головок;
238
Рис. 13.41. Структурная схема контроллера НЖМД IDE AT
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
239
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
IDE AT – интерфейс для подключения НЖМД IDE (Integrated
Drive Electronics – электроника, интегрированная в накопитель) AT
(Advanced Technology – усовершенствованная технология);
INDEX – сигнал, вырабатываемый схемой управления шпиндельного двигателя за один оборот диска;
START – разрешение на запуск шпиндельного двигателя;
HD0-HDn – двоичный код выбора головки считывания/записи;
RDDATARLL – данные чтения RLL;
WRDATARLL – данные записи RLL;
WF – сигнал, вырабатываемый схемой записи при ошибке;
WCLK – синхроимпульсы записываемых данных;
WRDATA – данные записи в коде NRZ;
LATE, EARLY – сигналы управления режимом предкомпенсации;
DRUN – выход детектора поля синхронизации;
RCLK – синхроимпульсы считываемых данных;
RDDATA – считываемые данные в коде NRZ;
RDGATE – строб чтения;
WRGATE – строб записи;
MALE – строб адреса управляющего микропроцессора;
MRE – строб чтения управляющего микропроцессора;
MWE – строб записи управляющего микропроцессора;
D0–D7 – внутренняя шина данных накопителя;
MCINT – сигнал прерывания от однокристального микроконтроллера;
/OE – строб чтения для буферного ОЗУ;
/WE – строб записи для буферного ОЗУ;
HD0–HD15, HA0–HA2, /CS0, /CS1, /HIOW, /HIOR, /IOCS16,
IRQ14, RESET – интерфейсные сигналы.
Физическая организация данных. Вращение магнитного носителя дает возможность организовать на нем данные в виде концентрических окружностей, называемых дорожками (track). Соседние
дорожки разделены зазором, который препятствует возникновению
ошибок из-за неточности позиционирования головки. В логическом
адресе минимального адресуемого блока для записи или считывания с
внешнего запоминающего устройства используется понятие «цилиндр». Это совокупность дорожек с одинаковым номером, расположенных на каждой из поверхностей дисков на одинаковом расстоянии
от центра (рис. 13.42).
240
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Цилиндр 1
Дорожка 1,
сторона 0
Дорожка 1,
сторона 2
Дорожка 1,
сторона 1
Дорожка 1,
сторона 3
Рис. 13.42. Цилиндр и дорожки магнитного диска
Каждая дорожка, в свою очередь, разбивается на блоки данных
– секторы. Для идентификации начала дорожки и затем положения
каждого сектора применяется так называемый индекс – метка в виде
служебной информации, распознаваемой контроллером диска. Кроме
индекса каждая дорожка включает предындексный и послеиндексный
интервалы. Предындексный интервал позволяет компенсировать неравномерность вращения диска вдоль всей дорожки, послеиндексный
– для того, чтобы при перемещении головки на новую дорожку переходные процессы закончились до установки на первый сектор.
Пример структуры дорожки, записанной по методу MFM
(Modified Frequency Modulation – модифицированная частотная модуляция) и содержащей 17 секторов, показан на рис. 13.43.
Индексный
маркер
Вращение диска
Предындексный
интервал,
693 байт
Головка записисчитывания
Поиск
трека
Послеиндексный
интервал,
16 байт
Сектор 1,
571 байт
Межсекторный
интервал
Рис. 13.43. Пример структуры дорожки, записанной по методу MFM
241
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Необходимо отметить, что наличие служебной информации на
дорожке снижает ее «полезный» объем примерно на 15 % [12].
Секторы имеют один и тот же объем доступных пользователю
данных – 512 байт. В 2007 г. Международная ассоциация по дисковым
накопителям, материалам и оборудованию (IDEMA) утвердила стандарт LBD (Long Block Data), согласно которому величина сектора
увеличивается до 4 096 байт. В этом же году поддержка сектора размером 4 кбайт была обеспечена операционными системами Microsoft
Windows Vista и Linux [13].
Каждый сектор на диске занимает обычно 571 байт, из которых
под данные выделяется 512. Сектор имеет сложную структуру, составными элементами которой являются заголовок (идентификатор),
область (поле) данных и служебная контрольная запись (рис. 13.44 [12]).
Нумерация секторов начинается с единицы, в отличие от дорожек
и цилиндров, отсчет которых ведется с нуля.
Сектор состоит из заголовка-идентификатора и области данных. После байт синхронизации начало сектора помечается специальным байтом – адресным маркером. Он служит для сообщения контроллеру о том, что сектор находится под головкой. Затем следуют
ячейки,
в которых содержится уникальный адрес сектора в формате CHS (Cylinders, Sectors, Heads – номер цилиндра, сектора, головки)
и его контрольная сумма CRC для проверки целостности записанного
адреса.
Данные пользователя объемом 512 байт помещаются в отдельном поле, следом за которым при записи добавляются байты избыточной информации, предназначенной для обнаружения ошибок чтения с
помощью CRC-кода. Некоторые контроллеры могут работать и с
более длинными полями кодов коррекции ошибок ECC (Error
Correction Code – код исправления ошибок). Для более надежной работы сектора при колебаниях скорости вращения имеются байтыпробелы (gap и inter-record gap). У отдельных накопителей имеется
дополнительный байт после поля AM – в нем сектор помечается как
сбойный (bad).
Все сведения, за исключением поля данных, байтов CRC и интервала отключения записи, записываются на диск только при форматировании низкого уровня.
Для ускорения чтения секторы располагают (нумеруют) не
подряд, а в порядке, при котором контроллер успевает обработать
данные и не пропустить сектор со следующим номером. Такой подход
к нумерации называется чередованием секторов (interleave) с определенным фактором чередования. Например, фактор чередования,
равный шести, означает, что следующий по номеру сектор будет ше-
242
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Рис. 13.44. Пример структуры сектора дорожки, записанной по методу MFM
стым от текущего, секторы нумеруются в следующей последовательности: 1, 4, 7, 10, 13, 16, 2, 5, 8, 11 и т. д.
243
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Современные накопители используют переменное число секторов на дорожке. В среднем в НЖМД размещается от 300 на внутренних до 700 и более секторов на внешних дорожках, на гибком магнитном диске – от 8 до 36 секторов на дорожке [12]. Например, для
НЖМД Hitachi Travelstar 7K60 на внутренних дорожках содержится
360 секторов, на внешних – 720.
Так как длина дорожек у внешнего кольца диска больше, чем
у центра, то на внешних дорожках при одинаковом количестве секторов межсекторные промежутки будут больше по размеру, что влечет
за собой нерациональное использование дискового пространства.
В связи с этим НЖМД для хранения информации используют метод
зонной записи. Жесткий диск содержит 10 и более концентрических
зон; в каждой зоне дорожка содержит определенное количество секторов, число которых уменьшается по мере приближения к центру
(рис. 13.45). Во всех цилиндрах, относящихся к одной зоне, количество секторов на дорожках одинаковое. Метод зонной записи позволил повысить емкость НЖМД на 20 – 50 % по сравнению с накопителями, в которых число секторов на дорожке является постоянным.
Секторы
Внешняя зона
Внутренняя зона
Рис. 13.45. Зонная запись
Накопители на жестких магнитных дисках при высокой плотности хранения информации требуют особых условий для нормальной
работы – герметичного корпуса, высокоточного механизма позиционирования головок, высокой скорости вращения магнитного носителя
для снижения времени доступа и т. д.
Невысокие требования для эксплуатации требуют накопители
на гибких магнитных дисках (НГМД). Носителем для магнитного
244
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
слоя является гибкий пластик, упакованный в защитный конверт. Физико-логическая организация данных на НГМД подобна организации
НЖМД. Различия между ними выражаются в количественных соотношениях (меньше дорожек и секторов; один кластер может быть равен одному сектору; нет зонной структуры и т. д.) и снижении требований к конструктивному исполнению (корпус накопителя и переносного диска (картриджа) негерметичен, скорости вращения и считывания-записи относительно невелики и пр.).
К накопителям на гибком магнитном диске также относятся:
 накопители с форм-фактором 3,5 дюйма емкостью
1,44 Мбайт. Время доступа составляет 65 мс при скорости передачи
данных
150 кбайт/с;
 накопители с форм-фактором 5,25 дюйма емкостью
1,2 Мбайт. Время доступа составляет 100 мс при скорости передачи
данных
80 кбайт/с;
 накопители сверхвысокой плотности с форм-фактором
3,5 дюйма емкостью до 21 Мбайт. Диски для таких накопителей называют флоптическими. Запись производится на ферромагнитный слой,
при этом позиционирование головки осуществляется оптическим механизмом с использованием лазерного датчика;
 накопители Бернулли с форм-фактором 3,5 и 5,25 дюйма
емкостью 150 Мбайт и более. Особенностью является дополнительная
пластина (пластина Бернулли) специального профиля, расположенная
над гибким диском, с использованием которой удалось значительно
уменьшить зазор между головкой и гибким магнитным диском, что
привело к уменьшению области намагниченности и увеличению емкости. Среднее время доступа – около 18 мс;
– накопители Zip с форм-фактором 3,5 дюйма, емкостью до
100 Мбайт. Особенностью являются улучшенная система позиционирования головок и увеличенная скорость вращения диска при снижении времени доступа. Среднее время доступа 29 мс при скорости передачи данных 0,79 Мбайт/с.
Емкости гибких магнитных дисков для задач пользователей
в настоящее время недостаточно, тенденция их производства и использования потребителями с каждым годом неуклонно снижается.
Накопители на дисках Бернулли и Zip довольно дороги. Оптимальным
решением для хранения и переноса информации достаточной емкости
при невысокой удельной стоимости сегодня становятся технологии
оптической записи и флэш-памяти.
245
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Логическая организация данных. Для прикладных программ
важен доступ не к отдельным секторам, а к файлам, которые могут занимать произвольное и не обязательно целое количество секторов.
Файловая система из состава операционных систем обеспечивает упорядочение использования пространства секторов. В каждой файловой
системе используется определенный метод, позволяющий распределить пространство, занимаемое файлом, по логическим элементам,
которые называются кластерами, или единичными блоками памяти
[12].
На НЖМД может быть от одного до четырех разделов
(partition), каждый из которых поддерживает файловую систему какого-нибудь одного или нескольких типов. Информация о структуре
диска – таблица разделов (partition table) – хранится в MBR (Master
Boot Record – главная загрузочная запись). MBR всегда находится по
адресу CHS (0, 0, 1) – цилиндр 0, головка 0, сектор 1. В начале этого
сектора расположена программа master boot (главный загрузчик), следом за которой помещена таблица разделов, содержащая четыре описателя разделов. Описатель задает атрибуты раздела – системный код
и флаг активности. Флаг активности может быть установлен только
для одного раздела; он указывает главному загрузчику, какой раздел
ему загружать. Системный код определяет тип раздела.
Первый раздел начинается по адресу CHS (0, 1, 1). Разделы,
как правило, начинаются точно по границе цилиндров с координатами
CHS (N, 0, 1) в связи с тем, что под нулевой головкой расположен сектор с MBR.
Структура раздела зависит от его типа. Разделы с кодами (01,
04, 06, 0B, 0C, 0E) являются первичными разделами (primary partition)
DOS/Windows [14]. Первичный раздел содержит один логический диск
(logical drive). Логический диск – это совокупность секторов
с последовательно нарастающими номерами. Операционная система
представляет дисковую память в виде набора логических дисков. Первый сектор логического диска называется загрузочным (boot sector). В
этом секторе хранится описатель параметров диска и файловой системы, кроме того, дополнительно в первом секторе может содержаться
загрузчик (программа загрузки) операционной системы.
Расширенный раздел (extended partition) предназначен для организации произвольного количества логических дисков. Первый сектор расширенного раздела аналогичен MBR (без загрузчика) и содержит расширенную таблицу разделов EPR (Extended Partition Record)
той же структуры. Каждый логический диск из расширенного раздела
имеет ту же структуру, что и первичный раздел.
246
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
13.4.2. Запоминающие устройства на твердотельной
памяти
Твердотельные диски (Solid State Disks, SSD) применяются
в случаях, когда главным требованием к системе хранения становятся
надежность, долговечность, безопасность, низкое энергопотребление
и стойкость к внешним воздействующим факторам. Накопители SSD
на основе микросхем флэш-памяти предполагаются заменой современным устройствам хранения информации, в первую очередь
НЖМД, предлагая более высокую скорость чтения/записи данных при
низкой потребляемой мощности, отсутствии акустических шумов,
устойчивости к значительным колебаниям температуры, повышенной
влажности, низкому давлению, ударам и вибрации. Для этого флэшпамять помещают в корпус форм-фактора, соответствующего НЖМД,
и оснащают контроллером интерфейса IDE (ATA), SATA, SCSI и других. После этого при работе в ЭВМ диск SSD представляется как
обычный НЖМД. Диски SSD поддерживают примерно 2 млн циклов
записи, что характеризует их как стабильные и надежные устройства
хранения данных. Скорость записи может составлять до
50
Мбайт/с, а чтения – до 60 Мбайт/с.
Для применения в ЭВМ в тяжелых условиях эксплуатации разработаны специализированные твердотельные индустриальные накопители на основе флэш-памяти типа NAND в форм-факторах с типовыми интерфейсами Compact Flash и IDE (ATA) и поддержкой различных режимов работы: Compact Flash Card; Micro IDE Flash Module;
PCMCIA Flash ATA Card; 2,5", 3,5" IDE [24].
Существенным недостатком для применения SSD-дисков в
настоящее время является относительно высокая цена на единицу
хранимой информации по сравнению с НЖМД и другими устройствами внешней памяти. Кроме того, объемы памяти устройств SSD в
несколько раз меньше объемов НЖМД.
13.4.3. Запоминающие устройства на магнитных лентах
Внешнее ЗУ (привод) для записи и воспроизведения цифровой
информации на кассету с магнитной лентой называется стримером.
В качестве носителя применяется лента, покрытая магнитным слоем.
Конструкция механизма привода использует принцип лентопротяжного механизма кассетного магнитофона или видеомагнитофона.
За счет применения различных технологий повышения плотности записи, специальных форматов хранения со сжатием информации емкость одного накопителя, например кассеты формата DLT, может составлять 40 Гбайт при скорости передачи данных до 3 Мбайт/с.
247
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Физическая организация данных на ленте предусматривает
многодорожечную запись, разбитую на блоки фиксированной длины
(зоны). Блоки на ленте разделены промежутками. Например, кассета
QIC формата DC емкостью 170 Мбайт разбита на 144 дорожки, обеспечивая плотность записи свыше 60 000 бит/дюйм. Пример размещения информации на девятидорожечной ленте показан на рис. 13.46.
Метка
файла
Файл
Зона записи
Метка
файла
Дорожка 1
Дорожка 9
Интервал между
записями
Интервал
между файлами
Рис. 13.46. Организация данных на магнитной ленте
Для девятидорожечной ленты на восемь дорожек параллельно
записывались 8-разрядные байты данных, а на девятую – контрольный
бит четности. В современных приводах форматы записи также предусматривают параллельную запись нескольких двухбайтных слов или
четырехбайтных двойных слов и побайтных контрольных кодов четности.
Логическая организация данных. Данные на ленте организованы в виде записей, разделенных интервалами. Записи организуются
в группы, называемые файлами. Начало файла идентифицируется
специальной записью, называемой меткой файла, состоящей из одного
или нескольких символов. Первая запись за меткой файла может использоваться как идентификатор (заголовок) и позволяет осуществлять поиск файла на ленте.
Прежде чем записывать информацию, ленту форматируют, т.е.
размечают на зоны записи. При этом доступ к нужной зоне обеспечивается последовательно: если магниторезистивная головка записисчитывания позиционирована над зоной 1, то для перемещения ее
к
зоне N необходимо будет прочесть все промежуточные записи. Такой
способ доступа к данным называется последовательным. Исторически
способ хранения информации на магнитной ленте был первым и остается на сегодняшний день наиболее массовым.
248
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Достоинства – большая емкость при низкой удельной стоимости хранения 1 Мбайт информации, высокий расчетный срок службы
ленты.
Недостатками записи на магнитную ленту являются последовательный доступ к данным, длительное время доступа, низкая скорость записи-считывания информации, отсутствие единого стандарта
записи данных.
Область применения накопителей на магнитной ленте в основном ограничивается резервным копированием и архивированием.
13.4.4. Магнитооптические запоминающие устройства
Физический принцип хранения и считывания информации
магнитооптических ЗУ (Magneto-Optical Drives, MOD) такой же, как
в магнитной памяти. Различие заключается в способе записи и считывания с магнитного слоя. В качестве магниточувствительного материала используется сплав кобальта, железа и тербия (магнито-жесткое
вещество), обладающий большой коэрцитивной силой, препятствующей изменению магнитной ориентации доменов. Коэрцитивная сила
характеризуется напряженностью магнитного поля, необходимой для
перемагничивания магнитного материала. Чем больше коэрцитивная
сила, тем более сильное магнитное поле требуется для перемагничивания.
В процессе записи лазерный луч фокусируется на поверхности
магнитного слоя. В точке фокусировки поверхность разогревается до
температуры точки Кюри (около 200 °С), коэрцитивная сила падает
до нуля и поле записывающей магнитной головки формирует запись.
После охлаждения материала новая магнитная ориентация доменов
в данной точке сохраняется.
Для считывания информации с диска используется поляризованный лазерный луч пониженной мощности, недостаточной, чтобы
разогреть поверхность для перемагничивания. Магнитное поле ориентированных доменов незначительно (на несколько градусов) изменяет
поляризацию отраженного луча (эффект Керра), что оказывается достаточных для выделения признаков разной магнитной ориентации и
сопоставления этих признаков с уровнем логической «1» или «0».
Технологические особенности MOD-дисков позволяют практически неограниченное число перезаписей при надежном хранении
информации. Разрешающая способность оптики и фотоприемника
позволяет записывать информацию с очень высокой плотностью: емкость двухстороннего диска 5,25 дюйма составляет 650 Мбайт, 1,3;
2,6; 4,6 Гбайт; 3,5 дюйма – 128, 230, 540, 640 Мбайт и 1,3 Гбайт.
249
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Отличительной особенностью привода MOD-диска является
комбинированная головка, на которой расположены лазер, оптическая
фокусирующая система и магнитная головка. Современные устройства имеют скорость вращения 3 000 – 4 500 об/мин при среднем времени поиска 20 – 30 мс.
Логическая организация MOD-дисков подобна магнитным
дискам: поверхность разбита на дорожки и секторы. Размер сектора
может быть разным: стандартным в 512 байт или увеличенным до
2 048 байт. Применяется зонная запись.
Нумерация дорожек начинается от центра диска, а не от края,
как у магнитных дисков. Кроме того, в каждой зоне выделяются служебные и резервные области, позволяющие переназначать в них дефектные секторы (на уровне контроллера).
Достоинства – устойчивость к сильным внешним магнитным
полям, перепадам температуры, солнечному свету, вибрации. Гарантированное время хранения данных – до 40 лет.
Недостатками применения MOD-дисков являются большое
время записи данных по сравнению со временем считывания (запись
проводится в два прохода), значительное тепловыделение при записи,
довольно высокая стоимость приводов и дисков для рядового пользователя.
Основная область применения – архивация данных, хотя в
настоящее время ввиду стандартизации носителя MOD-устройства
становятся также средством обмена данными.
13.4.5. Оптические запоминающие устройства
Принцип работы оптических ЗУ основан на изменении интенсивности луча маломощного лазера, отраженного от элемента (пита)
поверхности носителя. Для реализации этого принципа используются
различные технологические подходы.
При изготовлении носителя (диска) в производственных условиях информация в виде микроскопических углублений записывается
на материал с высокой отражательной способностью (например алюминиевая подложка). В устройстве чтения эта информация считывается фотоэлементом, который воспринимает отраженный от поверхности носителя свет лазерного луча. Если свет от лазера попадает на
углубление, то интенсивность отраженного света меняется, что воспринимается как логическая «1» или логический «0» в зависимости от
принятого метода считывания (рис. 13.47, а).
Другой способ однократной оптической записи основан на
применении специального термочувствительного слоя красителя с такими же отражающими свойствами, как у алюминия. При записи ин-
250
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
формации луч лазера разогревает слой золотой подложки и слой красящего вещества. В результате химической реакции золота и красящего вещества образуется локальный участок с измененной отражательной способностью (рис. 13.47, б).
Полимерная основа
Слой алюминия
Слой лака
Полимерная основа
Слой золотой подложки
Слой красителя
Слой лака
Разделительная
призма
Фотоприемник
Разделительная
призма
Фотоприемник
Лазер
Лазер
а
б
Рис. 13.47. Физический принцип считывания информации
с однократно записываемого оптического диска:
а – материал с высокой отражательной способностью;
б – специальный термочувствительный слой красителя
Для перезаписываемых носителей реализация оптического метода изменения интенсивности отраженного света основана на разнице фазового состояния материала. Когда вещество материала находится в аморфном состоянии, его молекулы ориентированы произвольно
и отражательная способность низка. В кристаллическом состоянии
вещество имеет гладкую поверхность с высокой отражательной способностью. Локальное изменение состояния вещества производится
лучом лазера. Таким образом, возможно многократное изменение фаз
– количество циклов достигает 500 000.
Оптическими диски названы по наличию в технологии их записи и/или считывания лазерного луча. По этому признаку выделяют
различные носители оптической технологии хранения информации:
– компакт-диск (CD – compact disk) – термин изначально применялся к дискам для хранения звука в дискретной форме;
– компьютерный компакт-диск (CD-ROM – compact disk readonly memory) – в отличие от компакт-диска CD в CD-ROM применяется другой формат представления информации;
251
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
– цифровой видеодиск (DVD – digital video disk, digital versatile
disk) – для хранения оцифрованного видеосигнала или других данных
в цифровом виде с применением методов сжатия информации.
– CD-WORM (write-once, read-many) – компакт-диск для однократной записи в непроизводственных (бытовых) условиях;
– магнитооптический диск (magneto-optical disk, MOD) – диск
с технологией магнитооптической памяти;
– оптический перезаписываемый диск (CD-RW [DVD-RW,
DVD+RW, DVD-RAM] – rewritable optical disk).
Диски CD-ROM и DVD имеют одинаковые размеры (диаметр
12 см), однако у DVD-диска значительно меньшие ширина дорожки
и размер ячейки, за счет чего достигается больший объем хранения
информации – свыше 17 Гбайт для двухстороннего двухслойного диска. Для DVD-дисков нового поколения HD-DVD и Blu-Ray такого же
форм-фактора используется лазер с меньшей длиной волны (405 нм
против 650/635 нм у DVD и 780 нм у CD), за счет чего размер питов
стал еще меньше, что позволило поместить на диски на один слой
15 Гб (HD-DVD) и 25 Гб (Blu-Ray).
Количество дорожек на полезной поверхности диска CD составляет около 22 тыс. при средней ширине дорожки, равной 1,6 мк.
Емкость диска при этом составляет величину порядка 700 Мбайт.
Для считывания-записи DVD-дисков используется лазер
с меньшей длиной волны, что позволило сократить расстояние между
дорожками до 0,75 мк и уменьшить размер пита, вследствие чего емкость диска на одном слое составляет 4,7 Гбайт. В отличие от обычных компакт-дисков, технология DVD позволяет иметь два слоя на
каждой стороне и быть одно- или двухсторонними.
Стандарты оптических дисков. Для CD-дисков данные записываются на оптических дисках в различных форматах в соответствии
со стандартами, которые возникли в результате использования дисков
в разных областях их применения [17]:
– Red Book (CD-DA – цифровые аудиокомпакт-диски);
– Yellow Book (CD-ROM – компьютерные компакт-диски);
– Green Book (CDi – интерактивные компакт-диски);
– CD-ROM XA (CD-ROM XA – компакт-диски с расширенной
архитектурой);
– Orange Book (CD-R (recordable) и CD-RW (rewritable) – записываемые и перезаписываемые компакт-диски);
– Photo-CD (CD-P – стандарт для хранения фотографий на дисках CD-R);
– White Book (Video CD – для хранения видеоданных (MPEG-1)
и цифровых аудиоданных (ADPCM) объемом до 74 мин);
252
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
– Blue Book (CD EXTRA – многосеансовый формат штампованных серийных дисков);
– Purple Book (CD Double-Density – версии CD-ROM, CD-R
и CD-RW с удвоенной плотностью записи (DD-ROM, DD-R, DD-RW).
Для следующего поколения оптических дисков – DVD – форматы представления данных удалось сделать более или менее стандартными, но и здесь существуют различия по используемым технологиям и совместимости носителей:
– DVD-ROM – DVD-диск для хранения цифровых данных,
штампованный на специальном заводском оборудовании с записанного мастер-диска;
– DVD-Video – для хранения видеоданных в формате MPEG-2
и цифровых аудиоданных (Dolby Digital Sound) объемом до 133 мин
также изготавливается на заводе;
– DVD-Audio – для хранения цифровых аудиоданных объемом
2 ч объемного или 4 ч стереофонического воспроизведения изготавливается методом штамповки на заводском оборудовании;
– DVD-R – (R – recordable) однократно записываемый диск версий 1.0 (односторонний однослойный диск объемом 3,95 Гбайт) и 2.0
(односторонний однослойный, 7,4 Гбайт) полностью совместим
с
DVD-ROM, DVD-Video, DVD-Audio;
– DVD-RAM – спецификация перезаписываемого диска диаметром 120 мм версий 1.0 (односторонний однослойный объемом
2,58 Гбайт и двухсторонний однослойный объемом 5,16 Гбайт) и 2.0
(односторонний однослойный объемом 4,7 Гбайт и двухсторонний
однослойный объемом 9,4 Гбайт); диаметром 80 мм – двухсторонний
однослойный объемом 1,4 Гбайт;
– DVD-RW – (RW – ReWritable) спецификация перезаписываемого диска версии 2.0 (односторонний однослойный объемом
4,7 Гбайт и двухсторонний однослойный объемом 9,4 Гбайт), является
расширением спецификации DVD-R;
– DVD+RW – называется также DVD Phase Change ReWritable
(перезаписываемые DVD с изменяющейся фазой), спецификация перезаписываемого диска – односторонний однослойный объемом
4,7 Гбайт и двухсторонний однослойный объемом 9,4 Гбайт. Наиболее популярный формат, обеспечивающий самую высокую совместимость с существующими форматами [17];
– DVD+R (спецификация варианта DVD+RW, появился позже
него).
Диски DVD-ROM, DVD±R выпускаются в разных сочетаниях
количества сторон и слоев (SS – single sided, односторонние;
DS
– double sided, двухсторонние; SL – single layer, однослойные; DL –
double layer, двухслойные):
253
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
– DVD-5 (размер диска 120 мм, SS/SL, объем 4,7 Гбайт);
– DVD-9 (120 мм, SS/DL, 8,5 Гбайт);
– DVD-10 (120 мм, DS/SL, 9,4 Гбайт);
– DVD-14 (120 мм, DS/DL, 13,24 Гбайт);
– DVD-18 (120 мм, DS/DL, 17 Гбайт);
– DVD-1 (80 мм, SS/SL, 1,4 Гбайт);
– DVD-2 (80 мм, SS/DL, 2,7 Гбайт);
– DVD-3 (80 мм, DS/SL, 2,9 Гбайт);
– DVD-4 (80 мм, DS/DL, 5,3 Гбайт).
Стандарты DVD-RAM, DVD-R/RW и DVD+R/RW не совместимы между собой, в связи с чем производителями DVD-приводов
выпускаются многоформатные накопители, обеспечивающие чтение
и запись дисков в разных форматах, в том числе CD-R и CD-RW. Для
этой цели организацией DVD Forum разработана спецификация DVD
Multi, обеспечивающая совместимость перечисленных выше
устройств, за исключением стандарта DVD+R/RW (он не поддерживается организацией DVD Forum).
Для нового поколения оптических дисков Blu-Ray и HD-DVD
разрабатываются стандарты двух типов. Спецификация Blu-Ray Disk
1.0 включает несколько форматов [17,18]:
 BD-ROM (для штампованных дисков);
 BD-R (однократно записываемый диск для компьютерных
данных);
 BD-RW (перезаписываемый диск для компьютерных данных);
 BD-RE (перезаписываемый диск для данных телевидения
высокой четкости (HDTV)).
Емкость однослойного одностороннего диска Blu-Ray составляет 23,3 – 27 Гбайт, одностороннего двухслойного – 46,6 – 54 Гбайт.
Стандарт HD-DVD считается наследником формата DVD, гарантирующим совместимость с DVD и CD-дисками. HD-DVD использует те же самые структуры данных, алгоритмы коррекции ошибок
(ECC) и модуляцию. Отличие заключается в усиленной коррекции
ошибок – блок ECC HD-DVD соответствует по размеру двум блокам
ECC DVD. Форматы HD-DVD [17, 18]:
– HD-DVD-ROM (для штампованных дисков (SS/SL – 15
Гбайт, SS/DL – 30 Гбайт));
– HD-DVD-R (записываемый диск [SS/SL – 15 Гбайт, SS/DL –
30 Гбайт]);
– HD-DVD-RW (перезаписываемый диск [SS/SL – 20 Гбайт,
SS/DL – 32 Гбайт]).
Логическая организация данных CD-диска включает в себя
следующие элементы (рис. 13.48):
254
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Входная директория
(зона ввода)
Поле данных
Выходная директория
(зона вывода)
Рис. 13.48. Основные параметры стандартного диска CD-ROM
1) входную директорию (lead in) – область диска объемом около 9,2 Мбайт, с которой начинается считывание информации и в которой содержатся временная таблица оглавления (TOC – table of
contents), начальные адреса и длины записей, число заголовков, общее
время записи (объем), информация о каждом сеансе записи, метка
диска (disk label). Диск, записанный в течение нескольких сеансов, содержит несколько директорий lead in, которыми начинается каждый
сеанс записи;
2) основную область (поле полезных данных) с шириной вдоль
радиуса 32,55 мм;
3) выходную директорию (lead out) с меткой конца диска, которая отмечает конец поля данных или завершение сеанса записи на
многосеансовом диске. Выходная директория не содержит каких-либо
данных и используется в качестве маркера. Для односеансового диска
выходная директория одна и занимает около 13,8 Мбайт данных, в
случае многосеансового диска все последующие lead out занимают
около 4,6 Мбайт.
Единственная спиральная дорожка от входной директории до
зоны вывода разделена на секторы, частота следования которых при
чтении или записи составляет 75 секторов в секунду. На стандартном
CD-ROM (650 Мбайт) содержится 333 000 секторов, каждый объемом
2 352 байт информационных данных (рис. 13.49). Пользовательских
данных в одном секторе CD-диска содержится 2 048 или 2 324 байт
в зависимости от режима (Mode 1/Mode 2 из стандарта Green Book),
остальные применяются для синхронизации, идентификации, кода
255
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Поле данных
8 172 104
Четность
4
Четность
2 048 байт
Интервал
Режим
3
1
Заголовок
Адрес сектора
Синхронизация
12
Контроль
коррекции ошибок (ECC – error correction code), обнаружения и исправления ошибок (EDC – error detection code) [15, 17].
2 352 байт информационных данных
Рис. 13.49. Представление сектора на компакт-диске (в режиме Mode
1)
Каждый сектор, в свою очередь, разделен на 98 отдельных
блоков (кадров) по 24 информационных байта. Для уменьшения влияния возможных ошибок (царапин или физических дефектов) в компакт-дисках к этим 24 байт добавлены 1 байт для служебной информации (информация о дорожке) и 8 байт для контроля четности с использованием метода перемежающего кода Рида-Соломона (CIRC).
Применяемая здесь схема CIRC позволяет исправлять ошибки длиной
до 3 874 бит. Таким образом, общий размер некодированных данных
в одном секторе составляет 3 234 байт.
Заключительный процесс кодирования информации, получивший название EFM-модуляции (Eight-to-Fourteen Modulation), обеспечивает преобразование каждого байта (8 бит) сектора в 14-разрядное
значение, т. е. в 14 бит. Вследствие того, что некоторые коды EFM
начинаются и заканчиваются единицей или более, чем пятью нулями,
после каждого 14-битного значения EFM добавляются 3 дополнительных бита (merge bits – объединяющие биты). В результате, каждый
байт при кодировании образует 17 бит (EFM плюс объединяющие биты). В дополнение к этому к началу каждого кадра добавляется еще 24
бит синхронизации.
В общей сложности, с учетом всех коррекций, в каждом кадре
компакт-диска содержится 588 бит или 73,5 байта, в секторе –
7 203 байт (98 кадров по 73,5 байта), а весь компакт-диск содержит 2,4
Гбайт фактически записываемых данных, из которых полезными являются примерно 682 Мбайт. Избыточность записи на диск составляет
примерно 3,52 (2 400 Мбайт / 682 Мбайт  3,519), т.е. является более,
чем троекратной.
256
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Сектор для оптического диска является минимально адресуемой единицей информации. Логически сектора объединяются в трек
(информационную дорожку), при этом количество секторов в треке
переменное (от 300 секторов и больше). Для дисков CD-DA трек может соответствовать музыкальной композиции, для CD-ROM – файлу
или группе файлов.
Логическая организация данных DVD-диска объединяет те
же элементы, что и CD-диск (см. рис. 13.48).
Входная директория включает буферные зоны, код ссылки и
зону служебных данных. Зона служебных данных, содержащая информацию о диске, состоит из 16 секторов, продублированных
192 раза. Всего область lead in занимает 196 607 секторов.
Поле полезных данных на одном слое одной стороны может
содержать до 2 292 897 секторов. При таком же полезном объеме сектора, как у CD (2 048 байт), объем данных DVD-диска равен
4,7 Гбайт.
Выходная директория отмечает завершение области данных.
В случае, если диск имеет два слоя и записан в режиме OTP (Opposite
Track Path – режим обратного считывания), такая директория называется средней. В этом режиме второй слой начинается с внешней стороны диска и считывается в обратном (противоположном к первому
слою) направлении. Режим OTP позволяет минимизировать время, затрачиваемое на чтение диска при переходе с одного слоя на другой, в
отличие от другого режима, параллельного (PTP), при котором лазерной головке при переходе для чтения второго слоя необходимо пер еместиться с наружной стороны диска к внутренней.
Спиральная дорожка от входной директории до зоны вывода
разделена на секторы, частота следования которых при чтении или
записи составляет 676 секторов в секунду. Каждый сектор состоит из
одного кадра, в отличие от CD, где в секторе их 24. Кадр DVD-диска
содержит 2 064 байт, из которых 2 048 байт – это полезные данные,
4 байт – идентификационная информация (ID), 2 байт – код обнаружения ошибок ID (IED), 6 байт – данные относительно авторского
права на носитель (CI), 4 байта – код обнаружения ошибок (EDC) для
кадра.
Для защиты от физических дефектов и царапин каждый кадр
преобразуется в кадр ECC, для чего к 2 064 байт добавляются 182 байт
верхнего (PO) и 120 байт нижнего контроля четности (PI). В совокупности кадр ECC составляет 2 366 байт (рис. 13.50).
257
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
4
2
6
ID IED CI
2 048 байт
4
Поле данных
EDC PO
182 120
PI
Кадр (2 064 байт информационных данных)
Кадр ECC (2 366 байт)
Рис. 13.50. Кадр ECC DVD-диска
На заключительном этапе кодирования кадры ECC преобразуются в физические секторы диска отдельными группами по 91 байт.
В соответствии с методом модуляции 8/16, каждый байт (8 бит) группы конвертируется в 16 бит таким образом, чтобы не содержать
меньше 2-х и больше 10-ти смежных бит со значением «0» (RLL – Run
Length Limited, форма кодирования с ограничением длины поля записи). В дополнение к этому, к каждому кадру добавляется 320 бит данных синхронизации.
В результате всех преобразований один сектор на DVD-диске
содержит 4 836 байт. Избыточность записи составляет 2,36. При совокупном объеме полезных данных 4,7 Гбайт диск содержит около 11
Гбайт фактических данных.
Интерфейсы накопителей оптических дисков. Для подключения накопителей CD/DVD в ЭВМ используются следующие типы
интерфейсов:
– IDE/ATAPI (Integrated Device Electronic / AT Attachment
Packet Interface), пропускная способность в режиме Ultra DMA Mode 2
составляет 33 Мбайт/с, в режиме Ultra DMA Mode 4 – 66 Мбайт/с;
– USB (Universal Serial Bus), пропускная способность версии
2.0 составляет 60 Мбайт/с;
– FireWire (он же IEEE1394, или iLink), пропускная способность 50 Мбайт/с;
– SCSI/ASPI (Small Computer System Interface / Advanced SCSI
Programming Interface), пропускная способность в режиме Ultra 2 SCSI
составляет 40 – 80 Мбайт/с (при разрядности 8 и 16 бит).
Параметры накопителей оптических дисков. Скорость передачи данных. Скорость передачи данных от приводов CD-ROM
кратна значению скорости передачи данных приводов первого поколения и составляет 150 кбайт/с (75 секторов по 2 048 байт в секунду).
При этом реальная скорость считывания более, чем в три раза выше
(считывать необходимо фактические данные). Например, привод с
обозначением на передней панели «52» имеет теоретическую максимальную скорость передачи данных 52150 = 7 800 кбайт/с. Максимальная скорость CD-ROM в режиме чтения составляет 56х (скорость
передачи данных 8,4 Мбайт/с).
258
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Для DVD минимальная скорость передачи данных 1х составляет 1 385 кбайт/с (676 секторов объемом 2 048 байт в секунду). Максимальная скорость DVD-ROM в режиме чтения составляет 50х (скорость передачи данных 69,25 Мбайт/с) [17]. Для производительной
работы DVD-привода необходимо подключать его к интерфейсу,
обеспечивающему такую пропускную способность, а при работе привода через интерфейс ATAPI также убедиться, что активизирован режим прямого доступа к памяти (DMA, Direct Memory Access).
Время доступа к данным для накопителей CD-ROM/DVD
определяется так же, как и для НЖМД: задержкой между получением
команды и началом считывания первого блока данных. Для приводов
CD-ROM минимальное время доступа составляет около 75 мс (со скоростью 52), максимальное – около 400 мс (для односкоростного привода). Время доступа к данным DVD обычно на 10 – 20 мс больше,
чем для компакт-дисков вследствие большей общей длины дорожки и
необходимости более точного позиционирования.
Объем буфера (кэш-памяти) накопителя. Встроенный буфер
представляет собой микросхемы памяти на плате привода оптического диска для записи считанных данных, что позволяет за одно обр ащение передать из/в ОЗУ ЭВМ больший массив данных с постоянной
скоростью. Емкость буфера современных CD/DVD составляет
2 – 8 Мбайт. Размер буфера существенно влияет на загрузку процессора накопителем: чем больше объем буфера, тем меньше будет загружен CPU.
13.5. Сравнительные характеристики запоминающих
устройств
Запоминающие устройства иерархической памяти ЭВМ характеризуются рядом показателей, важнейшими из которых являются емкость памяти, время доступа, скорость считывания данных, удельная
стоимость хранения информации. Сравнительные характеристики ЗУ
приведены в табл. 13.3.
Таблица 13.3
Сравнительные характеристики ЗУ
Среднее
Скорость
Тип ЗУ
Емкость
время до- считывания данступа
ных
1
2
3
4
Определяется тактовой
частотой
Регистровая Десятки
1 – 4 нс
ядра процессора и
память
байт
разрядностью
внутренней шины
259
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Окончание табл. 13.3
Среднее
Скорость
Тип ЗУ
Емкость
время досчитывания
ступа
данных
1
2
3
4
Определяется
Десятки
тактовой
чакбайт –
стотой
ядра
Кэш-память
2 – 5 нс
единицы
процессора
Мбайт
и разрядностью
шины ШД
Сотни
Оперативные ЗУ Мбайт –
50 – 70 нс До 10,6 Гбайт/с
(RAM)
единицы
Гбайт
Постоянные
ЗУ Сотни
50 – 250 нс До 20 Мбайт/с
(ROM)
кбайт
ЗУ на жестких
Сотни
магнитных
7 – 30 мс
До 100 Мбайт/с
Гбайт
дисках
Сотни
ЗУ на гибких
кбайт –
0,25 – 0,79
магнитных
18 – 250 мс
сотни
Мбайт/с
дисках
Мбайт
Сотни
ЗУ на магнитоопМбайт – Свыше 7
тических
До 3,5 Мбайт/с
единицы мс
дисках
Гбайт
ЗУ на твердотель- Десятки –
ной
сотни
35 – 200 нс До 20 Мбайт/с
памяти
Мбайт
Сотни
ЗУ на
Мбайт –
оптических
80 – 200 мс 6 – 70 Мбайт/с
десятки
дисках
Гбайт
Сотни
ЗУ на магнитной Мбайт – Не опреде0,5 – 3 Мбайт/с
ленте
десятки
лено
Гбайт
13.6. Системы и сети хранения
260
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Хранение важной информации для организации или подразделения требует обеспечения надежности и долговременности хранения,
высокой скорости доступа к данным, конфиденциальности хранимой
информации и др. Решением проблемы является организация систем
хранения данных и/или сетей хранения данных.
Под системой хранения данных (СХД) понимается совокупность специализированных средств вычислительной техники (дисковые стойки, ленточные библиотеки, библиотеки CD/DVD) и специализированного программного обеспечения, предназначенных для р аботы с массивами информации в рамках организации или подразделения для обеспечения надежности хранения и удобства доступа к
данным. Под сетью хранения данных понимается совокупность СХД,
объединенных в отдельную сеть со своими протоколами, топологией
подключения к серверам и специализированного программного обеспечения, предназначенных для работы с массивами информации в
рамках организации или подразделения для обеспечения надежности
хранения и удобства доступа к данным.
Основные проблемы, которые решают системы и сети хранения данных, таковы [21]:
– децентрализация информации – хранение информации функциональных систем организации (сервера электронной почты, файлового сервера и т. д.) на локальных дисках серверов, что снижает
надежность и возможность масштабирования СХД;
– сложность обеспечения требуемой информационной емкости
хранения (расширение дисковых емкостей) для отдельных функциональных систем с возможностью масштабирования, резервирования и
резервного копирования (архивирования) при лавинообразном росте
информации;
– трудность обеспечения по отдельным функциональным системам конфиденциальности и сохранности распределенных данных
(возможность хищения отдельных дисков из функциональных систем,
неквалифицированные действия пользователей и др.);
– необходимость обеспечения управления распределенными
потоками информации в распределенных подразделениях организации
(синхронизация различных баз данных, версий файлов разработчиков,
дублирование информации и т. д.);
– необходимость обеспечения экономической эффективности
при масштабировании организации и повышении объемов обрабатываемой информации;
– снижение затрат при сопровождении на этапах жизненного
цикла информационной системы организации.
Решение основных проблем при использовании систем и сетей
хранения должно обеспечить:
261
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
– высокую надежность и отказоустойчивость за счет реализации полного или частичного резервирования всех компонентов системы (блоков питания, путей доступа, процессорных модулей, дисков
и т. д.), а также системы мониторинга и оповещения о возможных
и существующих проблемах;
– высокую доступность данных за счет сохранения их целостности (использование 520 байт в секторе, использование технологии
RAID, создание полных и мгновенных копий данных внутри дисковой
стойки, реплицирование данных на удаленную СХД и т. д.)
и
возможности добавления (модернизации) оборудования и программного обеспечения в беспрерывно работающую систему хранения данных без остановки комплекса;
– выделенние средств управления и контроля (управление системой через web-интерфейс или командную строку, оповещения администратора о неполадках, полный мониторинг системы, использование технологии диагностики производительности на аппаратном
уровне);
– высокую производительность за счет возможности гибкой
настройки и конфигурирования системы для работы с максимальной
производительностью;
– масштабируемость за счет наращивания числа жестких дисков, объема кэш-памяти, аппаратной модернизации существующей
системы или сети хранения, наращивания функциональных возможностей с помощью специального программного обеспечения без значительного переконфигурирования или потерь какой-то функциональности СХД.
В СХД, как и в сетях хранения, важную роль играют инфраструктурные элементы (коммутаторы, fabric switches), оптические и
медные линии связи, адаптеры протоколов, RAID-контроллеры, программное обеспечение для управления хранением, архивирования, резервного копирования и восстановления данных.
13.6.1. Системы хранения данных
Какой бы сложной ни была СХД в целом, основой ее являются
отдельные ЗУ внешней памяти ЭВМ (ВС), такие, как НЖМД, НМЛ,
DVD, MOD-диски и ЗУ на флэш-памяти (SSD-диски). Из устройств
НЖМД строятся дисковые массивы (RAID-массивы), которые, в свою
очередь, представляют собой базовые элементы сетей хранения данных. Накопители на магнитной ленте чаще всего используются в составе ленточных библиотек для хранения резервных копий оперативных данных и архивов. Для хранения особо важных данных применяются библиотеки магнитооптических дисков, автоматизированные
262
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
СХД на основе CD/DVD с оптическими накопителями типа WORM
(Write Once, Read Many) с однократной записью, гарантирующие невозможность изменения записанных данных, и т. д.
RAID
RAID (Redundant Array of Independent Disks) – массив независимых (или недорогих) дисков с избыточностью. В основе концепции
RAID лежит переход от использования в серверах и ПЭВМ одного
или нескольких (разрозненных) НЖМД с их невысокой надежностью
к массиву недорогих, независимо и параллельно работающих НЖМД
[22]. При этом RAID-массив, обслуживаемый RAID-контроллером,
рассматривается операционной системой ЭВМ (ВС) как единый дисковый накопитель. Фактически, в его состав может входить от двухтрех до нескольких десятков отдельных НЖМД. Организация RAIDмассива преследует цели увеличения надежности, повышения скорости доступа к данным и (или) увеличения объема памяти за счет возможности параллельного обслуживания запросов на чтение и запись
с разных дисков. Кроме того, в большинстве случаев использование
RAID-массива обеспечивает возможность «горячей» замены отказавшего НЖМД без потери данных при использовании специальных алгоритмов размещения данных на дисках и вычисления и хранения
контрольных сумм этих данных.
Более дорогие RAID-контроллеры СХД масштаба предприятия, как правило, оснащены собственными адаптерами интерфейсов
SCSI, SAS или Fibre Channel. В недорогих массивах иногда отказываются от аппаратного RAID-контроллера в пользу его программной реализации.
Шинно-ориентированная реализация RAID-массива через
внутренние высокоскоростные шины с ЭВМ (ВС) представлена на
рис. 13.51.
Контроллер RAID может быть выполнен как в виде отдельной
микросхемы на системной плате или интегрирован в ее чипсет, так
и реализован как отдельная плата для установки в слот PCI или слот
другой высокоскоростной внутренней шины ЭВМ. При этом центральный процессор компьютера освобождается от нагрузки по обработке дополнительного кода по сравнению с программным RAID,
кроме того, контроллер берет на себя функции, связанные с вводом/выводом и исполнением RAID-кода. Недостатками использования контроллеров RAID-массивов являются зависимость от операционной системы ЭВМ, ограниченная масштабируемость, ограниченные
возможности по организации отказоустойчивых систем.
263
Шина ЭВМ (SCSI, PCI)
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
НЖМД 0
НЖМД 1
Контроллер
RAID
НЖМД 2
...
НЖМД n
Рис. 13.51. Шинно-ориентированная реализация RAID
Более дорогое решение – это использование автономных
внешних контроллеров, которые представляют собой отдельные компьютеры с множеством каналов ввода-вывода и устанавливаются в
отдельные стойки.
При внешней простоте подхода к реализации RAID-массива
существует ряд схем организации данных (RAID 0, RAID 1 и т. д.),
в которых по-разному решается задача повышения производительности и отказоустойчивости дисковой подсистемы ЭВМ.
Повышение производительности RAID-массива достигается
путем разделения данных и дискового пространства на сегменты для
их параллельного считывания или записи. Размер сегмента выбирается в зависимости от особенностей схемы организации данных (уровней RAID) и может быть равен биту, байту, размеру сектора НЖМД
или его дорожки [1].
Повышение отказоустойчивости реализуется путем использования избыточного дискового пространства для хранения информации
по обнаружению и коррекции ошибок. Для этой цели в RAID применяются три вида такой информации:
– дублирование путем размещения данных на различных дисках массива;
– код Хэмминга для вычисления корректирующей информации
для группы сегментов, одинаково расположенных на всех дисках массива;
– биты паритета для каждой группы сегментов, расположенных на одинаковой позиции на всех дисках массива, что требует дополнительного диска, но позволяет при отказе какого-либо диска восстановить данные по битам паритета и данным с остальных дисков.
Для стандартизации продуктов RAID в 1992 г. был организован промышленный консорциум – Комиссия советников по RAID
(RAB, RAID Advisory Board). Комиссией RAB стандартизировано 8 ва-
264
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
риантов (уровней) объединения дисков в массивы: от RAID уровня 0
до RAID уровня 7. RAID-массивы других уровней являются комбинациями стандартных и позволяют получить требуемый компромисс по
показателю «производительность-надежность» для выбранной области их применения.
Составной RAID-массив обычно является сочетанием быстрого
RAID уровня 0 с надежным RAID уровней 1, 3 или 5. В результате такой массив обладает улучшенными характеристиками за счет более
высокой стоимости и сложности решения. Качественное соотношение
характеристик RAID различного уровня показано на рис. 13.52, а типичная зависимость времени обслуживания запросов от их интенсивности – на рис. 13.53 [29].
Высокая
производительность
RAID 01
RAID 0
RAID 1
RAID 5
JBOD
RAID 3
Низкая стоимость
Доступность
Рис. 13.52. Качественное соотношение характеристик
RAID различного уровня
Формы кривых на рис. 13.53 объясняют поведение системы
с RAID в реальных условиях:
– составной массив RAID 01 обеспечивает минимальное время
обслуживания при большей интенсивности запросов, чем все остальные уровни RAID. Кроме того, увеличение времени обслуживания
при увеличении интенсивности потока запросов происходит плавно,
благодаря чему уменьшение производительности почти незаметно для
большинства пользователей;
– массив RAID 1 при увеличении интенсивности запросов
обеспечивает увеличение времени обслуживания практически пропор-
265
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
ционально числу запросов, что примерно соответствует количеству
подключенных к массиву пользователей;
– массив RAID уровня 3 обеспечивает высокую производительность при редких запросах, но при увеличении их интенсивности
увеличение времени обслуживания происходит очень быстро, а это не
позволяет рекомендовать применение RAID 3 в серверах, особенно в
серверах баз данных.
Рис. 13.53. Типичная зависимость времени обслуживания
запросов от их интенсивности
В большинстве случаев RAID уровней 1 и 01 обеспечивают
наилучшую производительность в реальных системах при обслуживании небольших файлов.
При обслуживании больших запросов при интенсивном обмене
большими файлами RAID уровня 3 показывает лучшую производительность, чем RAID 5. При этом производительность RAID 0 несколько ниже, однако выше, чем у RAID 3 и RAID 5. По времени обслуживания больших запросов RAID 1 значительно уступает всем
другим вариантам RAID. Здесь лучшим, как и в предыдущем случае,
оказывается составной массив RAID 01.
RAID уровня 0 – дисковый массив без отказоустойчивости
(striped disk array without fault tolerance), представляет собой простейший вариант организации дискового массива, в котором данные раз-
266
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
биваются на сегменты (например, по 16 Кбайт), и каждый сегмент записывается (или считывается) на отдельный диск (рис. 13.54).
Контроллер
RAID
ЭВМ (ВС)
D1
D2
D3
Dn
Dn+1
Dn+2
Dn+3
D2n+1
D2n+2
D2n+3
D3n
...
...
...
...
Диск 1
Диск 2
Диск 3
Диск n
...
D2n
Рис. 13.54. RAID-массив уровня 0
При таком способе организации хранения данных объемы
накопителей складываются, а сегменты с данными записываются через один: 1-й – на первый сегмент первого диска, 2-й – на первый сегмент второго, 3-й – на второй сегмент первого (для двух дисков) и т.
д. Контрольные суммы не вычисляются и не хранятся. Избыточность
хранения не используется, т. е. при выходе из строя одного из дисков
теряются все данные.
Достоинства RAID 0:
– полное использование дискового пространства входящих
в массив накопителей;
– увеличение скорости доступа к данным благодаря распараллеливанию операций чтения-записи;
– простота реализации;
– невысокая стоимость.
Недостаток:
– отсутствие отказоустойчивости (отказ одного диска влечет за
собой потерю всех данных массива).
В RAID 1 используется избыточность хранения данных, называемая зеркалированием (mirroring). При зеркалировании (дублировании) данные записываются одновременно на два диска (рис. 13.55).
267
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Контроллер
RAID
ЭВМ (ВС)
Дублирование
данных
D1
D2
D1
=
D2
D3
D3
...
...
Диск 1
Диск 2
Рис. 13.55. RAID-массив уровня 1
В случае отказа одного из них остается его дубль, который
продолжает работать, а за это время неисправный диск можно восстановить без потери данных и остановки всего массива. RAID 1 являются самыми распространенными отказоустойчивыми массивами.
Достоинства RAID 1:
– простота реализации;
– простота восстановления массива в случае отказа (копирование с резервного диска).
Недостатки:
– высокая стоимость (двухкратная стоимость для обеспечения
необходимой избыточности);
– невысокая скорость передачи данных.
RAID 2 – отказоустойчивый дисковый массив с использованием кода Хэмминга (Hamming Code ECC). Код Хэмминга позволяет исправлять одиночные и обнаруживать двойные неисправности. RAID 2
разбивает данные на отдельные биты, вычисляет код коррекции
ошибки ECC по алгоритму Хэмминга, распределяет исходные данные
по всем дискам массива, а вычисленные для них коды ECC записываются на отдельные диски (рис. 13.56).
При выполнении каждого запроса на ввод-вывод одновременно
участвуют все диски. Вследствие использования дополнительных
дисков только для служебной информации массивы RAID 2 считаются неэффективными и не применяются. Следует отметить, что указанные на рис. 13.56 (и ниже, в других) в виде отдельного блока формирователь корректирующего кода и схема контроля и исправления
ошибок используется для наглядности представления схемы, на самом
268
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
деле он входит в состав контроллера RAID, к которому посредством
стандартизованных интерфейсов подключаются диски массива.
Контроллер
RAID
ЭВМ (ВС)
Формирователь
корректирующего
кода и схема
контроля и
исправления
ошибок
A1
A2
A3
A4
ECC Ax
ECC Ay
ECC Az
B1
B2
B3
B4
ECC Bx
ECC By
ECC Bz
C1
C2
C3
C4
ECC Cx
ECC Cy
ECC Cz
...
...
...
...
...
...
...
Диск 1
Диск 2
Диск 3
Диск 4
Диск 5
Диск 6
Диск 7
Группа дисков ECC-кодов
Группа дисков данных
Рис. 13.56. RAID-массив уровня 2
Достоинства RAID 2:
– защита от сбоев в каждом диске за счет использования коррекции ошибок;
– высокая скорость передачи данных.
Недостатки:
– невысокая скорость обработки запросов;
– высокая стоимость при малом количестве дисков.
RAID 3 – отказоустойчивый массив с параллельной передачей
данных и паритетом (parallel transfer disks with parity), предполагает
наличие не менее трех дисков. Данные разбиваются по битам или байтам (на уровне секторов) и поочередно распределяются по имеющимся дискам. Кроме того, вычисляется бит паритета, который записывается на дополнительном, специально выделенном для этого диске
(рис. 13.57). В случае отказа одного из накопителей производится обращение к диску с битами паритета, используя которые можно восстановить данные. Массив RAID 3 удобен при работе с файлами
большого объема, например, видео или изображениями.
269
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Контроллер
RAID
Формирователь
бит паритета и
схема контроля
и исправления
ошибок
ЭВМ (ВС)
A1
A2
A3
A4
A parity
B1
B2
B3
B4
B parity
C1
C2
C3
C4
C parity
...
...
...
...
...
Диск 1
Диск 2
Диск 3
Диск 4
Диск 5
Диск паритета
Группа дисков данных
Рис. 13.57. RAID-массив уровня 3
ва;
Достоинства RAID 3:
– высокая скорость передачи больших объемов данных;
– отказ одного диска почти не влияет на скорость работы масси-
– невысокие дополнительные расходы для реализации избыточности (необходим один диск паритета вне зависимости от количества дисков данных).
Недостатки:
– более сложная реализация;
– низкая производительность при большой интенсивности запросов данных небольшого объема.
RAID 4 – отказоустойчивый массив независимых дисков с разделяемым диском паритета (independent data disks with shared parity
disk), идентичен RAID 3. В отличие от массива предыдущего уровня
данные разбиваются не на бит, а на блоки по 8, 16, 64 или 128 Кбайт.
Как и в RAID 3, данные распределяются с синхронизацией дисков.
RAID уровня 4 повышает производительность передачи небольших
объемов данных за счет параллельного (независимого) доступа к дискам, давая возможность выполнять более одного обращения по вводу/выводу одновременно (рис. 13.58). Контрольная сумма записывается на отдельном диске паритета. RAID 4 наиболее подходит для приложений, в основном использующих операции чтения или требующих
270
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
высокой скорости поступления запросов ввода-вывода, и уступает
RAID 3 только при пересылке большого объема данных. Так как
RAID 4 является компромиссным вариантом между RAID 3
и
RAID 5, то используется редко, вследствие чего контроллер для такого массива стоит дорого.
Контроллер
RAID
Формирователь
бит паритета и
схема контроля
и исправления
ошибок
ЭВМ (ВС)
A1
A2
A3
A4
A parity
B1
B2
B3
B4
B parity
C1
C2
C3
C4
C parity
...
...
...
...
...
Диск 1
Диск 2
Диск 3
Диск 4
Диск 5
Диск паритета
Группа дисков данных
Рис. 13.58. RAID-массив уровня 4
Достоинства RAID 4:
– высокая скорость передачи данных;
– высокая производительность при большой интенсивности запросов чтения данных;
– невысокие дополнительные расходы для реализации избыточности (необходим один диск паритета вне зависимости от количества дисков данных).
Недостатки:
– сложная реализация;
– невысокая производительность при записи данных.
RAID 5 – отказоустойчивый массив независимых дисков с
распределенным паритетом (independent data disks with distributed
parity blocks), равномерно распределяет исходные данные и код коррекции ошибок по всем дискам (их должно быть не менее трех). Специально выделенный диск паритета отсутствует. Биты паритета рас-
271
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
пределяются по всем дискам по циклической схеме (рис. 13.59), главный принцип распределения этих бит в том, что они не должны располагаться на том же диске, с которого была зашифрована информация. Операции чтения могут быть распределены по всем дискам, при
этом параллельно с чтением может осуществляться и запись. При сбое
одного диска данные восстанавливаются по содержимому других дисков и бит паритета.
Контроллер RAID
Формирователь бит паритета и схема
контроля и исправления ошибок
ЭВМ (ВС)
A1
A2
A3
A4
A parity
B1
B2
B3
B parity
B4
C1
C2
C parity
C3
C4
D1
D parity
D2
D3
D4
E parity
E1
E2
E3
E4
Диск 1
Диск 2
Диск 3
Диск 4
Диск 5
Рис. 13.59. RAID-массив уровня 5
RAID уровня 5 обеспечивает высокую производительность при
частом чтении небольших блоков (например, при работе с базами
данных). Восстановление информации выполняется RAIDконтроллером, в связи с чем операция восстановления проходит относительно быстро.
Достоинства RAID 5:
– высокая скорость чтения и записи данных;
– высокая производительность при большой интенсивности запросов ввода-вывода;
Недостатки:
– низкая скорость ввода-вывода данных малого объема при
единичных запросах;
– низкая производительность при записи данных;
RAID 6 (рис. 13.60) – отказоустойчивый массив независимых
дисков с двумя независимыми распределенными схемами четности
(independent data disks with two independent distributed parity schemes),
272
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
отличается от RAID 5 тем, что здесь применяются две схемы вычисления паритета (контрольная сумма вычисляется дважды и копируется на два разных диска).
Контроллер RAID
ЭВМ (ВС)
Формирователь бит паритета и схема
контроля и исправления ошибок
A1
B1
C1
1 parity
A2
B2
2 parity
A parity
A3
3 parity
B parity
D1
4 parity
C parity
C2
D2
D parity
B3
C3
D3
Диск A
Диск B
Диск C
Диск D
Рис. 13.60. RAID-массив уровня 6
Доступ к этим схемам независимый и асинхронный. Первая
схема обеспечивает вычисление бит паритета так же, как в RAID 5
(горизонтальный срез массива), вторая схема контролирует сегменты
какого-то одного диска (вертикальный срез) и помещается на один из
других. Это более дорогое и медленное решение, хотя и позволяет
восстанавливать данные при отказе сразу двух дисков. На практике
RAID 6 почти не используется, так как вероятность выхода из строя
сразу двух дисков невелика.
Достоинства RAID 6:
– высокая отказоустойчивость;
– относительно высокая скорость обработки запросов вводавывода.
Недостатки:
– невысокая скорость ввода-вывода данных малого объема при
единичных запросах;
– более сложная реализация;
273
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
– усложненный алгоритм восстановления данных;
– низкая производительность записи данных.
RAID 7 – отказоустойчивый массив, оптимизированный для повышения производительности (optimized asynchrony for high I/O rates as
well as high data transfer rates). RAID уровня 7 не является открытым
стандартом, он запатентован компанией «Storage Computer Corporation»
для модификации RAID 3. Модификация заключается в использовании
асинхронного чередования, применении кэш-памяти и специального высокопроизводительного микропроцессора (рис. 13.61).
В микропроцессоре контроллера массива используется операционная система реального времени для управления процессами и
контроля коммуникационных каналов. Биты паритета хранятся на одном или нескольких отдельных дисках. Управление и мониторинг
массива может выполняться по сети (используется SNMP-агент). На
практике RAID уровня 7 редко применяется из-за дороговизны контроллеров, являющейся следствием монополизма компанииизготовителя.
Достоинства RAID 7:
– высокая скорость передачи данных и обработки запросов
(выше, чем у других RAID-массивов стандартных уровней);
– высокая масштабируемость;
– для вычисления паритета не требуется дополнительной передачи данных.
Недостатки:
– сложная реализация;
– высокая стоимость на единицу объема;
– необходим блок бесперебойного питания для предотвращения потери данных из кэш-памяти.
274
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Контроллер RAID
Операционная
система реального
времени
Формирователь бит
Кэш- паритета и схема контроля
память
и исправления ошибок
ЭВМ (ВС)
A1
A2
A3
A4
A parity
B1
B2
B3
B4
B parity
C1
C2
C3
C4
C parity
D1
D2
D3
D4
D parity
...
...
...
...
Диск C
Диск D
Диск A
Диск B
...
Диск E
Рис. 13.61. RAID-массив уровня 7
RAID 10 (RAID 01) – отказоустойчивый массив с дублированием и параллельной обработкой, имеет обозначения «01» (или «0 +
1»), «10» (или «1 + 0»); является сочетанием RAID уровней 0 и 1
(рис. 13.62, 13.63).
Диски, которых должно быть не менее четырех, объединяются
разделением данных по дискам (striping, чередование данных), а затем
дублируются (mirroring, зеркалирование данных) (вариант RAID 01)
или наоборот (вариант RAID 10).
Организация массивов этого уровня обеспечивает самый высокий уровень производительности и надежности, однако половина дискового пространства расходуется на дублирование. При сравнении,
RAID 01 по надежности считается лучшим, чем RAID 10. В этом случае массив из 10 дисков (5 по 2) может остаться работоспособным при
отказе до 5 жестких дисков [23].
При этом RAID 01 является более простым решением, поддерживается дешевыми контроллерами (например, контроллерами IDE
RAID для персональных ЭВМ) и считается недорогим решением.
275
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Контроллер
RAID
ЭВМ (ВС)
Дублирование
данных
D1
Дублирование
данных
D1
D2
D3
D4
D5
D5
D6
D6
...
...
...
...
D3
=
D2
=
RAID 1
Диск 1
D4
RAID 1
Диск 2
Диск 3
Диск 4
Рис. 13.62. RAID-массив уровня 01
Контроллер
RAID
ЭВМ (ВС)
Дублирование данных
D1
D2
D1
D2
D3
D4
D3
D4
D5
D6
D5
D6
...
...
...
...
=
RAID 0
Диск 1
RAID 0
Диск 2
Диск 3
Диск 4
Рис. 13.63. RAID-массив уровня 10
Достоинства RAID 10 и RAID 01:
– высокая производительность при высокой надежности.
276
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Недостатки:
– высокая стоимость (избыточность массивов по количеству
дисков 100 %);
– ограниченное масштабирование;
– сложность контроллера RAID для обеспечения синхронизации всех дисков.
RAID 30 (RAID 03) – отказоустойчивый массив с параллельной передачей данных и повышенной производительностью, имеет
обозначения «03» (или «0 + 3»), «30» (или «3 + 0»); представляет собой массив типа RAID 0, сегментами которого являются массивы
RAID 3 (рис. 13.64).
Контроллер RAID
ЭВМ (ВС)
Формирователь бит паритета и схема
контроля и исправления ошибок
A1k
A2k
Ak parity
A1m
A2m
Am parity
B1k
B2k
Bk parity
B1m
B2m
Bm parity
C1k
C2k
Ck parity
C1m
C2m
Cm parity
...
...
...
...
...
...
RAID 3
Диск 3
Диск 2
Диск 1
Группа блоков данных 1
RAID 3
Диск 4
Диск 5
Диск 6
Группа блоков данных 2
Рис. 13.64. RAID-массив уровня 30 (3 + 0)
Он обеспечивает защиту данных и высокую скорость и рекомендуется для последовательной передачи больших файлов. Для
RAID 30 нужно не менее шести дисков. Наиболее простой уровень 3
+ 0: из двух массивов RAID 3 строится RAID 0. Массив RAID 3 + 0 с
точки зрения надежности лучше, чем 0 + 3.
Достоинства RAID 30, RAID 03:
– высокая производительность при чтении данных;
– высокая отказоустойчивость;
277
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
– высокий процент использования емкости дисков.
Недостатки:
– высокая стоимость;
– ограниченное масштабирование;
– сложность организации массива.
RAID 50 (RAID 05) – отказоустойчивый массив с распределенным паритетом и повышенной производительностью, имеет обозначения «05» (или «0 + 5»), «50» (или «5 + 0»); представляет собой
массив типа RAID 0, сегментами которого являются массивы RAID 5
(рис. 13.65).
Контроллер RAID
ЭВМ (ВС)
Формирователь бит паритета и схема
контроля и исправления ошибок
A1k
A2k
Ak parity
A1m
A2m
Am parity
B1k
Bk parity
B2k
B1m
Bm parity
B2m
Ck parity
C1k
...
C2k
Cm parity
C2m
...
...
C1m
...
...
RAID 5
Диск 3
Диск 2
Диск 1
Группа блоков данных 1
...
RAID 5
Диск 4
Диск 5
Диск 6
Группа блоков данных 2
Рис. 13.65. RAID-массив уровня 50 (5+0)
Как и для RAID 30, для RAID 50 нужно не менее шести дисков.
RAID 05 используется редко, так как практически не дает преимуществ. Более широкое распространение получил составной RAID массив 50, который позволяет получить высокую производительность при
работе с файлами малого размера, например, при работе в составе
web-сервера. Его рекомендуется применять, если требуется большая
скорость передачи, высокая степень защиты данных и быстрый доступ.
Достоинства RAID 50:
– высокая отказоустойчивость и производительность;
– достаточно высокая скорость чтения данных;
– высокая производительность при большой интенсивности запросов ввода-вывода;
278
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
– невысокие затраты для реализации избыточности.
Недостатки:
– высокая стоимость;
– ограниченное масштабирование;
– большое количество неиспользуемой емкости дисков.
RAID 51, RAID 15 – отказоустойчивый массив с распределенным паритетом и повышенной отказоустойчивостью, имеет обозначения «15» (или «1 + 5»), «51» (или «5 + 1»). По организации этот массив является массивом RAID 5 с зеркалированием; по скорости он сопоставим с RAID 5. Основная цель RAID 15 и 51 – значительное повышение отказоустойчивости. Массив RAID 15 продолжает работать
при отказе трех накопителей, а RAID 51 может работать при потере
пяти из восьми жестких дисков [23]. Хотя RAID 51 и обеспечивает
высокую степень отказоустойчивости, на практике применяется редко.
Достоинства RAID 51 и RAID 15:
– высокая отказоустойчивость;
– достаточно высокая скорость чтения данных.
Недостатки:
– высокая стоимость;
– ограниченное масштабирование;
– большое количество неиспользуемой емкости дисков.
RAID S (Parity RAID) – вариант RAID компании «EMC2» для
своих систем хранения Symmetrix. В этом массиве каждый том размещается на одном физическом диске, а для создания битов паритета
несколько томов комбинируются определенным образом.
Matrix RAID – решение компании «Intel» для организации
массивов уровня 0 и 1; в отдельных системах хранения не применяется. Впервые применено в чипсете ICH6R как решение RAID BIOS.
В массиве Matrix RAID используется два физических диска, при этом
часть каждого диска отводится под массив уровня 0, а оставшаяся –
под массив уровня 1. Это позволяет получить более быстродействующий раздел для операционной системы и приложений на одних и тех
же дисках, а также раздел повышенной надежности для данных пользователя.
В чипсете ICH9R компания «Intel» ввела новую технологию
под названием Rapid Recover как альтернативу RAID-массивам в
персональных ЭВМ. Технология предполагает создать образ диска на
запасном НЖМД и регулярно обновлять его в процессе работы. В
случае сбоя в функционировании основного НЖМД данные с запасного диска остаются в сохранности.
JBOD (Just a Bunch Of Disks) – вариант объединения нескольких дисков в один логический без зеркалирования, чередования и бит
паритета. Обладает единственным преимуществом для пользователя:
279
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
для работы используется все доступное пространство жестких дисков
(рис. 13.66).
Контроллер
JBOD
ЭВМ (ВС)
Набор дисков представляется
операционной системе ЭВМ
как один логический диск
...
Диск 1
Диск 2
Диск 3
Диск n
Рис. 13.66. Объединение дисков по принципу JBOD
Ленточные библиотеки
Кроме того, в случае выхода из строя одного из НЖМД информация на других не теряется. Реализуется простейшим контроллером или его программной реализацией (в UNIX-подобных операционных системах и Windows 2000/XP/Server 2003 предусмотрены средства для такого объединения физических томов).
Ленточные библиотеки – это сложные решения для резервного
копирования на магнитную ленту, в состав которых входят несколько
приводов (для повышения скорости резервного копирования и восстановления) и множество картриджей. Наиболее важные характеристики ленточных библиотек – это скорость передачи данных, емкость,
надежность и невысокая стоимость хранения данных. Емкости современных библиотек достигают сотен терабайт, скорости передачи данных обеспечиваются до 4 тыс. Гбайт в час и более.
Конструктивно ленточная библиотека состоит из отсеков, в которых хранятся картриджи, и механизма смены картриджей в накопителях. Существуют разные схемы загрузки картриджей механизмом
смены, например, схема, согласно которой любой картридж может
быть загружен в любой привод, или схема закрепления картриджей за
каждым НМЛ.
280
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Ленточные библиотеки отличаются друг от друга числом слотов для картриджей и числом приводов, количеством портов доступа
к картриджам, перечнем поддерживаемых операционных систем,
а также возможностями встроенных функций управления. Модели
библиотек корпоративного класса занимают один или несколько шкафов и вмещают от сотен до нескольких тысяч лент. Модели начального уровня, рассчитанные на резервное копирование в масштабе небольшого предприятия, оборудованы двух-четырехкартриджными
приводами и несколькими десятками картриджей. Ленточные библиотеки могут устанавливаться в одной стойке с дисковыми массивами
начального и среднего класса, стоечными серверами и другим оборудованием.
Наличие сменных картриджей обеспечивает практически неограниченную емкость ленточной библиотеки. Для безопасного хранения и транспортировки изготовители НМЛ в настоящее время
оснащают их аппаратными средствами шифрования.
В связи с тем, что ленты остаются основным типом носителей
для долговременного хранения резервных копий, современный подход к резервному копированию предусматривает комбинирование
дисковых массивов из относительно дешевых жестких дисков с интерфейсом ATA/SATA и ленточных библиотек (D2D2T – disk-to-diskto-tape). D2D2T – это резервное копирование с одного диска на другой
для промежуточного хранения и перемещение данных на ленту
с
целью создания резервной копии. В этом случае дисковый массив выступает как быстрая кэш-память для ленточной библиотеки.
По аналогии с RAID разработаны массивы RAIT (Redundant
Arrays of Independent Tape) и библиотеки RAIL (Redundant Arrays of
Independent Libraries) – это массивы НМЛ с избыточностью (или избыточные массивы независимых стримеров). Для обеспечения избыточности в корпусе RAIT-массива находится несколько НМЛ, каждый
из которых одновременно работает только с одним картриджем, за
счет чего существенно увеличиваются скорость резервного копирования и отказоустойчивость (используются спецификации для RAIDмассивов).
Недостатками RAIT-массивов являются невысокая емкость
и невозможность автоматической смены картриджей.
В большинстве современных ленточных библиотек среднего
класса используются НМЛ стандарта LTO Ultrium. Стандарт SDLT
компании Quantum реализован только в ее продуктах. В настоящее
время используются накопители и картриджи третьего поколения
стандарта LTO емкостью 400 Гбайт (800 Гбайт при использовании
сжатия) и скоростью передачи 40 – 80 (80 – 160) Мбайт/с. Разработаны и выпускаются картриджи объемом со сжатием до 1,6 Тбайт
281
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
(Maxell LTO Ultrium 4), со скоростью обмена в 240 Мбайт/с (без сжатия данных картридж имеет следующие характеристики – 800 Мбайт
и 120 Мбайт/с соответственно). В планах производителей разработка
картриджей объемом 10 Тбайт. Помимо обычных картриджей, существуют картриджи с однократной записью WORM (Write Once, Read
Many), которые впервые появились в продуктах поколения LTO
Ultrium 3. Единожды записанные на такой картридж данные изменить
нельзя, что обеспечивает гарантированную сохранность информации
в неизменном виде.
Системы хранения прямого подключения (DAS)
DAS (Direct Attached Storage, другое наименование – SAS,
Server Attached Storage) – способ организации системы хранения, когда отдельный накопитель или дисковый RAID-массив либо находится внутри корпуса сервера, либо представляет собой автономное
устройство, подключаемое непосредственно к одному или нескольким
серверам (рис. 13.67). Во втором случае для подключения используется канальный интерфейс (SCSI, Fibre Channel), обычно от того же контроллера, к которому подключаются встроенные диски
сервера.
На рис. 13.67 один из серверов имеет доступ к данным, хранящимся на СХД. Клиенты получают доступ к данным, обращаясь
к
этому серверу через сеть. Сервер имеет доступ к данным на СХД на
уровне блоков (секторов), при этом клиенты сети пользуются файловым доступом.
DAS применяется в тех случаях, когда требуется высокоскоростная обработка хранимых данных на одном сервере (рабочей станции) или небольшом числе (кластере) серверов. Резервное копирование в этом случае обеспечивается подключением к тому же серверу
ленточного накопителя или автозагрузчика.
Недостатки системы DAS [21]:
– низкая надежность (все клиенты теряют доступ к данным при
проблемах сети или аварии сервера);
– высокая латентность (собственные задержки LAN и задержки
при обработке всех запросов одним сервером);
– высокая загрузка сети, ограничивающая масштабируемость LAN;
– низкая утилизация ресурсов (трудно предсказать требуемые
объемы данных).
282
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Клиенты LAN
Сервер
LAN
СХД
...
Сервер
Рис. 13.67. Система хранения прямого подключения (DAS)
13.6.2. Сети хранения данных
Сетевые системы хранения были разработаны для устранения
основных недостатков систем DAS и должны обеспечить:
– снижение затрат;
– снижение сложности управления данными;
– снижение загрузки локальных сетей;
– повышение степени готовности данных;
– повышение общей производительности СХД при работе
с данными.
Сетевые системы NAS (Network Attached Storage) и SAN
(Storage Area Network) обеспечивают различное решение общей проблемы, в связи с чем они развиваются одновременно. Каждая из этих
систем имеет свои преимущества и недостатки. Различие технологий
хранения наглядно представлено на рис. 13.68 [19]. Для сравнения
здесь показана также система DAS.
283
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
DAS
NAS
SAN
Приложение
Приложение
Приложение
Сеть
Файловая
система
Файловая
система
СХД
Файловая
система
Сеть
СХД
СХД
Рис. 13.68. Сравнение технологий хранения
Устройства хранения, подключаемые к сети (NAS)
NAS (Network Attached Storage) – это устройства хранения,
подключенные в локальную сеть и фактически являющиеся автономными файловыми серверами с RAID-массивом. Некоторые модели
NAS оснащены для резервного копирования встроенными НМЛ. В
обычном NAS обмен данными происходит не на уровне блоков (секторов), как в случае DAS или SAN, а путем обеспечения файлового
доступа. Хотя при применении в современных NAS интерфейса iSCSI,
они стали способны передавать данные и на блочном уровне.
Основным преимуществом NAS является удобство интеграции
дополнительной системы хранения данных в существующие сети
(рис. 13.69).
Например, система NAS подключается к общей Ethernet-сети
организации, а взаимодействие с ней клиентских компьютеров обеспечивается протоколами доступа к файлам, работающим поверх
TCP/IP, например, NFS (Network File System) для UNIX-подобных
операционных систем или CIFS (Common Internet File System) для
Windows-платформ.
По сложности NAS-устройства различаются от простых, с одним портом Ethernet и двумя жесткими дисками в RAID 1, с доступом
к файлам по единственному протоколу CIFS, – до систем с сотнями
НЖМД и файловым доступом, который обеспечивается десятком спе-
284
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
циализированных серверов внутри NAS-системы. Объем хранимых
данных в NAS достигает сотен терабайт, количество внешних портов
Ethernet – нескольких десятков.
Клиенты LAN
LAN
СХД
...
Сервер
Рис. 13.69. Устройства хранения, подключаемые к сети (NAS)
NAS-устройства могут быть частью SAN-сети, не иметь собственных накопителей и предоставлять файловый доступ к данным,
находящимся на блочных устройствах хранения сети. Тем самым
формируется топология DAS, в которой NAS берет на себя функцию
мощного специализированного сервера, а SAN – устройства хранения
данных.
Управление NAS-системой обеспечивается встроенным webсервером или посредством консольного доступа. В процессе управления администратор сети устанавливает необходимую конфигурацию
RAID-массива, создает папки общего пользования с необходимыми
правами доступа для каждой группы пользователей, контролирует использование дискового пространства, осуществляет резервное копирование, восстановление данных и т. д.
Достоинства NAS-систем:
– быстрый файловый доступ в гетерогенной среде к данным
для многих клиентов одновременно (по протоколам TCP/IP, CIFS,
NFS, FTP, TFTP и другим);
– легкость обслуживания и гибкость администрирования
(за счет специализированной операционной системы, а также разграничения прав доступа к файлам);
285
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
– независимость доступа к данным в NAS от операционной системы и платформы клиентских машин.
Недостатки:
– конфликт с трафиком общей локальной сети;
– системой не обеспечивается криптозащита данных;
– применение методов шифрования данных снижает быстродействие процессора NAS и удорожает систему.
Сети хранения данных (SAN)
SAN (Storage Area Network) – сеть хранения данных, предназначенная для обмена информацией между серверами хранения данных и СХД, а также между самими СХД (рис. 13.70). Она представляет собой отдельную от основной сети организации сеть, в большинстве случаев на базе интерфейса Fibre Channel (FC).
В качестве внутреннего интерфейса SAN может использоваться более дешевый Internet SCSI (iSCSI).
Обмен данными между SAN и подключенными к ней серверами приложений происходит на блочном уровне, как и в DAS. Резервное копирование в рамках SAN осуществляется по той же инфраструктуре, что и работа с дисковыми СХД. Ленточные библиотеки
подключаются к FC- или Ethernet-коммутаторам (в iSCSI-SAN).
Устройствами, реализующими инфраструктуру SAN, являются
коммутаторы Fibre Channel (Fibre Channel switch), концентраторы
(Fibre Channel Hub) и маршрутизаторы (Fibre Channel-SCSI router).
Концентраторы объединяют устройства, работающие в режиме Fibre
Channel Arbitrated Loop (FC-AL), позволяя подключать и отключать
устройства без остановки системы. Коммутаторы не только соединяют устройства Fibre Channel, но и разграничивают доступ между
устройствами, для чего на них создаются так называемые зоны (Zone).
Устройства, помещенные в разные зоны, не могут обмениваться информацией друг с другом. Маршрутизаторы предназначены для подключения к сети хранения устройств, не оборудованных интерфейсами Fibre Channel, таких, как старые дисковые массивы и ленточные
библиотеки. Для выполнения процедур резервного копирования в
маршрутизаторы Fibre Channel-SCSI встроены механизмы переноса на
уровне блоков данных с дисков на ленту.
286
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Клиенты LAN
LAN
Сервер
Коммутатор
СХД
...
SAN
Коммутатор
Сервер
Рис. 13.70. Вариант структуры сети SAN
В примере структуры сети SAN (рис. 13.70) серверы имеют резервированные пути доступа. СХД оборудована 4 портами, которыми
она подключена в два коммутатора. Внутри СХД – два резервируемых
процессорных модуля, поэтому каждый коммутатор подключен и в
первый, и во второй процессорный модуль. Такая структура обеспечивает доступ к данным, находящимся на СХД, при выходе из строя
любого процессорного модуля, коммутатора или пути доступа. Если
из-за сбоя или ошибки администратора один из коммутационных блоков откажет, то второй будет функционировать, что повышает общую
надежность сети SAN.
Иллюстрация реализации сети SAN на основе центральных
и периферийных коммутаторов приведена на рис. 13.71 [27].
В SAN-сетях применяется технология виртуализации памяти.
Формальное определение виртуализации в трактовке Ассоциации
SNIA (Storage Network Industry Association) следующее [28]: «Виртуализация – это действие (act) по объединению нескольких устройств,
служб или функций внутренней составляющей инфрастуктуры (backend) с дополнительной внешней (front-end) функциональностью, обеспечивающее целесообразное абстрагирование от внутреннего устройства».
Обычно виртуализация позволяет скрыть от пользователя
внутренние сложности и сделать его работу удобнее. Примерами виртуализации является агрегация нескольких служб в одну или добавление средств безопасности в незащищенную службу. Виртуализация
может быть приложена или вложена в многоуровневые системы, то
287
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
есть с помощью виртуализации серверы могут использовать несколько жестких дисков или СХД (или их определенную емкость) как один
логический том.
Достоинства сети SAN:
– независимость топологии SAN от используемых СХД и серверов;
– централизованное хранение данных, обеспечивающее их сохранность и надежность;
– централизованное управление коммутацией и данными;
– отсутствие конфликта с трафиком локальной сети;
– высокое быстродействие и низкая латентность;
– масштабируемость и гибкость логической структуры SAN;
– возможность оперативного распределения ресурсов между
серверами SAN;
– высокая готовность и отказоустойчивость;
– простая схема резервного копирования (все данные находятся в рамках одной сети);
– наличие дополнительных возможностей и сервисов (мгновенные снимки, удаленная репликация и др.);
– высокая степень безопасности.
Недостаток:
– высокая стоимость компонентов сети.
288
Рис. 13.71. Пример реализации сети SAN на основе центральных
и периферийных коммутаторов
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
289
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Контрольные вопросы
1. Дайте определение и раскройте назначение процессора или
микропроцессора.
2. Что такое мультипроцессорная система?
3. Чем отличается однокристальный микропроцессор от секционного микропроцессора?
4. Что общего и в чем отличия скалярного от суперскалярного
процессора?
5. В чем осоебенности постороения и функционирования
мультискалярного процессора?
6. Дайте определение понятиям «скалярная команда», «векторная команда».
7. Что представляют собой микроархитектура и макроархитектура процессора?
8. Перечислите и раскройте содержание праметров микропроцессоров.
9. Что называется системой (набором) машинных команд и
какое влияние они оказывает на характеристики ЭВМ?
10. Перечислите набор машинных команд.
11. В чем заключается сущность системы мшинных команд
и интерфейса между аппаратным и программным обеспечением?
12. Представьте классификацию систем машинных команд.
13. Представьте классификацию систем машинных команд по
составу и сложности команд, месту хранения операндов.
14. Представьте вариант структуры компьютера с регистровой
архитектурой системы машинных команд.
15. Раскройте содержание основных операций процессора при
обработке машинной команды.
16. Перечислите и раскройте содержание компонентов машинных команд.
17. Перечислите и раскройте содержание этапов выполнения
машинных команд.
18. Дайте определение понятий: «вычисление адреса команды», «извлечение команды», «декодирование кода операции в команде», «вычисление адреса операнда», «извлечение операнда», «обр аботка данных (операция с данными)», «вычисление адреса операнда»,
«сохранение результата (запись операнда)», «проверка запроса прерывания», «прерывание».
19. Представьте диаграмму состояний основного цикла обработки команды.
20. В чем состоит основное содержание формата машинных
команд, и что он определеят?
290
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
21. Каков состав типового формата команды?
22. Что определяет операционная часть МК?
23. Представьте пример формата машинной команды
длиной 16 бит.
24. Как может быть представлен код операции при
выполнении МК?
25. Раскройте содержание типовых операций в системах машинных команд существующих моделей процессоров.
26. Чем оперируют машинные команды при обработке данных?
27. Раскройте содержание типов операндов.
28. Приведите примеры и раскройте содержание форматов
двухоперандных команд для микропроцессоров i8086 и Pentium II.
29. Сколько существует различных форматов команд для процессора i8086?
30. Каков состав машинных команд для процессора Pentium?
31. Чем объясняется значительное количество наборов команд
микропроцессора Pentium II сравнению с Intel 80x86?
32. Сколько и какие существуют группы микропроцессоров,
определяемые архитектурой системы машинных команд?
33. Раскройте содержание и дайте сравнительную характеристику микропроцессоров типа CISC (Complex Instruction Set Command) с полным набором системы команд, RISC (Redused Instruction
Set Command) с сокращенным набором системы команд, VLIW (Very
Length Instruction Word) со сверхбольшим командным словом, а также
перечислите их достоинства и недостатки.
34. Представьте сравнительную характеристику процессоров
CISC, RISC, VLIW по показателями: «формат команд», «структура
команд», «число команд», «число регистров», «доступ к памяти».
35. Представьте и объясните назначение, состав, функциональное назначение, принцип работы обобщенной структурной схемы
процессора и его компонентов.
36. Перечислите назначение и содержание функций регистров
процессора.
37. Какие существуют категории программно-доступных
регистров и каково их функциональное предназначение?
38. Перечислите основные типы и назначение регистров
управления и состояния.
39. Представьте и раскройте содержание обобщенной структуры микропроцессора.
40. Опишите структурную схему универсального микропроцессора i8086/8088.
291
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
41. Дайте определения понятий «очередь команд», «сегментный регистр», «указатель команд».
42. Дайте сравнительную характеристику программных моделей процессоров Intel Pentium 4 и Motorola MC68000.
43. Что определяет режим работы микропроцессора и какие
режимы работы существуют в миропроцессоре архитектуры IA-32?
44. Что такое реальный режим в миропроцессоре архитектуры
IA-32?
45. Что такое защищенный режим в миропроцессоре архитектуры IA-32?
46. Что такое режим виртуального процессора 8086 в миропроцессоре архитектуры IA-32?
47. Что такое режим системного управления миропроцессора
архитектуры IA-32?
48. Что представляет собой обобщенная модель функционирования ЦП?
49. Опишите
обобщенную
модель
функционирования
процессора.
50. Опишите процесс выполнения программы процессором.
51. Какова
последовательность
выполнения
команд
микропроцессором?
52. Опишите функциональнвю модель абстрактного процессора.
53. Почему в настоящее время на первое место по достижению
высокого быстродействия процессоров выходит фактор архитектуры
процессора?
54. Какие существуют технологии повышения производительности процессоров?
55. Раскройте содержание конвейерной обработки команд.
56. Приведите пример упрощенного представления двухпозиционного конвейера выполнения команд.
57. Как проходят команды без конвейерной обработки?
58. Почему при реальной конвейерной обработке существуют
различные временные задержки?
59. Раскройте соедержание шестиступенчатой конвейерной
обработки команд. Что такое такт конвейера?
60. Какие факторы оказывают влияние на эффективность
функционирования конвейера?
61. Объясните схему распределения этапов в конвейере
МП Pentium 4.
62. Что такое суперскалярные микропроцессоры, и как они
влияют на производительность ЭВМ?
63. Опишите состав и назначение основных компонентов суперскалярного МП.
292
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
64. Что такое кэш-память, каковы ее назначение и основные
характеристики?
65. Опишите процесс функционирования кэш-памяти.
66. Какие факторы влияют на эффективность использования
кэш-памяти в процессоре и иерархии запоминающих устройств?
67. Чем и как определяется объем кэш-памяти?
68. Какие существуют способы отображения оперативной памяти на кэш-память?
69. Какие существуют алгоритмы замещения заполненной кэшпамяти для помещения нового блока данных?
70. Какой алгоритм обеспечивает обновление строк в КЭШе?
71. Перечислите способы повышения пропускной способности
и уменьшения времени ожидания (латентности) кеша.
72. В чем сходство и отличие многоуровневой от одноуровневой кэш-памяти?
73. Дайте сравнительную оценку трехуровневой кэш-память
в процессоре компании AMD и кэш-памяти L4 в сервере IBM семейства xSeries 440
74. Раскройте содержание прогнозирования ветвлений или
предсказания переходов как способа борьбы с конфликтами по управлению вычислительным процессом.
75. Сравните способы статического и динамического прогнозирования в борьбе с конфликтами по управлению вычислительным
процессом.
76. В чем заключается особенность технологии спекулятивного
исполнения (предпочтительного выполнения) методов прогнозирования ветвления и анализа потока данных?
77. Представьте и объясните содержание архитектуры универсального суперскалярного микропроцессора.
78. Дайте характеристику существующим криптопроцессорам
и раскройте содержание архитектуры системы обработки сетевого
трафика и архитектуры криптосопроцессора модели 6500 компании
«Hifn».
79. Дайте характеристику процессоров общего назначения с
интегрированным блоком аппаратного ускорения стандартных криптографических алгоритмов, отечественных специализированных
шифрпроцессоров.
80. Каким критериям должна отвечать система памяти ЭВМ
пользователя?
81. Представьте содержание иерархии системы памяти ЭВМ.
82. Раскройте содержание иерархии запоминающих устройств.
83. Каково назначение и какие варианты классификации запоминающих устройств существуют?
293
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
84. Приведите
вариант
классификации
запоминающих
устройств.
85. Раскройте назначение внешнего ЗУ (ВЗУ, буферного ЗУ
(БЗУ).
86. В чем состоит сущность прямого, последовательного, произвольного, ассоциативного доступа к хранимой в ЗУ информации?
87. Какие существуют основные характеристики запоминающих устройств, в чем их содержание и каковы их критерии?
88. В чем заключается принцип действия основной памяти?
89. Как организуестя связь системы памяти с процессором?
90. Как определяется максимальная емкость памяти?
91. Как оперативное ЗУ связано микропроцессорным
комплектом ЭВМ ?
92. Представьте и раскройте содержание модели организации ОЗУ.
93. Каков принцип функционирования статического запоминающего устройства?
94. Какие виды статических ЗУ существуют и в чем заключаются их отличительные технологические особенности?
95. Раскройте содержание варианта структурной схемы
статического ЗУ.
96. Каков принцип функционирования динамических запоминающих устройств?
97. Представьте классификацию динамических ЗУ.
98. Раскройте содержание варианта функционирования структурной схемы динамического ЗУ.
99. Какие типы синхронной динамической памяти существуют,
в чем заключаются их особенности и каков принцип работы?
100. Каковы особенности синхронной динамической памяти
с удвоенной пропускной способностью DDR SDRAM?
101. В чем заключаются особенности синхронной динамической памяти DDR2 SDRAM, DDR3 SDRAM?
102. Дайте сравнительную характеристику типов памяти
SDRAM, DDR SDRAM, DDR2 SDRAM.
103. В чем заключаются особенности конструктивного исполнения модулей памяти DIP (Dual Inline Package), SIP (Single Inline
Package), SIMM (Single Inline Memory Module), DRAM SIMM, DIMM
(Dual Inline Memory Module), DDR DIMM, DDR2 DIMM, DDR3
DIMM, RDIMM (Registered DIMM), DDR SDRAM, FB-DIMM (Full
Buffered Dual Inline Memory Module), RIMM, RDRAM RIMM, SO
DIMM (Small Outline DIMM), Micro SO DIMM, SO RIMM, DDR SO
DIMM, DDR2 SO DIMM, DDR2 Micro SO DIMM, AIMM (AGP Inline
Memory Module), они же GPA Card (Graphics Performance Accelerator),
AIMM)?
294
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
104. Дайте краткую характеристику основной памяти.
105. В чем состоит назначение и особенности постоянных
запоминающих устройств?
106. Приведите классификацию постоянных запоминающих
устройств.
107. Каковы особенности организации блока ячеек флэш-памяти?
108. Каковы особенности, назначение и характеристики
накопителей ВЗУ?
109. Представьте вариант классификации накопителей ВЗУ.
110. Раскройте содержание принципа работы, дайте краткую
характеристику назначения и возможностей запоминающих устройств
на магнитных дисках
111. Что такое магнитный домен, каковы его характеристики?
112. Представьте схему конструктивного исполнения накопителя на магнитных дисках.
113. В чем заключается сущность физической организации
данных на магнитном носителе?
114. Что такое зонная запись?
115. В чем состоит сущность логической организации данных
на магнитном носителе?
116. Что такое кластер или единичный блок памяти?
117. Каковы особенности запоминающих устройств на твердотельной памяти?
118. Дайте характеристику запоминающим устройствам на
магнитных лентах и логической организации данных на них.
119. Каков физический принцип хранения и считывания информации с магнитооптических запоминающих устройств?
120. Раскройте принцип работы, особенности и характеристики оптических запоминающих устройств.
121. В чем заключается сущность физического принципа считывания информации с однократно записываемого оптического диска?
122. Дайте сранительную характеристику оптическим дискам:
CD (compact disk), CD-ROM (compact disk read-only memory), DVD
(digital video disk, digital versatile disk), CD-WORM (write-once, readmany), MOD (magneto-optical disk), CD-RW, DVD-RW, DVD+RW,
DVD-RAM (оптический перезаписываемый диск – rewritable optical disk).
123. Каковы основные параметры стандартного диска CDROM?
124. Как располагаются сектора на компакт-диске?
125. Раскройте содержание логической организации данных
DVD-диска.
126. Что такое кадр ECC DVD-диска?
295
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
127. Каково назначение и какие типы интерфейсов накопителей оптических дисков существуют и каковы их характеристики?
128. Представьте сравнительные характеристики запоминающих устройств.
129. Дайте определение и краткую хараетеристику системы
хранения данных (СХД),.
130. Дайте определение и краткую хараетеристику сети хранения данных, расскажите об их назначении.
131. Какие проблемы позволяют решать системы и сети хранения данных?
132. Что обеспечивает решение основных проблем при использовании систем и сетей хранения данных?
133. Какие инфраструктурные элементы играют важную
роль в СХД?
134. Из каких структурных элементов состоит система хранения данных?
135. Дайте характеристику RAID (Redundant Array of Independent
Disks) – массива независимых (или недорогих) дисков с избыточностью.
136. Какие цели преследует организация RAID-массива?
137. Какие существуют варианты реализация RAID-массива?
138. В чем заключается сущность шинно-ориентированной реализации RAID-массива?
139. Чем достигается повышение производительности и отказоустойчивости RAID-массива?
140. Представьте качественное соотношение характеристик
RAID различного уровня.
141. Дайте характеристику RAID уровней 0, 1, 2, 3, 4, 5, 6 ,7,
10, 30, 50, 51, 15, S, а также раскройте их содержание, достоинства
и недостатки.
142. Какова сущность организации массивов уровня 0 и 1 с использованием Matrix RAID?
143. Чем характеризуется вариант объединения нескольких
дисков JBOD?
144. Что такое ленточные библиотеки, и каковы их наиболее
важные характеристики?
145. В чем заключаются особенности и аналогия с RAID массивов RAIT (Redundant Arrays of Independent Tape) и библиотеки RAIL
(Redundant Arrays of Independent Libraries)?
146. Раскройте основное назначение и особенности системы
хранения прямого подключения DAS (Direct Attached Storage).
147. Каковы недостатки системы DAS?
148. Каково назначение системы хранения и в чем ее преимущество перед систой DAS?
296
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
149. Что обеспечивают сетевые системы NAS (Network Attached Storage) и SAN (Storage Area Network)?
150. В чем заключаются особенности, основное назнаначение,
преимущества, достоинства и недостатки устройств хранения, подключаемых к сети NAS (Network Attached Storage)?
151. Каково назначение сети хранения данных SAN (Storage
Area Network)?
152. Представьте вариант структуры сети SAN, раскройте
содержание и назначение резализующих ее элементов.
153. Какие технологии и элементы применяются в SAN-сетях
для организации ее структуры?
154. В чем состоят достоинства и недостатки сети SAN?
297
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
ЛИТЕРАТУРА
К разделу 1
1. Информатика: Концептуальные основы: учебник / под общ.
ред. С. В. Скрыля. – Орел: Изд-во «Орлик», 2007. – 372 с.
2. Теоретические основы информатики и информационная безопасность / В.А. Минаев, А.П. Фисун, В.Н. Саблин [и др.]; под ред. дров техн. наук, профессоров В. А. Минаева, В. Н. Саблина. – М.: Радио и связь, 2000. – 468 с.
3. Информатика и информационная безопасность: учеб. пособ.
/ под ред. В.А. Минаева, А.П. Фисуна. – Хабаровск: Дальневосточный
ЮИ, 2002 – 528 с.
4. Информатика. В 2 т. Том 1: Концептуальные основы: учебник / под общ. науч. ред. В.А. Минаева, А.П. Фисуна [и др.] 2-е изд.
расшир. и доп. – М.: Маросейка, 2008. – 464 с.
5. Информатика. В 2 т. Том 2: Средства и системы обработки
данных: учебник / под общ. науч. ред. В.А. Минаева, А.П. Фисуна,
С.В. Скрыля [и др.]. – 2-е изд., расшир. и доп. – М.: Маросейка, 2008.
– 544 с.
6. Фисун, А.П. Основы построения и перспективы развития аппаратных средств вычислительной техники: монография. В 2 т. / А.П.
Фисун, В.А. Минаев, Ю.В. Баранов [и др.]; под ред. д.т.н. А.П. Фисуна. – Орел, 2008. – 508 с.
К разделу 2
1. Цилькер, Б.Я. Организация ЭВМ и систем: учебник для вузов / Б.Я. Цилькер, С.А. Орлов. – СПб: Питер, 2004. – 668 с.
2. Хамахер, К. Организация ЭВМ / К. Хамахер, З. Вранешич,
С. Заки. – 5-е изд. – СПб.: Питер: Киев: Изд. группа BHV, 2003. – 848 с.
3. Каган, Б.М. Электронные вычислительные машины и системы: учебное пособие для вузов. – 3-е изд., перераб. и доп. – М.: Энергоатомиздат, 1991. – 552 с.
4. Пескова, С.А. Центральные и периферийные устройства
электронных вычислительных средств / С.А. Пескова, А.И. Гуров,
А.В. Кузин; под ред. О. П. Глудкина. – М.: Радио и связь, 2000. – 496 с.
5. Пятибратов, А.П. Вычислительные системы, сети и телекоммуникации: учебник / А.П. Пятибратов, Л.П. Гудыно, А.А. Кириченко; под ред. А.П. Пятибратова. – М.: Финансы и статистика, 1998.
– 400 с.
6. Бройдо, В.Л. Вычислительные системы, сети и телекоммуникации / В.Л. Бройдо. – СПб.: Питер, 2003. – 688 с.
298
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
7. Столингс, В. Структурная организация и архитектура компьютерных систем: пер. с англ. / В. Столингс. – 5-е изд. – М.: Изд. дом
«Вильямс», 2002. – 896 c.
8. Таненбаум, Э. Архитектура компьютера / Э. Таненбаум. –
СПб.: Питер, 2002. – 704 с.
9. Водяхо, А.И. Высокопроизводительные системы обработки
данных: учеб. пособ. для вузов / А.И. Водяхо, Н.Н. Горнец, Д.В. Пузанков. – М.: Высш. шк., 1997. – 304 с.
10. Воеводин, В.В. Параллельные вычисления / В.В. Воеводин,
Вл.В. Воеводин. – СПб.: БХВ-Петербург, 2002. – 608 с.
11. Мураховский, В.И. Устройство компьютера / В.И. Мураховский; под ред. C. В. Симоновича. – М.: АСТ-ПРЕСС КНИГА, 2003.
– 640 с.
12. Гук, М. Аппаратные средства IBM PC: энциклопедия /
М. Гук. – 2-е изд. – СПб.: Питер, 2002. – 928 с.
13. Гук, М. Аппаратные интерфейсы ПК: энциклопедия / М.
Гук. – СПб.: Питер, 2002. – 528 с.
14. Мюллер, С. Модернизация и ремонт ПК: пер. с англ. /
С. Мюллер. – 14-е изд.: – М.: Изд. дом «Вильямс», 2003. – 1184 с.
15. Колесниченко, О.В. Аппаратные средства PC / О.В. Колесниченко, И.В. Шишигин. – 4-е изд., перераб. и доп. – СПб.: БХВПетербург, 2002. – 1024 с.
16. Бигелоу, С. Устройство и ремонт персонального компьютера. Кн. 2: пер. с англ. / С. Бигелоу. – М.: ООО «Бином-Пресс», 2004. –
912 с.
17. Одинцов, И. Профессиональное программирование. Системный подход [Электронный ресурс] / И Одинцов. – Режим доступа:
http://lib.aswl.ru/ books/ methodology/ programming/index.htm. –
31.05.2004 г.
18. Виртуальный компьютерный музей // Проект Эдуарда
Пройдакова [Электронный ресурс]. – Режим доступа: www.computermuseum.ru. – 25.06.2003 г.
19. Малиновский, Б.Н. История вычислительной техники в лицах /
Б.Н. Малиновский. – Киев.: фирма «КИТ», ПТОО «А. С. К.», 1995. – 384 с.
20. Бурцев, В.С. Новые принципы организации вычислительных процессов высокого параллелизма. Методы и средства обработки
информации / В.С. Бурцев; под ред. Л. Н. Королева // Труды первой
Всероссийской научной конференции. – М.: Издательский отдел факультета вычислительной математики и кибернетики МГУ им. М. В.
Ломоносова, 2003. – 579 с.
21. Очерки по истории советской вычислительной техники
и школ программирования // Открытые системы [Электронный ре-
299
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
сурс]. – Режим доступа: http:// www.osp.ru/ museum/ index.htm. –
09.11.2004 г.
22. Музей истории отечественных компьютеров [Электронный
ресурс]. – Режим доступа: http:// www.uic.bashedu.ru/ konkurs/ tarhov/
russian/ index-r.htm. – 07.06.2005 г.
23. Смирнов, А.Д. Из истории развития аналоговых вычислительных машин в России [Электронный ресурс] / А.Д. Смирнов, Г.М.
Петров. – Режим доступа: http:// www.computer-museum.ru/ histussr/
avm.htm. – 25.06.2003 г.
24. Беляков, В.Г. Аналоговые машины, разработанные в
НИИСчетмаше [Электронный ресурс] / В.Г. Беляков. – Режим доступа: http:// www.computer-museum.ru/ histussr/ avmniism.htm. – 25.06.2003
г.
25. Максимов, Н.В. Архитектура ЭВМ и вычислительных систем: учебник / Н.В. Максимов, Т.Л. Партыка, И.И. Попов. – М.: ФОРУМ: ИНФРА-М, 2005. – 512 с.
26. Шелихов, А.А. Вычислительные машины: справочник /
А.А. Шелихов, Ю.П. Селиванов; под ред. В. В. Пржиялковского. – 2-е
изд., перераб. и доп. – М.: Энергия, 1978. – 224 c.
27. Пржиялковский, В.В. Исторический обзор семейства ЕС ЭВМ
[Электронный ресурс] / В.В. Пржиялковский. – Режим доступа: http://
www.computer-museum.ru/ histussr/ es_hist.htm. – 25.06.2003 г.
28. Кузьминский, М. Микроархитектура Itanium / М. Кузьминский // Открытые системы. – 2001. – № 9.
29. Першиков, В.И. Толковый словарь по информатике / В.И.
Першиков, В.М. Савинков. – М.: Финансы и статистика, 1991. – 543 с.
30. Толковый словарь по вычислительным системам: пер. с
англ. А.К. Белоцкого [и др.]; под ред. Е.К. Масловского / под ред. В.
Иллингуорта [и др.] – М.: Машиностроение, 1991. – 560 с.
31. Якубайтис, Э.А. Информационные сети и системы. Справочная книга / Э.А. Якубайтис. – М: Финансы и статистика, 1996. –
368 с.
32. Бушуев, С.Н. Теоретические основы создания информационно-технических систем / С.Н. Бушуев, А.С. Осадчий, В.М. Фролов.
– СПб.: ВАС, 1998. – 404 с.
33. Воройский, Ф.С. Систематизированный толковый словарь
по информатике / Ф.С. Воройский. – М.: Либерея, 1998. – 376 с. –
(Вводный курс по информатике и вычислительной технике в терминах).
34. Лопатников, Л.И. Экономико-математический словарь /
Л.И. Лопатников. – М.: Наука, 1987. – 510 с.
35. Сергей Алексеевич Лебедев. К 100-летию со дня рождения
основоположника отечественной электронной вычислительной техни-
300
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
ки / отв. ред. В. С. Бурцев; состав. Ю. Н. Никольская, А. Н. Томилин,
Ю. В. Никитин, Н. С. Лебедева. – М.: ФИЗМАТЛИТ, 2002. –
440 с.
36. Chronology of Events in the History of Microcomputers [Электронный ресурс]. – Режим доступа: http:// www.microprocessor.sscc.ru/
comphist/ comp1971.htm. – 31.05.2005 г.
37. Булгак, В.Б. Теория и проектирование управляющих систем
электросвязи: учеб. для вузов / В.Б. Булгак, Э.В. Евреинов, И.А. Мамзелев. – М.: Радио и связь, 1995. – 384 с.
38. Корнеев, В.В. Современные микропроцессоры / В.В. Корнеев, А.В. Киселев. – 3-е изд., перераб. и доп. – СПб.: БХВ-Петербург,
2003. – 448 с.
39. Seth Lloyd, Ultimate Physical limits to computations / Nature,
V. 406, August, 31, 2000. – http://arxiv.org/abs/quantph/0110141.
40. Иванченко, В. Понять климат / В. Иванченко // Компьютера. – 2001. – № 35 (412).
41. Романов, Ю. Оценка по физподготовке / Ю. Романов //
Компьютера. – 2005. – № 25–26 (597–598).
42. Мельников, В.В. Защита информации в компьютерных системах / В.В. Мельников. – М.: Финансы и статистика, 1997. – 368 с.
43. Основы информационной безопасности: учебник / В.А.
Минаев, С.В. Скрыль, А.П. Фисун [и др.]. – Воронеж: Воронежский
институт МВД России, 2000. – 464 с.
44. Безопасность ведомственных информационно – телекоммуникационных систем / А.А. Гетманцев, В.А. Липатников, А.М.
Плотников, Е.Г. Сапаев. – ВАС, 1997. – 200 с.
45. Теоретические основы информатики и информационная
безопасность / В.А. Минаев, А.П. Фисун, В.Н. Саблин [и др.]; под ред.
д-ров техн. наук, проф. В. А. Минаева, В. Н. Саблина. – М.: Радио и
связь, 2000. – 468 с.
46. Вычислительные машины, системы и сети: учебник / А.П.
Пятибратов, С.Н. Беляев, Г.М. Козырева [и др.]; под ред. проф. А.П.
Пятибратова. – М.: Финансы и статистика, 1991. – 400 с.
47. Нечай О. Blue Gene/L: новая «звезда» среди суперкомпьютеров [Электронный ресурс]. – Режим доступа: http://www.terralab.ru/
/system/38081/. – 28.03.2005 г.
48. Барский, А.Б. Архитектура параллельных вычислительных
систем: учеб. пособ. / А.Б. Барский. – М. : МИИТ, 2000. – 171 с.
49. Основы построения и перспективы развития аппаратных
средств вычислительной техники: монография. В 2 т. / А.П. Фисун,
В.А. Минаев, Ю.В. Баранов [и др.]; под ред. д.т.н. А.П. Фисуна. –
Орел: ОрелГТУ, 2008.– 5080 с.
301
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
К разделу 3
1. Цилькер, Б.Я. Организация ЭВМ и систем: учебник для вузов / Б. Я. Цилькер, С. А. Орлов. – СПб : Питер, 2004. – 668 с.
2. Столингс, В. Структурная организация и архитектура компьютерных систем: пер. с англ. / В. Столингс. – 5-е изд.,– М. : Изд.
дом «Вильямс», 2002. – 896 с.
3. Майоров, С.А. Введение в микроЭВМ / С.А. Майоров, В.В.
Кириллов, А.А. Приблуда. – Л.: Машиностроение: Ленинградское отдние, 1988. – 304 с.
4. Корнеев, В.В. Современные микропроцессоры / В.В. Корнеев, А.В. Киселев. – 3-е изд., перераб. и доп. – СПб.: БХВ-Петербург,
2003. – 448 с.
5. Баранов, И.Ю. Аппаратные средства вычислительной техники. Функциональная и структурная организация ЭВМ : пособие /
И. Ю. Баранов. – Орел : Академия ФСО, 2006. – 132 с.
6. Пескова, С.А. Центральные и периферийные устройства
электронных вычислительных средств / С. А. Пескова, А. И. Гуров,
А. В. Кузин; под ред. О. П. Глудкина. – М. : Радио и связь, 2000. – 496
с.
7. Перспективы развития вычислительной техники: справочное
пособие. В 11 кн. Кн. 7: Полупроводниковые запоминающие устройства / А.Б. Акинфеев, В.И. Миронцев, Г.Д. Софийский, В.В. Цыркин;
под ред. Ю.М. Смирнова. – М.: Высш. шк., 1989. – 160 с.
8. Чепурной, В.Г. Устройства хранения информации / В.Г. Чепурной. – СПб. : BHV Санкт-Петербург, 1998. – 208 с.
9. Бройдо, В.Л. Архитектура ЭВМ и систем : учебник для вузов
/ В. Л. Бройдо, О. П. Ильина. – СПб. : Питер, 2006. – 718 с.
10. Бройдо, В. Л. Вычислительные системы, сети и телекоммуникации / В. Л. Бройдо. – СПб. : Питер, 2003. – 688 с.
11. Хамахер, К. Организация ЭВМ / К. Хамахер, З. Вранешич,
С. Заки. – 5-е изд. – СПб.: Питер. Киев: Изд. группа BHV, 2003. – 848 с.
12. Мюллер, С. Модернизация и ремонт ПК: пер. с англ. /
С. Мюллер. – 16-е изд. – М.: Изд. дом «Вильямс», 2006. – 1328 с.
13. Ревич, Ю. Полюсы магнита / Ю. Ревич // Домашний компьютер. – 2007. – № 7. – С. 34 – 41.
14. Гук, М. Аппаратные средства IBM PC: энциклопедия / М.
Гук. – 2-е изд. – СПб.: Питер, 2002. – 928 с.
15. Копейкин, М. В. Организация ЭВМ и систем: учеб. пособие
/ М. В. Копейкин, В. В. Спиридонов, Е. О. Шумова. – СПб.: СЗТУ,
2004. – 153 с. – (Память ЭВМ).
302
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
16. Чеканов, Д. Blu-ray против HD-DVD : современное состояние [Электронный ресурс] / Д. Чеканов. – Режим доступа:
www.THG.ru. – 07.02.2007 г.
17. Мюллер, С. Модернизация и ремонт ПК: пер. с англ. /
С. Мюллер. – 17-е изд. – М. : ООО «Вильямс», 2007. – 1360 с.
(+147 с. на CD).
18. Гук, М. Аппаратные средства IBM PC: энциклопедия /
М. Гук. – 3-е изд. – СПб. : Питер, 2006. – 1072 с.
19. Системы хранения данных // Upgrade – новый уровень ваших компьютеров. – 2006. – № 3 (28). – С. 46 – 56.
20. Базовые технологии в системах хранения данных // Upgrade
– новый уровень ваших компьютеров. – 2005. – № 4 (23). – С. 2 – 7.
21. Сюртуков, И. Современные системы хранения данных /
И. Сюртуков // http://www.ferra.ru/online/storage/26178/. – 06.12.2005 г.
22. Bianca Schroeder. Disk failures in the real world: What does an
MTTF of 1,000,000 hours mean to you? / Schroeder Bianca, A. Gibson
Garth // www.usenix.org/events/fast07/tech/schroeder/schroeder.html. –
05.03.2007 г.
23. Радаев, А. Подробное знакомство с RAID-массивами /
А. Радаев // http://www.ferra.ru/online/storage/26107/. – 26.10.2005 г.
24. Индустриальные твердотельные накопители информации
для тяжелых условий эксплуатации // ООО «ТС-СКН», НПО «Техника-Сервис» (TS Computers). – www.ts.ru. – 10.03.2007 г.
25. Карнаух, П. NAS для вас / П. Карнаух // Открытые системы.
– 2002. – № 4. – http://www.osp.ru/os/2002/04/. – 20.04.2002 г.
26. Голубев, Д. Сети хранения / Д. Голубев // Открытые системы. – 2003. – № 3. – http://www.osp.ru/. – 20.03.2003 г.
27. Голубев, Д. Сети хранения данных (SAN) / Д. Голубев,
А. Лобанов // Jet info online, 2002. – № 9 (112). – http://www.jetinfo.ru/
/2002/9/1/article1.9.2002.html.
28. Черняк, Л. Виртуализация систем хранения / Л. Черняк //
Открытые системы. – 2002. – № 4. – http://www.osp.ru/os/2002/04/. –
20.04.2002 г.
29. Овсянников, В. RAID: от принципов функционирования до
реальных систем / В. Овсянников // http://www.epos.kiev.ua/pubs/nk/. –
27.07.1999 г.
30. Карабуто, А. IDF 2004 : ядреные процессоры / А. Карабуто
// Компьютерра. – 2004. – № 35 (559). – С. 22.
31. Пятибратов, А.П. Вычислительные системы, сети и телекоммуникации : учебник / А. П. Пятибратов, Л. П. Гудыно, А. А. Кириченко. – М. : Финансы и статистика, 1998.
303
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
32. Беседин, Д. Первый взгляд на DDR3. Изучаем новое поколение памяти DDR SDRAM, теоретически и практически / Д. Беседин
// http://www.ixbt.com/ mainboard/ddr3-rmma.shtml. – 15.05.2007 г.
33. Лень, М. Registered DIMM: основные моменты / М. Лень //
http://www.ixbt.com/ mainboard/registered-dimm.shtml. – 30.07.2002 г.
34. Схемотехника электронных систем. Микропроцессоры
и микроконтроллеры / В. И. Бойко, А. Н. Гуржий, В. Я. Жуйков
[и др.]. – СПб.: БХВ-Петербург, 2004. – 464 с.
35. Озеров, С. Архитектура процессоров. CISC и RISC / С. Озеров // http://www.terralab.ru/system/235190. – 25.10.2005 г.
36. Таненбаум, Э. Архитектура компьютера / Э. Таненбаум. –
5-е изд. – СПб. : Питер, 2007. – 844 с.
37. Крейгон, Х. Архитектура компьютеров и ее реализация /
Х. Крейгон. – М. : Мир, 2004. – 416 с.
38. Попов, М. Один – хорошо, а два – лучше / М. Попов //
http://offline. computerra.ru/offline/2002/452/18920. – 15.07.2002 г.
39. Кузьминский, М. Дорога к высоким частотам / М. Кузьминский // Открытые системы. – 2001. – № 2. – С. 8 – 14. –
http://www.osp.ru /os/2001/02/179917.
40. Борзенко, А. Технологии мэйнфреймов в серверах стандартной архитектуры / А. Борзенко // Платформы и технологии. –
2005. – № 7. – http://www.bytemag.ru/?ID=603769. – 15.10.2007 г.
41. Шматок, А. Аппаратные ускорители на базе ПЛИС / А.
Шматок // Современная электроника. – 2007. – № 6. – С. 74 – 77.
42. Романец, Ю.В. Защита информации в компьютерных системах и сетях / Ю. В. Романец, П. А. Тимофеев, В. Ф. Шаньгин. – М. :
Радио и связь, 2001. – 376 с.
43. Зубинский, А. Аппаратные средства криптографии /
А. Зубинский // http://itsfor.narod.ru/ index.htm. – 28.01.1999 г.
44. Озеров, С. Технологии компьютерной безопасности / С.
Озеров. Ч. 4: AMD Alchemy Au1550 – алхимия сетевой защиты //
http://www.terralab.ru/system/ 32758. – 23.03.2004 г.
45. Юров, В.Ю. Assembler : учебник для вузов / В. Ю. Юров. –
2-е изд. – СПб. : Питер, 2003. – 637 с.
46. Карабуто, А. Отладка кристаллов микросхем / А. Карабуто
// Компьютерра. – 2004. – № 37 (561). – С. 22.
47. Применение микропроцессора NM6403 для эмуляции
нейронных сетей / П. А. Шевченко [и др.] // Нейрокомпьютеры и их
применение. – М.: ИПУ РАН, 1999. – С. 81 – 90.
48. Комарцова, Л.Г. Нейрокомпьютеры / Л.Г. Комаров, А.В.
Максимов. – М.: Изд-во МГТУ им. Н. Э. Баумана, 2004. – 400 с.
49. Сергей Алексеевич Лебедев. К 100-летию со дня рождения
основоположника отечественной электронной вычислительной техни-
304
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
ки / отв. ред. В.С. Бурцев; состав.: Ю.Н. Никольская, А.Н. Томилин,
Ю.В. Никитин, Н. С. Лебедева. – М. : ФИЗМАТЛИТ, 2002. – 440 с.
50. Основы построения и перспективы развития аппаратных
средств вычислительной техники: монография. В 2 т. / А.П. Фисун,
В.А. Минаев, Ю.В. Баранов [и др.]; под ред. д.т.н. А.П. Фисуна. –
Орел: ОрелГТУ, 2008. – 508 с.
К разделу 4
1. Цилькер, Б.Я. Организация ЭВМ и систем: учеб. для вузов /
Б.Я. Цилькер, С.А. Орлов. – СПб. : Питер, 2004. – 668 с.
2. Столингс, В. Структурная организация и архитектура компьютерных систем: пер. с англ. / В. Столингс. – 5-е изд. – М. : Изд.
дом «Вильямс», 2002. – 896 с.
3. Баранов, И. Ю. Аппаратные средства вычислительной техники. Функциональная и структурная организация ЭВМ : пособие. –
Орел : Академия ФСО, 2006. – 132 с.
4. Пескова, С.А. Центральные и периферийные устройства
электронных вычислительных средств / С.А. Пескова, А.И. Гуров,
А.В. Кузин; под ред. О.П. Глудкина. – М. : Радио и связь, 2000. – 496
с.
5. Акулов, О.А. Информатика : базовый курс: учеб. пособие /
О.А. Акулов, Н.В. Медведев. – 2-е изд., испр. и доп. – М.: Омега-Л,
2005. – 552 с.
6. Бройдо, В.Л. Архитектура ЭВМ и систем: учебник для вузов
/ В.Л. Бройдо, О.П. Ильина. – СПб.: Питер, 2006. – 718 с.
7. Таненбаум, Э. Архитектура компьютера / Э. Таненбаум. – 5е изд. – СПб. : Питер, 2007. – 844 с. –(+CD)
8. Хамахер, К. Организация ЭВМ / К. Хамахер, З. Вранешич,
С. Заки. – 5-е изд. – СПб.: Питер: Киев: Изд. группа BHV, 2003. – 848 с.
9. Мячев, А.А. Интерфейсы средств вычислительной техники:
энциклопедический справочник / А.А. Маячев. – М.: Радио и связь,
1993. – 352 с.
10. Мюллер, С. Модернизация и ремонт ПК: пер. с англ /
С. Мюллер. – 17-е издание. – М. : ООО «И. Д. Вильямс», 2007. – 1360
с. – (+147 с. на CD).
11. Гук, М. Аппаратные средства IBM PC: энциклопедия / М.
Гук. – 3-е изд. – СПб.: Питер, 2006. – 1072 с.
12. Якубайтис, Э.А. Информационные сети и системы: справочная книга / Э.А. Якубайтис. – М. : Финансы и статистика, 1996. – 368
с.
305
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
13. Каган, Б. М. Электронные вычислительные машины и системы: учеб. пособие для вузов / Б.М. Каган. – 2-е изд., перераб. и доп.
– М. : Энергоатомиздат, 1985. – 552 с.
14. Лапин, А.А. Интерфейсы. Выбор и реализация / А.А. Лапин. – М. : Техносфера, 2005. – 168 с.
15. Крейгон, Х. Архитектура компьютеров и ее реализация / Х.
Крейган. – М. : Мир, 2004. – 416 с.
16. Мячев, А.А. Интерфейсы систем обработки данных / А.А.
Мячев, В.Н. Степанов, В.К. Щербо. – М. : Радио и связь, 1989. – 416 с.
17. Мячев, А.А. Мини- микроЭВМ систем обработки информации: справочник / А.А. Мячев. – М. : Энергоатомиздат, 1991. – 304
с.
18. Ершова, Н.И. Организация вычислительных систем / Н.И.
Ершова, А.В. Соловьев // Интернет-Университет Информационных
Технологий. – http://www.intuit.ru.
19. AMD-762™ System Controller Software/BIOS Design Guide //
Preliminary Information, Publication # 24462 Rev: D. – Advanced Micro
Devices, 2002. – p. 274.
20. AMD-766TM Peripheral Bus Controller Data Sheet // Preliminary Information, Publication # 23167B. – Advanced Micro Devices, 2001.
– p. 96.
21. Эйнджел, Э. Интерактивная компьютерная графика. Вводный курс на базе OpenGL: пер. с англ. / Э. Эйнджел. – 2-е изд., – М.:
Изд. дом «Вильямс», 2001. – 592 с.
22. Цилькер, Б.Я. Организация ЭВМ и систем : учебник для вузов / Б. Я. Цилькер, С. А. Орлов. – СПб : Питер, 2004. – 668 с.
23. Столингс, В. Структурная организация и архитектура компьютерных систем: пер. с англ. / В. Столингс. – 5-е изд., – М.: Изд. дом «Вильямс», 2002. – 896 с.
24. Корнеев, В. В. Современные микропроцессоры / В.В. Корнеев,
А.В. Киселев. – 3-е изд., перераб. и доп. – СПб.: БХВ-Петербург, 2003. – 448 с.
25. Пескова, С.А. Центральные и периферийные устройства электронных вычислительных средств / С.А. Пескова, А.И. Гуров, А.В. Кузин;
под ред. О. П. Глудкина. – М. : Радио и связь, 2000. – 496 с.
26. Чепурной, В.Г. Устройства хранения информации / В.Г. Чепурной. – СПб. : BHV Санкт-Петербург, 1998. – 208 с.
27. Бройдо, В. Л. Архитектура ЭВМ и систем : учебник для вузов /
В. Л. Бройдо, О. П. Ильина. – СПб. : Питер, 2006. – 718 с.
28. Хамахер, К. Организация ЭВМ / К. Хамахер, З. Вранешич, С. Заки. – 5-е изд. – СПб. : Питер; Киев : Изд. группа BHV, 2003. – 848 с.
29. Мюллер, С. Модернизация и ремонт ПК: пер. с англ. / С. Мюллер.
– 16-е изд. – М.: Изд. дом «Вильямс», 2006. – 1328 с.
306
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
30. Ревич, Ю. Полюсы магнита / Ю. Ревич // Домашний компьютер. –
2007. – № 7. – С. 34 – 41.
31. Гук, М. Аппаратные средства IBM PC: энциклопедия /
М. Гук. – 2-е изд. – СПб.: Питер, 2002. – 928 с.
32. Копейкин, М. В. Организация ЭВМ и систем: учеб. пособие /
М.В. Копейкин, В.В. Спиридонов, Е.О. Шумова. – СПб.: СЗТУ, 2004. – 153 с.
– (Память ЭВМ).
33. Малиновский, Б.Н. История вычислительной техники в лицах /
Б.Н. Малиновский. – Киев.: фирма «КИТ», ПТОО «А. С. К.», 1995. – 384 с. –
http://lib.ru/ MEMUARY/ MALINOWSKIJ. – 15.06.2003 г.
34. Воеводин, В.В. Параллельные вычисления / В. В. Воеводин,
Вл. В. Воеводин. – СПб.: БХВ-Петербург, 2002. – 608 с.
35. Максимов, Н.В. Архитектура ЭВМ и вычислительных систем:
учебник / Н.В. Максимов, Т.Л. Партыка, И.И. Попов. – М.: ФОРУМ: ИНФРА-М, 2005. – 512 с.
36. Пятибратов, А.П. Вычислительные системы, сети и телекоммуникации: учебник / А.П. Пятибратов, Л.П. Гудыно, А.А. Кириченко; под ред.
А.П. Пятибратова. – М.: Финансы и статистика, 1998. – 400 с.
37. Колесниченко, О.В. Аппаратные средства PC / О.В. Колесниченко, И.В. Шишигин. – 4-е изд., перераб. и доп. – СПб.: БХВ-Петербург, 2002. –
1024 с.
38. Мюллер, С. Модернизация и ремонт ПК: пер. с англ. /
С. Мюллер. – 17-е изд. – М. : ООО «И. Д. Вильямс», 2007. – 1360 с.
39. Бигелоу, С. Устройство и ремонт персонального компьютера.
Аппаратная платформа и основные компоненты: пер. с англ. /
С. Бигелоу. – 2-е изд. – М. : ООО «Бином-Пресс», 2005. – 976 с.
40. Мураховский, В. И. Железо ПК. Новые возможности /
В.И. Мураховский. – СПб. : Питер, 2005. – 592 с.
41. Дигитайзеры. – http://www.nstor.ru/ru/catalog/50/3374.html.
42. http://julivi.com/index.php?do=news&action=show&id=7.
43. Дигитайзеры. – http://www.comtense.ru/idx.htm.
44. http://www.immersion.com/digitizer.
45. Красновский, Д. Как правильно выбрать дигитайзер /
Д. Красновский. – http://www.sovets.ru/select/933.htm. – 14.01.2007.
46. Гармаев, Б. Мануальное воздействие: технологии сенсорных
экранов / Б. Гармаев. – http://www.terralab.ru/input/37214/. – 27.12.2004.
47. http:// http://julivi.com/index.php?do=news&action=show&id=7.
48. Анатомия сканера: взгляд изнутри. – http://www.fcenter.ru/
/online.shtml?articles/hardware/scanners/8074. – 09.12.2003
49. Анатомия Сканеров. – http://www.morepc.ru/scanner/anatomes.html.
307
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
50. Михайлов, В. Видеокамеры. От телевизионной камеры к видеокамере // В. Михайлов, П. Шурбелев. – http://rus.625-net.ru/625/
/2000/09/r1.htm.
51. Гультяев, С.Д. Выбор видеокамеры: пособие для начинающих
[Электронный ресурс] / С.Д. Гультяев. – Режим доступа:
http://www.ixbt.com/divideo/camera-choice.shtml. – 01.08.2006.
52. Бесхлебный, И. Твердотельные сенсоры изображения: как получается цвет [Электронный ресурс] / И. Бесхлебный. – Режим Доступа:
http://www.ixbt.com/dig Спектрофотометры и спектроденситометры. –
http://www.calculate.ru/book-accprint-7.html – 29.06.2004.
53. Спектрофотометры и спектроденситометры [Электронный ресурс]. – Режим доступа: http://www.calculate. ru/book-accprint-7.html.
54. Новые спектроденситометры Techkon SpectroDens // КомпьюАрт.
– 2004. – № 9.
55. Волошин, О. Зверь, именуемый мышь / О. Волошин // Компьютера. – 2008. – № 7 (723). – С. 67 – 69.
56. Волошин, О. В одно касание / О. Волошин // Компьютера. 2008. –
№ 7 (723). – С. 73 – 75.
57. Как устроена видеокарта. – http://www.prestiz.com.ua/cvideo/
/Kak_ust-roena_videokarta/.
58. Берилло, А. Руководство покупателя видеокарты. Версия 1.2 от
29.02.2008. – http://www.ixbt.com/video3/guide.shtml. – 20.02.2008.
59. Адинец, А. В. О системе программирования вычислений общего
назначения на графических процессорах / А.В. Адинец, Н.А. Сахарных //
Численные методы, параллельные вычисления и информационные технологии: сборник научных трудов; под ред. Вл. В. Воеводина, Е. Е. Тыртышникова. – М.: Изд-во. Московского ун-та. – 2008. – С. 25 – 52.
60. Ерохин, А. Мониторы [Электронный ресурс] / А. Ерохин. – Режим доступа: http://www.computerra.ru/special/2003/7/24786/. – 16.04.2003.
61. Мураховский, В.И. Устройство компьютера / В.И. Мураховский;
под ред. С.В. Симоновича. – М. : «АСТ-ПРЕСС КНИГА», 2003. – 640 с.
62. Сокольников, А. Матрица: эволюция [Электронный ресурс] / А.
Сокольников.
–
Режим
доступа:
http://www.computerra.ru/
offline/2005/582/37932/. – 15.3.2005.
63. Битые пикселы [Электронный ресурс]. – Режим доступа:
http://www.nix.ru.
64. Мультимедийные проекторы: базовые технологии. – http://
/pcsystems.by/ catalogue/projector/typs/c83a51c59eb4dfba.html.
65. Интерактивные системы. – http://www.viking.ru/info/intersys.htm.
66. Усенков, Д.Ю. Как потратить миллион? – http://www.smart
board.ru/ view_s321_mid_r321_1176115618.htm.
67. Рогожкин, И. Интерактивные доски изнутри. – http://
/www.pcmag.ru/ solutions/detail.php?ID=10895.
308
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
68. Шлем виртуальной реальности [Электронный ресурс]. – Режим
доступа: http://www.emagin.ru
69. Пятибратов, А.П. Вычислительные системы, сети и телекоммуникации: учебник. – А.П. Пятибратов, Л.П. Гудыно, А.А. Кириченко; под ред.
А.П. Пятибратова. – М.: Финансы и статистика, 1998. – 400 с.
70. Даймбахер, Ф. Высокопроизводительные вычисления в нефтяной
индустрии. Трехмерная визуализация / Ф. Даймбахер // Нефтяное хозяйство.
– 2002. – № 2. – С. 12 – 15.
71. Основы построения и перспективы развития аппаратных средств
вычислительной техники: монография. В 2 т. / А.П. Фисун, В.А. Минаев,
Ю.В. Баранов [и др.]; под ред. д.т.н. А.П. Фисуна. – Орел: ОрелГТУ, 2008. –
508 с.
К разделу 5
1. Кобаяси, Н. Введение в нанотехнологию: пер. с японск. /
Н. Кобаяси. – 2-е изд. – М.: БИНОМ: Лаборатория знаний, – 2008. –
134 с.
2. Щука, А.А. Наноэлектроника / А.А. Щука – СПб.: БХВПетербург, 2008. – 752 с.
3. Форстер, Л. Нанотехнологии. Наука, инновации и возможности / Л. Форстер – М.: Техносфера, 2008. – 352 с.
4. Головин, Ю.И. Введение в нанотехнику. / Ю.И. Головин –
М.: Машиностроение, 2007. – 496 с.
5. NNN nanonewsnet.ru [Электронный ресурс] // Сайт о нанотехнологиях
№
1
в
России
–
Режим
доступа:
http://www.nanonewsnet.ru.
6. Центр нанотехнологий Росатома [Электронный ресурс] /
Сайт Центра Нанотехнологий Росатома – Режим доступа:
http://www.nanoportal.ru.
7. Нано Дайджест [Электронный ресурс] / Интернет-журнал
нанотехнологиях. – Режим доступа: http://www.nanonewsnet.ru/articles/
/2008/ttp://nanodigest.ru.
8. Нано-сеть: новое слово в гибкой электронике [Электронный
ресурс] / Nanonewsnet, опубликовано Валентиной Свидиненко. – Режим доступа: http://www.nanonewsnet.ru/articles/2008/nano-set-novoeslovo-v-gibkoi-elektronike.
9. Нанотрубчатая электроника становится гибкой [Электронный ресурс] / Nanonewsnet, опубликовано Валентиной Свидиненко
[Режим
доступа:
http://www.nanonewsnet.ru/news/2008/nanotrubochnaya-elektronikastanovitsya-gibkoi].
309
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
10. Создан первый в мире чип с наносенсорами [Электронный
ресурс] / Nanonewsnet, опубликовано Валентиной Свидиненко [Режим
доступа: http://www.nanonewsnet.ru/articles/2008/sozdan-pervyi-v-mirechip-s-integrirovannymi-nanosensorami].
11. Зарождение мезоскопических магнитных структур локальным лазерным воздействием /А.С. Логинов, А. В. Николаев, В. Н.
Онищук, П. А. Поляков // Письма в ЖЭТФ. – № 86. – 2007. – 124 с.
12. Основы построения и перспективы развития аппаратных
средств вычислительной техники: монография. В 2 т. / А.П. Фисун,
В.А. Минаев, Ю.В. Баранов [и др.]; под ред. д.т.н. А.П. Фисуна. –
Орел: ОрелГТУ, 2008. – 508 с.
13. Создан новый тип нанопамяти [Электронный ресурс] /
Nanonewsnet опубликовано В. Свидиненко. –http://www.nanonewsnet.ru/news/2007/novyi-tip-nano-pamyati-sozdan- uchenymi-iz-taivanya].
14. IBM открыла молекулярным компьютерам зеленый свет
[Электронный ресурс] / Nanonewsnet, опубликовано В. Свидиненко. –
Режим доступа: http://www.nanonewsnet.ru/articles/2007/ibm-otkrylamolekulyarnym-kompyuteram-zelenyi-svet].
15. NOKIA и Кембриджский универсистет представили концепт нанотехнологического устройства [Электронный ресурс] /
Nanonewsnet, опубликовано В. Свидиненко. – Режим доступа:
http://www.nanonewsnet.ru/news/2008/nokia-i-kembridzhskii-universitetpredstavili-kontsept-nanotekhnologicheskogo-ustroistva.
16. Управление доменной структурой [Электронный ресурс] /
Nanonewsnet, опубликовано В. Свидиненко. – Режим доступа:
http://www.nanonewsnet.ru/articles/2008/elektroshok-dlya-magnitnykhdomenov-upravlenie-domennoi-strukturoi-s-pomoshchyu-elektr].
310
Copyright ОАО «ЦКБ «БИБКОМ» & ООО «Aгентство Kнига-Cервис»
Учебное издание
Минаев Владимир Александрович
Фисун Александр Павлович
Зернов Владимир Алексеевич
Еременко Владимир Тарасович
Константинов Игорь Сергеевич
Коськин Александр Васильевич
Белевская Юлия Александровна
Дворянкин Сергей Владимирович
АППАРАТНЫЕ СРЕДСТВА
ВЫЧИСЛИТЕЛЬНОЙ ТЕХНИКИ
Учебник
Редактор Г.В. Карпушина
Технический редактор Д.В. Агарков
Государственное образовательное учреждение
высшего профессионального образования
Орловский государственный технический университет
Лицензия ИД №00670 от 05.01.2000 г.
Подписано к печати 31.08.2009 г. Формат 60х84 1/16.
Усл. печ. л. 30,4. Тираж 1000 экз.
Заказ № 06/11п 1
Отпечатано с готового оригинал-макета
на полиграфической базе ОрелГТУ,
302030, г. Орел, ул. Московская, 65.
311
1/--страниц
Пожаловаться на содержимое документа