close

Вход

Забыли?

вход по аккаунту

?

76.Юдина Н. Ю. Вычислительные машины системы и сети (учебное пособие)

код для вставкиСкачать
Министерство образования и науки Российской Федерации
Федеральное государственное бюджетное образовательное учреждение
высшего профессионального образования
«Воронежская государственная лесотехническая академия»
Н.Ю. Юдина
ВЫЧИСЛИТЕЛЬНЫЕ МАШИНЫ, СИСТЕМЫ И СЕТИ
Учебное пособие
Воронеж 2015
1
Министерство образования и науки Российской Федерации
Федеральное государственное бюджетное образовательное учреждение
высшего профессионального образования
«Воронежская государственная лесотехническая академия»
Н.Ю. Юдина
ВЫЧИСЛИТЕЛЬНЫЕ МАШИНЫ, СИСТЕМЫ И СЕТИ
Учебное пособие
Воронеж 2015
2
УДК 004.38(075)
Ю16
Печатается по решению учебно-методического совета
ФГБОУ ВПО «ВГЛТА» (протокол № 3 от 14 ноября 2014 г.)
Рецензенты: кафедра туризма и естественно-математических наук
Филиала ФГБОУ ВПО «Российский государственный
социальный университет» в г. Воронеже;
заведующий кафедрой электротехники и информатики
ФГБОУ ВПО Воронежский ГАУ д-р техн. наук,
проф. Д.Н. Афоничев
Юдина, Н. Ю.
Ю16 Вычислительные машины, системы и сети [Текст] : учебное пособие /
Н. Ю. Юдина ; М-во образования и науки РФ ; ФГБОУ ВПО «ВГЛТА». –
Воронеж, 2015. – 219 с.
ISBN 978-5-7994-0671-4 (в обл.)
В учебном пособии даны представления о принципах построения, структуре и
архитектурных особенностях современных ЭВМ. Приводится классификация ЭВМ по
функциональному назначению, особенностям реализации с использованием современной
элементной базы.
Учебное пособие предназначено для студентов по направлениям подготовки
бакалавра 220700 – Автоматизация технологических процессов и производств,
190600 – Эксплуатация транспортно-технологических машин и комплексов, может быть
использовано при обучении слушателей по соответствующим программам дополнительного
профессионального образования.
УДК 004.38(075)
© Юдина Н. Ю., 2015
ISBN 978-5-7994-0671-4
© ФГБОУ ВПО «Воронежская государственная
лесотехническая академия», 2015
3
Оглавление ВВЕДЕНИЕ ........................................................................................................................... 7
Глава 1. Принципы построения вычислительных машин ......................................... 8
1.1 Факторы, определяющие принципы организации ЭВМ ............................... 8
1.2 Области применения ВТ и основные типы ЭВМ .......................................... 18
1.2.1 ЭВМ общего назначения............................................................................... 19
1.2.2 Малые ЭВМ .................................................................................................... 20
1.2.3. Микропроцессоры и МИКРО-ЭВМ ............................................................ 21
1.3. Принцип действия ЭВМ .................................................................................... 22
1.4. Аппаратные и программные средства реализации алгоритмов ............... 24
ГЛАВА 2. ЛОГИЧЕСКИЕ ОСНОВЫ ПОСТРОЕНИЯ КОМПЬЮТЕРА .............. 28
2.1. Элементы алгебры логики, основные теоремы булевой алгебры и
логические функции ......................................................................................... 28
2.2. Условные обозначения логических элементов и их схемотехническая
реализация на дискретных элементах........................................................... 31
2.3. Базовый элемент транзисторно-транзисторной логики ............................. 37
2.4. Элементы последовательностной логики, триггеры ................................... 41
2.5. Синтез цифровых схем. Переход от таблицы истинности логического
устройства к структурной формуле и схеме цифрового устройства.
Преобразование логических функций........................................................... 48
2.6. Цифровые устройства – дешифратор, мультиплексор .............................. 53
Глава 3. ОРГАНИЗАЦИЯ СИСТЕМ ПАМЯТИ.......................................................... 57
3.1. Характеристики и классификация запоминающих устройств. Иерархия
систем памяти .................................................................................................... 57
3.2. Организация адресной памяти ......................................................................... 61
3.3. Безадресная стековая память ........................................................................... 64
3.4. Ассоциативная память ....................................................................................... 66
3.5. Системы памяти с расслоением ....................................................................... 68
3.6. Понятие о виртуальной памяти ....................................................................... 70
Глава 4. ОРГАНИЗАЦИЯ ПРОЦЕССОРОВ................................................................ 75
4.1. Основные характеристики процессора .......................................................... 75
4.2. Структура типового процессора ...................................................................... 76
4.2. Логическая организация процессора общего назначения .......................... 81
4.3. Операционные устройства процессоров......................................................... 83
4.3.1. Операционные устройства процедурного типа и с жесткой структурой.
Понятие об I-процессорах и M-процессорах ............................................ 83
4.3.2. Блочные операционные устройства ............................................................ 86
4.3.3. Конвейерные операционные устройства .................................................... 86
4
4.4. Архитектура системы команд. RISC и CISC процессоры .......................... 90
4.5. Устройства управления процессоров .............................................................. 92
4.5.1 Назначение и классификация устройств управления ................................ 92
4.5.2 Архитектура простого RISC - процессора .................................................. 93
4.5.3 Конвейер команд............................................................................................ 97
4.5.4 Суперскалярные архитектуры .................................................................... 102
4.5.5 Процессоры с длинным командным словом (VLIW). .............................. 103
Глава 5. ОРГАНИЗАЦИЯ ВВОДА-ВЫВОДА ............................................................ 104
5.1 Назначение и состав системы ввода-вывода. ............................................... 107
5.2. Структуры систем ввода-вывода. .................................................................. 111
5.3 Основные режимы ввода-вывода. .................................................................. 113
5.4 Основные принципы организации передачи информации в
вычислительных системах. ........................................................................... 117
Глава 6. ПАРАЛЛЕЛЬНЫЕ ВЫЧИСЛИТЕЛЬНЫЕ СИСТЕМЫ ........................ 118
6.1. Классификация параллельных ВС................................................................ 118
6.2 Параллельные вычислительные системы типа SIMD. Векторные ВС. . 121
6.3 Понятие о систолических структурах и алгоритмах .................................. 124
6.4 Масштабируемые параллельные системы МКМД. .................................... 126
6.5 Потоковые вычислительные системы .......................................................... 130
Глава 7.ОБЩИЕ СВЕДЕНИЯ О ВЫЧИСЛИТЕЛЬНЫХ СЕТЯХ ........................ 131
7.1. Назначение вычислительных сетей .............................................................. 131
7.2. Локальные и глобальные сети ....................................................................... 133
7.3. Пакет как основная единица информации в ВС ........................................ 134
7.4. Переключение соединений .............................................................................. 134
7.5. Способы организации передачи данных между ПК. .................................. 136
7.6. Основные характеристики ВС. ...................................................................... 137
Глава
8.
ПРИНЦИПЫ
ФУНКЦИОНИРОВАНИЯ
ЛОКАЛЬНЫХ
ВЫЧИСЛИТЕЛЬНЫХ СЕТЕЙ .................................................................................... 138
8.1. Основные компоненты и типы ЛВС ............................................................. 138
8.2. Одноранговые сети ........................................................................................... 139
8.3. Сети на основе сервера ..................................................................................... 140
8.4. Комбинированные сети .................................................................................... 143
Глава 9. КОМПАНОВКА ЛОКАЛЬНЫХ ВЫЧИСЛИТЕЛЬНЫХ СЕТЕЙ ........ 145
9.1. Понятие топологии сети и базовые топологии............................................ 145
9.2. Топология типа «шина» ................................................................................... 145
9.3. Топология типа «звезда» .................................................................................. 147
9.4. Топология типа «кольцо» ................................................................................ 149
9.5. Комбинированные топологии......................................................................... 150
9.6. Сравнительные характеристики топологий. .............................................. 151
5
9.7. Методы доступа ................................................................................................. 152
ГЛАВА 10. ФИЗИЧЕСКАЯ СРЕДА ПЕРЕДАЧИ ДАННЫХ ................................. 158 10.1. Типы линий связи ........................................................................................... 159 10.2. Аппаратура линий связи................................................................................ 163 10.3. Плата сетевого адаптера (СА)....................................................................... 163 ГЛАВА 11. ПЕРЕДАЧА ДАННЫХ НА ФИЗИЧЕСКОМ И КАНАЛЬНОМ
УРОВНЯХ.......................................................................................................................... 165 11.1. Аналоговая модуляция ................................................................................ 165 11.2. Методы аналоговой модуляции ................................................................. 166 11.3. Цифровое кодирование .................................................................................. 166 ГЛАВА 12. БЕСПРОВОДНЫЕ СЕТИ ......................................................................... 169 12.1. Типы и компоненты беспроводных сетей .................................................. 169 12.2. Передача «точка-точка» ................................................................................ 170 12.3. Локальные вычислительные сети (беспроводные ЛВС) ........................ 171 12.3.1. Инфракрасные и лазерные беспроводные ЛВС..................................... 171 12.3.2. Беспроводные ЛВС с радиопередачей данных ...................................... 172 12.4. Мобильные сети .............................................................................................. 173 Глава 13. ФУНКЦИОНИРОВАНИЕ СЕТИ ............................................................... 175 13.1. Базовая эталонная модель архитектуры сети ........................................... 175 13.2. Основные функции уровней модели OSI ................................................... 177 13.3. Назначение протоколов ................................................................................. 181 13.4. Работа протоколов .......................................................................................... 182 13.5. Основные типы протоколов ......................................................................... 183 13.6. Передача данных по сети ............................................................................... 186 Глава 14. СЕТЕВЫЕ АРХИТЕКТУРЫ ....................................................................... 187 14.1. Ethernet ............................................................................................................. .187 14.1.1. Стандарт 10BaseT ..................................................................................... 188 14.1.2. Стандарт 10Base2 ...................................................................................... 189 14.1.3. Стандарт 10Base5 ...................................................................................... 190 14.1.4. Стандарт 10BaseFL ................................................................................... 190 14.1.5. Стандарт 100BaseX Ethernet .................................................................... 191 14.1.6. Сегментация сети ...................................................................................... 192 14.2. Сетевые архитектуры ArcNet и ArcNet Plus .............................................. 192 14.3. Token Ring (Маркерное кольцо) ................................................................... 194 14.3.1. Аппаратные компоненты ......................................................................... 194 14.3.2. Мониторинг системы ............................................................................... 195 14.4. FDDI - распределенный волоконно-оптический интерфейс передачи
данных................................................................................................................ 196 6
14.4.1. Общие характеристики............................................................................. 196 14.4.2. Топология и аппаратные компоненты .................................................... 197 14.4.3. Мониторинг системы ............................................................................... 198 14.4.4. Области применения FDDI ...................................................................... 199 Глава 15. РАСШИРЕНИЕ ЛОКАЛЬНЫХ СЕТЕЙ .................................................. 200 15.1. Причины расширения ЛВС и используемые для этого устройства ..... 200 15.2. Репитеры ........................................................................................................... 200 15.3. Мосты ................................................................................................................ 201 15.3.1. Принципы работы мостов ........................................................................ 201 15.3.2. Назначение мостов ................................................................................... 203 15.4. Маршрутизаторы ............................................................................................ 204 15.4.1. Принцип работы маршрутизатора .......................................................... 204 15.4.2. Типы маршрутизаторов и их отличие от мостов ................................... 205 15.5. Шлюзы............................................................................................................... 206 Глава 16. УДАЛЕННЫЙ ДОСТУП К РЕСУРСАМ СЕТЕЙ................................... 207 16.1. Модемы.............................................................................................................. 207 16.2. Типы модемов .................................................................................................. 208 16.2.1. Асинхронные модемы .............................................................................. 208 16.2.2. Синхронные модемы ................................................................................ 209 16.3. Линии связи, используемые модемами....................................................... 210 16.4. Методы удаленного доступа .......................................................................... 211 16.4.1 Схемы доступа ........................................................................................... 212 16.4.2 Доступ компьютер-сеть............................................................................. 213 16.4.3 Удаленный доступ через промежуточную сеть...................................... 213 16.4.4 Технологии хDSL....................................................................................... 214 16.5. Совместное использование модемов ........................................................... 216 БИБЛИОГРАФИЧЕСКИЙ СПИСОК………………………………...…………217
7
ВВЕДЕНИЕ
В учебном пособии по дисциплине "Вычислительные машины, системы и
сети" рассматриваются принципы построения вычислительных машин, их
структура, архитектура и функциональные возможности на основе управления
многоуровневыми вычислительными процессами. Приводится классификация
вычислительных машин по различным критериям, даются методики оценки
производительности процессоров.
Излагаются современные архитектурные решения и способы акселерации
производительности процессоров для вычислительных машин фоннеймановского типа.
Обсуждаются типовые решения по организации и управлению иерархической памятью ЭВМ, рассматриваются принципы использования системных
ресурсов на основе событийного управления многозадачностью с учетом привилегий различных категорий пользователей.
Рассматриваются структура, функции и особенности реализации современных микропроцессоров и микроконтроллеров – структурной основы ЭВМ –
и дается прогноз их развития.
8
Глава 1. Принципы построения вычислительных машин
1.1. Факторы, определяющие принципы организации ЭВМ
Определяющее влияние на внутреннюю организацию ЭВМ оказывают
два фактора – назначение ЭВМ и элементная база.
Влияние элементной базы. В ЭВМ используется исключительно двоично-кодированная форма представления информации. Пример: двоичная и десятичная арифметика – отличаются как небо и земля в смысле сложности алгоритмов операций и, как следствие, сложности устройств, реализующих эти операции. Более простой пример: триггер как элемент хранения двоичной цифры и
элемент с десятью устойчивыми состояниями как элемент хранения десятичной
цифры (существенно сложнее и дороже триггера). При использовании двоичнокодированной формы существенно возрастает надёжность элементов и ЭВМ в
целом.
Назначение ЭВМ. Из определения ЭВМ (автоматизация обработки информации на основе алгоритмов) следует, что принципы организации ЭВМ неизбежно должны зависеть от свойств алгоритмов. Наиболее существенное
влияние на организацию ЭВМ оказывают следующие три свойства алгоритмов.
1. Детерминированность (однозначность) вычислительных процессов,
порождаемых алгоритмами.
2. При описании алгоритмов используется конечный набор элементарных
операций.
3. Дискретное представление информации, с которой оперируют алгоритмы
Детерминированность процессов – это основное свойство алгоритмов,
которое позволило Джону фон Нейману использовать алгоритм как основу, источник управления процессом вычислений, процессом обработки информации
в ЭВМ.
А именно: алгоритм представляется в форме программы, вводится в память машины и используется для управления вычислительным процессом (отсюда, кстати, потребность в “армии” программистов).
Конечный набор элементарных операций – отсюда вытекает, что и аппаратура ЭBM должна выполнять конечный набор сравнительно простых операций: сложение, вычитание, умножение, деление и др. Следовательно,
F={+,−,×,/,...} - список машинных операций конечен и сравнительно прост.
9
Дискретное представление информации, с которой оперируют алгоритмы. Из этого свойства следует, что информация в ЭВМ представляется исключительно в дискретной форме — числовой, символьной, в форме логических значений. Причём, с учётом фактора элементной базы – не просто числовой, символьной и т.д., а ещё и в двоично-кодированной форме.
Анализируя сказанное, можно сформулировать принципы построения и
функционирования современных ЭВМ в виде нескольких основных тезисов.
Впервые их сформулировал Джон фон Нейман в 1945 году под названием
“Принципы программного управления ЭВМ”. В популярном изложении их
можно сформулировать следующим образом:
1. Принцип двоичного кодирования. Электронные машины должны работать не в десятичной, а в двоичной системе счисления.
Информация, подлежащая обработке с помощью ЭВМ, кодируется в двоичной форме и разделяется на единицы информации – слова. Слово – это совокупность двоичных элементов a1, a2, ..., ak, где ai ∈{0,1}, k=8,16,32,64, k=const.
2. Принцип программного управления. Из него следует, что программа
состоит из набора команд, которые выполняются процессором автоматически
друг за другом в определенной последовательности. Выборка программы из
памяти осуществляется с помощью счетчика команд. Этот регистр процессора
(небольшой элемент памяти) последовательно увеличивает хранимый в нем адрес очередной команды на длину команды. А так как команды программы расположены в памяти друг за другом, то тем самым организуется выборка цепочки команд из последовательно расположенных ячеек памяти. Если же нужно
после выполнения команды перейти не к следующей, а к какой-то другой, то
используются команды условного или безусловного переходов, которые заносят в счетчик команд номер ячейки памяти, содержащей следующую команду.
Выборка команд из памяти прекращается после достижения и выполнения команды «стоп» или «End». Таким образом, процессор исполняет команду автоматически без вмешательства человека.
3. Принцип хранимой программы. В процессе решения задачи программа ее исполнения должна размещаться в запоминающем устройстве машины,
обладающем высокой скоростью выборки и записи.
4. Принцип однородности памяти и однотипности представления
чисел и команд. Программа, так же как и числа, которыми оперирует машина,
записывается в двоичном коде. Таким образом, по форме представления команды и числа однотипны, а это дает возможность машине исполнять операции,
10
как над числами, так и над командами программы. Например, программа в процессе своего выполнения может подвергнуться переработке, что позволяет задавать самой программе правила получения некоторых ее частей (так в программе организуется выполнение циклов и подпрограмм). Более того, команды
одной программы могут быть получены как результат исполнения другой команды. На этом принципе основаны методы трансляции – перевода текста одной программы с языка программирования высокого уровня на язык конкретной машины.
5. Принцип иерархичности памяти. Трудности реализации единого
быстродействующего запоминающего устройства требует иерархического построения памяти. Должно быть, по крайней мере, два уровня иерархии: основная память и внешняя память.
6. Принцип адресности основной памяти. Основная память должна состоять из пронумерованных ячеек, каждая из которых доступна программе в
любой момент времени по ее адресу или присвоенному ей имени (имя ячейке
присваивается в программе, и соответственно этому имени адрес должен храниться в основной памяти на протяжении всего времени выполнения программы).
Структура ЭВМ, согласно принципам согласно принципам Неймана содержит основные четыре компонента: устройство управления, память, арифметико-логическое устройство и устройства ввода-вывода (УВВ).
Информация, с которой работает ЭВМ, делится на два типа:
o
набор команд по обработке (программы);
o
данные подлежащие обработке.
Руководит обработкой устройство управления (УУ) которого выбирает
команды из ОЗУ (основная память) и организует их выполнение, а арифметико-
11
логическое устройство (АЛУ) проводит арифметические и логические операции над данными.
Перед обработкой слова информации (исходные данные) размещаются в
ячейках памяти ЭВМ. Ячейка памяти – это место хранения одного слова информации. Ячейки памяти нумеруются. Номер ячейки памяти называют адресом.
Алгоритм обработки информации представляется в виде последовательности управляющих слов – т.н. команд. Каждая команда предписывает аппаратуре ЭВМ тип выполняемой операции, т.е. указывает аппаратуре что делать.
Кроме того, команда, в случае необходимости, указывает и местоположение
операндов в памяти машины путём указания адреса ячейки. Алгоритм, представленный в терминах команд, называют программой.
Команды, как и данные, кодируются в двоичной форме и располагаются в
ячейках памяти ЭВМ.
Основная особенность ЭВМ, работающих по принципу программного
управления, – универсальность. Универсальность ЭВМ вытекает из анализа
сформулированных фон Нейманом принципов программного управления:
функция ЭВМ задаётся программой, введённой в память ЭВМ, а не аппаратурой ЭВМ. Аппаратура ЭВМ может выполнять только операции из списка машинных операций. Именно программа определяет тот порядок, в котором операции должны выполняться для решения задачи (именно программа обеспечивает аранжировку операций). Таким образом, замена программы в памяти легко
приводит к изменению функций ЭВМ, реализуемых аппаратурой ЭВМ. Универсальность – это, несомненно, основное достоинство ЭВМ.
Недостатки фон Неймановских машин. Свойство универсальности является и основным недостатком! Почему? Дело в том, что для решения задачи алгоритм разрабатывается человеком и в форме программы загружается в память
ЭВМ. Именно программа и несёт в себе всю необходимую для решения задачи
информацию. Если человек допустил ошибку, то решение будет неверным. Аппаратура ЭВМ лишь быстро и надёжно (т.е. без собственных ошибок) реализует ее. Следовательно, аппаратура ЭВМ не обладает интеллектом и не может
быть помощником человеку при решении интеллектуальных задач, например,
при разработке новых алгоритмов.
В связи с этим недостатком уже много лет актуальной является задача
пересмотра классических принципов построения ЭВМ и поиск более рацио-
12
нальных. Переход к новым принципам организации ЭВМ специалисты связывают с появлением машин пятого поколения.
В 30-х годах правительство США поручило Гарвардскому и Принстонскому университетам разработать архитектуру ЭВМ для военно-морской артиллерии. И в конце 1930-х годов в Гарвардском университете Говардом Эйкеном была разработана архитектура, называемая по имени этого университета.
Однако победила разработка Принстонского университета (более известная как
архитектура фон Неймана, названная так по имени разработчика, первым предоставившего отчет об архитектуре), так как она была проще в реализации.
Гарвардская архитектура использовалась советским учёным А.И. Китовым в
ВЦ-1 МО СССР (первый вычислительный центр Министерства обороны
СССР).
Отличительными признаками Гарвардской архитектуры являются:
1. Хранилище инструкций и хранилище данных представляют собой разные физические устройства.
2. Канал инструкций и канал данных также физически разделены.
Классическая гарвардская архитектура
Типичные операции (сложение и умножение) требуют от любого вычислительного устройства нескольких действий:
выборку двух операндов;
выбор инструкции и её выполнение;
сохранение результата.
Идея, реализованная Эйкеном, заключалась в физическом разделении линий передачи команд и данных. В первом компьютере Эйкена «Марк I» для
хранения инструкций использовалась перфорированная лента, а для работы с
данными – электромеханические регистры. Это позволяло одновременно пересылать и обрабатывать команды и данные, благодаря чему значительно повышалось общее быстродействие компьютера.
В Гарвардской архитектуре характеристики устройств памяти для инструкций и памяти для данных не обязательно должны быть одинаковыми. В частности, ширина слова, тактирование, технология реализации и структура адресов памяти могут различаться. В некоторых системах инструкции могут храниться в памяти только для чтения, в то время как для сохранения данных
обычно требуется память с возможностью чтения и записи. В некоторых системах требуется значительно больше памяти для инструкций, чем памяти для
данных, поскольку данные обычно могут подгружаться с внешней или более
13
медленной памяти. Такая потребность увеличивает битность (ширину) шины
адреса памяти инструкций по сравнению с шиной адреса памяти данных.
Отличие от архитектуры фон Неймана
В чистой архитектуре фон Неймана процессор одномоментно может либо
читать инструкцию, либо читать/записывать единицу данных из/в памяти. То и
другое не может происходить одновременно, поскольку инструкции и данные
используют одну и ту же системную шину.
А в компьютере с использованием гарвардской архитектуры процессор
может читать инструкции и выполнять доступ к памяти данных в то же самое
время, даже без кэш-памяти. Таким образом, компьютер с гарвардской архитектурой может быть быстрее (при определенной сложности схемы), поскольку
доставка инструкций и доступ к данным не претендуют на один и тот же канал
памяти.
Также машина гарвардской архитектуры имеет различные адресные пространства для команд и данных. Так, нулевой адрес инструкций – это не то же
самое, что и нулевой адрес данных. Нулевой адрес инструкций может определяться двадцатичетырехбитным значением, в то время как нулевой адрес данных может выглядеть как восьмибитный байт, который не являются частью
этого двадцатичетырехбитного значения.
Модифицированная гарвардская архитектура
Соответствующая схема реализации доступа к памяти имеет один очевидный недостаток – высокую стоимость. При разделении каналов передачи
команд и данных на кристалле процессора последний должен иметь почти
вдвое больше выводов, так как шина адреса и шина данных составляют основную часть выводов микропроцессора. Способом решения этой проблемы стала
идея использовать общие шину данных и шину адреса для всех внешних данных, а внутри процессора использовать шину данных, шину команд и две шины
адреса. Такую концепцию стали называть модифицированной Гарвардской архитектурой.
Такой подход применяется в современных сигнальных процессорах. Ещё
дальше по пути уменьшения стоимости пошли при создании однокристалльных
ЭВМ – микроконтроллеров. В них одна шина команд и данных применяется и
внутри кристалла.
Разделение шин в модифицированной Гарвардской структуре осуществляется при помощи раздельных управляющих сигналов: чтения, записи или выбора области памяти.
14
Расширенная гарвардская архитектура
Часто требуется выбрать три составляющие: два операнда и инструкцию
(в алгоритмах цифровой обработки сигналов это наиболее распространенная
задача в БПФ (Быстрое преобразование Фурье (БПФ, FFT) – алгоритм быстрого
вычисления дискретного преобразования Фурье (ДПФ). То есть, алгоритм вычисления за количество действий, меньшее чем, требуемых для прямого (по
формуле) вычисления ДПФ. Иногда под БПФ понимается один из быстрых алгоритмов, называемый алгоритмом прореживания по частоте/времени или алгоритмом по основанию 2, и КИХ (Фильтр с конечной импульсной характеристикой (Нерекурсивный фильтр, КИХ-фильтр) или FIR-фильтр (FIR сокр. от
finite impulse response – конечная импульсная характеристика) – один из видов
линейных цифровых фильтров, характерной особенностью которого является
ограниченность по времени его импульсной характеристики (с какого-то момента времени она становится точно равной нулю). Такой фильтр называют
ещё нерекурсивным из-за отсутствия обратной связи. Знаменатель передаточной функции такого фильтра – некая константа), БИХ (Фильтр с бесконечной
импульсной характеристикой (Рекурсивный фильтр, БИХ-фильтр) или IIRфильтр (IIR сокр. от infinite impulse response – бесконечная импульсная характеристика) – линейный электронный фильтр, использующий один или более
своих выходов в качестве входа, то есть образует обратную связь. Основным
свойством таких фильтров является то, что их импульсная переходная характеристика имеет бесконечную длину во временной области, а передаточная
функция имеет дробно-рациональный вид. Такие фильтры могут быть как аналоговыми, так и цифровыми. Примерами БИХ-фильтров являются фильтр Чебышева, фильтр Баттерворта, Фильтр Калмана и фильтр Бесселя.) Для этого
существует кэш-память. В ней может храниться инструкция – следовательно,
обе шины остаются свободными и появляется возможность передать два операнда одновременно. Использование кэш-памяти вместе с разделёнными шинами получило название «Super Harvard Architecture» («SHARC») – расширенная Гарвардская архитектура.
Примером могут служить процессоры «Analog Devices»: ADSP-21xx –
модифицированная Гарвардская Архитектура, ADSP-21xxx(SHARC) – расширенная Гарвардская Архитектура.
Ниже приведен пример вычисления модуля спектра действительного массива чисел на основе реализации быстрого преобразования Фурье, написанный
на C++ :
15
// AVal - массив анализируемых данных, Nvl – длина массива должна
быть кратна степени 2.
// FTvl - массив полученных значений, Nft - длина массива должна быть
равна Nvl.
const double TwoPi = 6.283185307179586;
void FFTAnalysis(double *AVal, double *FTvl, int Nvl, int Nft) {
int i, j, n, m, Mmax, Istp;
double Tmpr, Tmpi, Wtmp, Theta;
double Wpr, Wpi, Wr, Wi;
double *Tmvl;
n = Nvl * 2; Tmvl = new double[n];
for (i = 0; i < Nvl; i++) {
j = i * 2; Tmvl[j] = 0; Tmvl[j+1] = AVal[i];
}
i = 1; j = 1;
while (i < n) {
if (j > i) {
Tmpr = Tmvl[i]; Tmvl[i] = Tmvl[j]; Tmvl[j] = Tmpr;
Tmpr = Tmvl[i+1]; Tmvl[i+1] = Tmvl[j+1]; Tmvl[j+1] = Tmpr;
}
i = i + 2; m = Nvl;
while ((m >= 2) && (j > m)) {
j = j - m; m = m >> 1;
}
j = j + m;
}
Mmax = 2;
while (n > Mmax) {
Theta = -TwoPi / Mmax; Wpi = Sin(Theta);
Wtmp = Sin(Theta / 2); Wpr = Wtmp * Wtmp * 2;
Istp = Mmax * 2; Wr = 1; Wi = 0; m = 1;
while (m < Mmax) {
i = m; m = m + 2; Tmpr = Wr; Tmpi = Wi;
Wr = Wr - Tmpr * Wpr - Tmpi * Wpi;
Wi = Wi + Tmpr * Wpi - Tmpi * Wpr;
while (i < n) {
16
j = i + Mmax;
Tmpr = Wr * Tmvl[j] - Wi * Tmvl[j-1];
Tmpi = Wi * Tmvl[j] + Wr * Tmvl[j-1];
Tmvl[j] = Tmvl[i] - Tmpr; Tmvl[j-1] = Tmvl[i-1] - Tmpi;
Tmvl[i] = Tmvl[i] + Tmpr; Tmvl[i-1] = Tmvl[i-1] + Tmpi;
i = i + Istp;
}
}
Mmax = Istp;
}
for (i = 0; i < Nft; i++) {
j = i * 2; FTvl[Nft - i - 1] = Sqrt(Sqr(Tmvl[j]) + Sqr(Tmvl[j+1]));
}
delete []Tmvl;
}
Пример реализации на Delphi:
// AVal - массив анализируемых данных, Nvl - длина массива, должна
быть кратна степени 2.
// FTvl - массив полученных значений, Nft - длина массива, должна быть
равна Nvl / 2 или меньше.
type
TArrayValues = array of Double;
const
TwoPi = 6.283185307179586;
procedure FFTAnalysis(var AVal, FTvl: TArrayValues; Nvl, Nft: Integer);
var
i, j, n, m, Mmax, Istp: Integer;
Tmpr, Tmpi, Wtmp, Theta: Double;
Wpr, Wpi, Wr, Wi: Double;
Tmvl: TArrayValues;
begin
n:= Nvl * 2; SetLength(Tmvl, n);
for i:= 0 to Nvl-1 do begin
j:= i * 2; Tmvl[j]:= 0; Tmvl[j+1]:= AVal[i];
end;
i:= 1; j:= 1;
17
while i < n do begin
if j > i then begin
Tmpr:= Tmvl[i]; Tmvl[i]:= Tmvl[j]; Tmvl[j]:= Tmpr;
Tmpr:= Tmvl[i+1]; Tmvl[i+1]:= Tmvl[j+1]; Tmvl[j+1]:= Tmpr;
end;
i:= i + 2; m:= Nvl;
while (m >= 2) and (j > m) do begin
j:= j - m; m:= m div 2;
end;
j:= j + m;
end;
Mmax:= 2;
while n > Mmax do begin
Theta:= -TwoPi / Mmax; Wpi:= Sin(Theta);
Wtmp:= Sin(Theta / 2); Wpr:= Wtmp * Wtmp * 2;
Istp:= Mmax * 2; Wr:= 1; Wi:= 0; m:= 1;
while m < Mmax do begin
i:= m; m:= m + 2; Tmpr:= Wr; Tmpi:= Wi;
Wr:= Wr - Tmpr * Wpr - Tmpi * Wpi;
Wi:= Wi + Tmpr * Wpi - Tmpi * Wpr;
while i < n do begin
j:= i + Mmax;
Tmpr:= Wr * Tmvl[j] - Wi * Tmvl[j-1];
Tmpi:= Wi * Tmvl[j] + Wr * Tmvl[j-1];
Tmvl[j]:= Tmvl[i] - Tmpr; Tmvl[j-1]:= Tmvl[i-1] - Tmpi;
Tmvl[i]:= Tmvl[i] + Tmpr; Tmvl[i-1]:= Tmvl[i-1] + Tmpi;
i:= i + Istp;
end;
end;
Mmax:= Istp;
end;
for i:= 1 to Nft-1 do begin
j:= i * 2; FTvl[Nft - i - 1]:= Sqrt(Sqr(Tmvl[j]) + Sqr(Tmvl[j+1]));
end;
SetLength(Tmvl, 0);
end;
18
Гибридные модификации с архитектурой фон Неймана
Существуют гибридные архитектуры, сочетающие достоинства как Гарвардской, так и фон Неймановской архитектур. Современные CISC-процессоры
обладают раздельной кэш-памятью 1-го уровня для инструкций и данных, что
позволяет им за один рабочий такт получать одновременно и команду, и данные для её выполнения. То есть процессорное ядро, формально, является гарвардским, но программно оно фон Неймановское, что упрощает написание программ. Обычно в данных процессорах одна шина используется и для передачи
команд, и для передачи данных, что упрощает конструкцию системы. Современные варианты таких процессоров могут иногда содержать встроенные контроллеры сразу нескольких разнотипных шин для работы с различными типами
памяти – например, DDR RAM и Flash. Тем не менее, и в этом случае шины,
как правило, используются и для передачи команд, и для передачи данных без
разделения, что делает данные процессоры ещё более близкими к фон Неймановской архитектуре при сохранении плюсов Гарвардской архитектуры.
1.2. Области применения ВТ и основные типы ЭВМ
Развитие вычислительной техники и сферы и методов ее использования –
процессы взаимосвязанные и взаимообусловленные. С одной стороны, потребности народного хозяйства, науки и культуры стимулируют поиски учеными и
конструкторами новых путей построения ЭВМ, а с другой стороны, появление
электронных вычислительных машин, систем и устройств с большими функциональными возможностями, с существенно улучшенными показателями по
производительности, стоимости, габаритным размерам, надежности и т.п. создает предпосылки для непрерывного расширения областей развития форм применения ЭВМ. Первоначально сравнительно узкая сфера применения ЭВМ,
главным образом для научных и технических расчетов, в короткий срок существенно расширилась и охватила почти все области науки, техники, планирования и управления технологическими процессами, все области человеческой
деятельности, связанные с обработкой больших объемов информации. Разнообразие областей и форм использования ЭВМ породило широкий спектр требований к характеристикам и особенностям организации машин и систем. В результате к настоящему времени в соответствии с областями применения определились основные типы ЭВМ, которые при сохранении указанных в п.1.2 основных фундаментальных принципов существенно разнятся не только по количественным характеристикам, но и по архитектуре, электронно-технологической
19
базе и используемым периферийным устройствам. Основные средства современной вычислительной техники можно классифицировать следующим образом: сверхпроизводительные ЭВМ, ЭВМ общего назначения, малые ЭВМ, микро-ЭВМ, микропроцессоры.
К сверхпроизводительным машинам (системам) в настоящее время относят машины (системы), выполняющие свыше 100 млн. операций/с. Подобные
машины используются для решения особенно сложных научно-технических задач, задач обработки больших объемов данных в реальном времени, поиска оптимальных решений в задачах экономического планирования и при автоматизированном проектировании.
1.2.1. ЭВМ общего назначения
Первые ЭВМ были созданы для выполнения научных и технических расчетов, для которых типичными являются возможность работы со словами фиксированной длины, относительно небольшие объемы входной и выходной информации очень большое количество вычислений, которые необходимо проделать в процессе решения задачи. Совсем иной характер носят задачи учета, статистики и т.п. Эти задачи связаны с вводом в машину и запоминанием очень
большого количества исходных данных. Сама обработка данных требует выполнения сравнительно небольшого числа логических и арифметических операций. По окончании обработки выводится и печатается большое количество
информации, причем результаты обработки должны печататься в отредактированной форме в виде таблиц, ведомостей и т.д. Задачи подобного типа получили название задач обработки данных, а ЭВМ, предназначенные для их решения,
часто называют системами автоматической обработки данных. Системы автоматической обработки данных составляют основу автоматизированных систем
управления (АСУ). Для систем обработки данных характерно наличие большого количества внешних, или периферийных устройств, способных хранить
очень большой объем информации и устройств, осуществляющих ввод и вывод
данных, их регистрацию, и отображение. Современные ЭВМ общего назначения универсальны, они могут использоваться как для решения научнотехнических задач численными методами, так и в режиме автоматической обработки данных в АСУ. Такие машины имеют высокое быстродействие, память
большого объема, гибкую систему команд, широкий набор периферийных устройств и способ кодирования информации, учитывающий требования обработки данных.
20
1.2.2. Малые ЭВМ
Имеется большое число, условно говоря, "малых" применений вычислительных машин, таких, как автоматизация производственного контроля изделий, обработка данных при экспериментах, прием и обработка данных с линий
связи, управление технологическими процессами, управление станками и разнообразными цифровыми терминалами (расчерчивающими устройствами и
др.), и т.д. Для этих применений ЭВМ общего назначения слишком велики и
дороги. Возникла необходимость в небольших, простых, надежных и, главное,
дешевых ЭВМ, в которых обеспечиваются простота программирования и наглядность системы программного обеспечения, а также сравнительная простота
эксплуатационного обслуживания. Развитие технологии интегральных электронных схем позволило создать машины, удовлетворяющие указанным выше
требованиям. Уменьшение объема аппаратуры и стоимости машин достигнуто,
в первую очередь, за счет короткого машинного слова (12 - 16 разрядов вместо
32 - 64 в машинах общего назначения), уменьшения по сравнению с ЭВМ общего назначения количества типов обрабатываемых данных (в некоторых моделях только целые числа без знака), ограниченного набора команд, сравнительно небольшого объема оперативной памяти и небольшого набора периферийных устройств. Подобные машины за свои небольшие размеры получили
название малых или мини-ЭВМ. Для преодоления трудностей, возникающих
при проектировании малых ЭВМ из-за короткого машинного слова, предложен
ряд решений по представлению данных, адресации, составу и структуре команд, логической структуре процессора, организации обмена информацией между устройствами ЭВМ. Первые модели малых ЭВМ имели длину слова 12
разрядов. Впоследствии достижения интегральной микроэлектроники позволили перейти в малых машинах к слову длиной 16 разрядов, что не только повысило точность вычислений и создало возможности для построения более гибкой
системы команд, но и обеспечило согласованность форматов данных с ЭВМ
общего назначения. Высокое быстродействие позволило малым ЭВМ обслуживать технологические процессы в реальном масштабе времени, а также компенсировать замедление обработки данных, связанное с тем, что многие процедуры
обработки при ограниченном объеме аппаратуры, скромном наборе команд и
отсутствии специализации машины приходится реализовать не аппаратурными
средствами, а соответствующими подпрограммами (например, операции арифметики с плавающей запятой).
21
1.2.3. Микропроцессоры и МИКРО-ЭВМ
Положительный опыт разработки и применения малых ЭВМ оказал влияние на направления развития интегральной электроники. При переходе от схем
малой и средней степени интеграции с большим и сверхбольшим интегральным
микросхемам (БИС и СБИС) возникает проблема их применимости. Большую
интегральную микросхему, содержащую тысячи логических элементов, не говоря о СБИС с ее десятками тысяч и более элементов, если это не схема памяти,
трудно сделать пригодной для широкого круга потребителей. Первоначально
считалось, что на основе автоматизированного проектирования будут выпускаться заказные БИС и СБИС, изготавливаемые по индивидуальным требованиям заказчиков. Однако в дальнейшем оказался возможным другой путь –
создание на одной или нескольких БИС или СБИС функционально законченного малоразрядного (первоначально на 2-4, а впоследствии на 16-32 разрядов и
более) устройства обработки информации, управляемого хранимой в памяти
программой. Это устройство (микросхему или несколько образующих его микросхем) называют микропроцессором, так как оно по своим логическим функциям и структуре напоминает упрощенный вариант процессора обычных ЭВМ.
Микропроцессоры по быстродействию и возможностям системы команд приближаются к процессорам малых ЭВМ.
Устройство обработки данных, имеющее в своем составе один или несколько микропроцессоров, БИС постоянной и оперативной памяти, БИС
управления вводом и выводом и др., называется микро-ЭВМ. Микро-ЭВМ оснащают необходимыми периферийными устройствами (устройствами вводавывода, ЗУ на гибких дисках и др.). Электронная аппаратура микро-ЭВМ содержит несколько десятков корпусов БИС и СИС, размещаемых на одной или
нескольких съемных платах. В микро-ЭВМ сочетаются высокая скорость выполнения операций в микропроцессоре, повышенная надежность и небольшая
стоимость. Микропроцессоры и микро-ЭВМ открывают принципиально новые
возможности для высокоэффективной автоматизации производственных процессов, научно-исследовательских и проектно-конструкторских работ, обработки информации при планировании и управлении производством на предприятиях во всех отраслях народного хозяйства. Поэтому с полным основанием
создание и применение микропроцессоров и микро-ЭВМ оцениваются как одно
из важнейших направлений научно-технического прогресса.
22
1.3. Принцип действия ЭВМ
Чтобы лучше понять принцип действия ЭВМ, вспомним, как проводятся
вычисления с помощью простейшей настольной счетной машины.
Предварительно на листе бумаги выписываются исходные данные, формулы расчета и вычерчивается таблица для занесения промежуточных и конечных результатов. В процессе вычислений с листа бумаги переносятся на регистр счетной машины числа, участвующие в очередной операции, в соответствии с расчетной формулой включается нужная операция, и полученный результат переписывается с регистра счетной машины в таблицу на листе бумаги.
Таким образом, в этом процессе счетная машина выполняет арифметические операции над числами, которые человек в нее вводит. Лист бумаги служит
запоминающим устройством, хранящим программу вычислений (расчетные
формулы), исходные данные, промежуточные и конечные результаты. Человек
управляет процессом вычислений, в том числе переносит информацию с листа
бумаги в машину и обратно, заставляет машину выполнять необходимую операцию, а также выбирает нужный вариант продолжения процесса вычислений в
соответствии с результатом, полученным на данном этапе счета.
В рассматриваемом процессе практически ничего не меняет переход от
механической счетной машины к использованию электронного арифметического устройства, способного с огромной скоростью производить арифметические
операции. Человек будет по-прежнему слишком медленно вводить числа в
арифметическое устройство, включать нужную операцию, считывать и переносить на бумагу результат операции.
Эффект, и притом принципиальный, будет достигнут, если к электронному быстродействующему арифметическому устройству добавить быстродействующую память, которая, как лист бумаги при расчете, хранит программу вычислений, исходные данные, промежуточные и конечные результаты, а также
быстродействующее управляющее устройство, производящее необходимый для
реализации программы вычислений обмен числами между памятью и арифметическим устройством и включающее последнее на выполнение нужной операции.
Если еще позаботиться том, чтобы комплекс нашей аппаратуры имел
средства для связи с внешним миром, т.е. устройство для ввода в память данных и программы вычислений, а также устройство вывода результатов вычислений, то придем к классической структурной схеме ЭВМ, изображенной на
рис. 1.
23
Рис. 1. Кллассическкая структтурная сх
Р
хема ЭВМ
М
Э
ЭВМ
соодержит следующ
щие осн
новные устройств
у
ва: ариф
фметическкологичееское устрройство (АЛУ),
(
паамять, усттройство управлен
ния (УУ), устройсттва
ввода данных в машинуу и вывоода из неее результтатов расччета, пул
льт ручноого
управлления.
А
Арифмет
ическо-лоогическоее
усттройство
(АЛ
ЛУ)
производ
дит
арифм
метически
ие и логгические преобраззования над посттупающими в неего
машин
нными слловами, т.е. кодаами опрееделенной
й длины,, предстаавляющим
ми
собой числа или другой вид инфоормации.
П
Память
х
хранит
ин
нформаци
ию, перед
даваемую
ю из други
их устрой
йств, в тоом
числе поступаю
ющую в машину
м
и
извне
чер
рез устрой
йство ввоода, и вы
ыдает во все
в
устрройства
информ
мацию,
необход
димую
для
протекан
ния
другиее
вычислительноого процесса. Памяять маши
ины в болльшинствее случаевв состоит из
о своим
м характтеристикаам частеей:
двух существвенно оттличающихся по
ющей основной или
и операативной (внутренн
(
ней) памяяти (ОП)) и
быстроодействую
сравни
ительно медленноо действующей, но спосообной хрранить значитель
з
ьно
больш
ший объем
м информации внеш
шней пам
мяти (ВП)).
О
Оператив
вная памяять содерж
жит некотторое чиссло ячеекк, каждая из которы
ых
служи
ит для хрранения машинног
м
го слова.. Ячейки нумерую
ются, ном
мер ячей
йки
называается адресом.
В запоми
инающих устройсттвах, реаализующи
их в ЭВМ
М функци
ию памятти,
выполлняются операции
о
и считываания храанимой информац
и
ции для передачи
п
в
другиее устройсства и записи инф
формации
и, поступающей и
из других устройсттв.
При считывани
с
ии слова из ячейкки содерж
жимое пооследней не меняяется и при
п
необхоодимости
и слово может
м
быть снова взято изз той же ячейки. При
П запи
иси
храниввшееся в ячейке сллово стиррается и егго место занимает
з
т новое.
24
Непосредственно в вычислительном процессе участвует только ОП, и
лишь после окончания отдельных этапов вычислений из ВП в ОП передается
информация, необходимая для следующего этапа решения задачи.
Управляющее устройство (УУ) автоматически без участия человека
управляет вычислительным процессом, посылая всем другим устройствам
сигналы, предписывающие им те или иные действия. В частности, УУ
указывает ОП, какие слова должны быть переданы в АЛУ и в другие
устройства, включает АЛУ на выполнение нужной операции и помещает
полученный результат в ОП.
Алгоритмом решения задачи численным методом называют
последовательность арифметических и логических операций, которые надо
произвести над исходными данными и промежуточными результатами для
получения решения задачи. Поэтому алгоритм можно задать указанием, какие
следует произвести операции, в каком порядке и над какими словами.
Описание алгоритма в форме, воспринимаемой ЭВМ, называется программой.
1.4. Аппаратные и программные средства реализации алгоритмов
Вычислительная машина (ВМ) – это искусственная инженерная система
для автоматической обработки информации по заданному алгоритму.
Как известно, средства реализации алгоритмов вычислений делятся на
аппаратные и программные. Любая вычислительная структура это
совокупность указанных средств. Их соотношение определяется требованиями
к производительности и стоимости ВС.
Программные средства – это совокупности инструкций по реализации
вычислительного процесса с помощью аппаратных средств в соответствии с
алгоритмом. Традиционно под программированием обычно понимают
процедурное программирование – задание последовательности действий по
реализации алгоритма, причем действия происходят последовательно во
времени. В то же время «программировать» решение задачи можно и
структурно, пользуясь заданным набором аппаратных средств, в этом случае
программирование – это указание путей следования потоков данных от одних
аппаратных средств к другим. (Термин «структурное программирование» в
литературе по вычислительной технике обычно используется для указания на
разработки
программного
обеспечения,
определенную
методологию
подразумевающую нисходящее проектирование системы, использование
только основных управляющих конструкций, отказ от операторов GOTO и т.д.
25
В
данном
контексте
«структурное
программирование»
означает
программирование в пространстве аппаратных структур.) Структурное
программирование еще называют «аппаратурно-ориентированным».
Программирование структуры и процедурное программирование не
являются взаимоисключающими подходами, как правило, они дополняют друг
друга.
При программной реализации алгоритма вычислительный процесс
организуется как последовательность процедур, выполняемых поочерёдно во
времени на одном операционном устройстве (ОУ). Такое процедурное
представление алгоритма удобно оформлять в виде блок-схемы алгоритма. При
аппаратурной реализации алгоритма вычислительный процесс разворачивается
в пространстве операционных блоков, соединённых между собой в
соответствии с потоковым графом алгоритма и работающих параллельно во
времени.
На рис. 2 показаны два варианта представления алгоритма, а на рис. 3 –
два варианта его реализации. Очевидно, что во втором случае отпадает
необходимость в программной памяти, так как программа вычислений
заменяется схемой соединений операционных блоков.
a
F=a*b
b
F=F/c
c
F=F+d
d
*
/
+
Рис. 2. Процедурное (а) и потоковое (б) представление алгоритма
вычисления значения f = ab/c+d
26
Память
программ
1.MUL
Операционное устрой-
2.DIV
3.ADD
Память
данных
a, b, d, F
Память
данных
Блок
умножения
Блок
деления
Сумматор
а)
Рис. 3. Программная (а) и аппаратурная (в) реализации алгоритма f = ab/c+d
Сравнивая рассмотренные варианты, можно отметить, что при программной реализации сложность алгоритма влияет на длину программы, а при аппаратурной реализации – на количество оборудования. Время вычисления одного
результата в обоих случаях может быть одинаковым (без учёта времени обращения к памяти). Однако аппаратурная реализация позволяет организовать
конвейерную обработку, что существенно повысит её производительность. Это
обстоятельство и определяет современные тенденции развития вычислительной
техники, учитывая блестящие успехи современной микроэлектроники.
Очень быстрый рост степени интеграции современных микросхем, когда
сверхбольшие интегральные схемы (СБИС) могут содержать сотни миллионов
транзисторов в одном корпусе, диктует необходимость проектирования мощных аппаратурных средств реализации алгоритмов. Однако разработанные алгоритмы решения прикладных задач, в том числе и цифровой обработки сигналов, мало ориентированы на аппаратурную реализацию. Необходимы специальные аппаратно-ориентированные алгоритмы, синтезированные с учётом
требований технологии СБИС. В идеальном случае процесс разработки алгоритма должен быть совмещён с проектированием СБИС, так как топология
СБИС изоморфна потоковому графу аппаратно-реализуемого алгоритма.
Рассмотрим процесс решения задачи на универсальной ЭВМ, включающий ряд этапов, показанных на рис. 4.
На начальном этапе задача, возникающая в некоторой прикладной области, формулируется на естественном языке (составляется описание задачи). Затем осуществляется математическая постановка задачи выбор соответствующих типовых подзадач. Следующим этапом является выбор типовых вычислительных процедур для реализации необходимых подзадач и отображение алгоритма на структуру вычислительной системы. После этого алгоритм исполня-
27
ется на имеющейся вычислительной структуре.
Прикладные задачи/описания 1-го
уровня
Математическая постановка задачи;
выбор соответствующих типовых
подзадач
Прикладные задачи
Программное
обеспечение
Выбор типовых процедур
Отображение алгоритма на структуру
вычислительной системы
Исполнение алгоритма
Аппаратура
Рис. 4. Процесс решения задачи на универсальной ЭВМ
Арифметико-логическое устройство (АЛУ) строится, как правило, на основе универсального сумматора. Такое АЛУ выполняет лишь элементарные
операции типа сложения, сдвига и некоторые другие. Поэтому для исполнения
алгоритма на таком АЛУ необходима программа, состоящая из этих операций.
Таким образом, выбор типовых подзадач, типовых процедур и отображение алгоритма на структуру вычислительной системы осуществляется в универсальной ЭВМ на этапе процедурного программирования.
Время решения задачи на такой ЭВМ прямо зависит от длины программы. Чем крупнее будет математическая функция, выполняемая аппаратно, тем
меньше будет длина программы, меньше обращений к памяти, а, следовательно, меньше время решения и выше производительность ЭВМ. По мере роста
возможностей интегральной электроники увеличивается сложность задач, для
которых возможна аппаратная реализация их решения, и граница между задачами, реализуемыми аппаратно и программно, сдвигается. То есть, аппаратно
реализуются уже типовые вычислительные процедуры, крупные математические и даже прикладные алгоритмы. С другой стороны, рост производительности процессоров позволяет решать более сложные задачи, традиционно решавшиеся аппаратным способом, программными средствами (примером может
служить появление т.н. Winmodem'ов). Таким образом, граница между программными и аппаратными средствами при реализации алгоритмов постоянно
перемещается.
28
ГЛАВА 2. ЛОГИЧЕСКИЕ ОСНОВЫ ПОСТРОЕНИЯ КОМПЬЮТЕРА
2.1. Элементы алгебры логики, основные теоремы булевой алгебры
и логические функции
Математический аппарат, описывающий действия дискретных устройств,
базируется на алгебре логики, или, как ее еще называют по имени автора – английского математика Джорджа Буля (1815-1864 г.), булевой алгебре. На возможность применения алгебры логики для анализа технических систем впервые
указал П.С. Эренфест (1910 г.), а в 1938 г. К. Шеннон применил алгебру Буля
для расчета релейных схем. В настоящее время математический аппарат алгебры логики является основой проектирования цифровых устройств.
Булева алгебра оперирует двоичными переменными, которые условно
обозначаются как 0 и 1 (изначально «ложь» и «истина»). В ее основе лежит понятие переключательной или, что то же самое, булевой или логической функции вида f(x1,x2,…) относительно аргументов x1,x2..., которая, как и ее аргументы, может принимать только два значения 0 или 1 (изначально «ложь» или
«истина»). Логическая функция может быть задана словесно, алгебраическим
выражением или таблицей, которая называется таблицей истинности или таблицей соответствия. Табличный способ более громоздкий, но зато обладает наглядностью (правда, только при незначительном числе аргументов). При использовании табличного способа строят таблицу истинности, в которой приводятся все возможные сочетания аргументов и соответствующие им значения
логической функции. Для аналитической записи логические операции обозначают специальными символами. Так, черта над переменной, например, A , C ,
d , обозначает логическое отрицание (инверсию), знак «∨» или «+» – логическое сложение (дизъюнкцию), а знак логического умножения – «∧» или «⋅» –
(точка) конъюнкцию.
Три перечисленные функции часто называют основными функциями, так
как они составляют функционально полную систему, с помощью которой можно наиболее просто выразить любую другую логическую функцию. Функцию
логического отрицания обозначают как функцию НЕ (во всех подобных обозначениях буквы заглавные). Функция логического сложения – функция ИЛИ,
логического умножения – И.
Число аргументов однозначно определяет число различных функций от
этих аргументов. При числе аргументов равном n, число их различных сочетаний равно 2n, а число функций – 4n. Все логические функции для двух перемен-
29
ных, реализуемые в виде логических электронных элементов, приведены в
табл. 1.
Таблица 1
Таблица истинности ОбозначеНазвание функции
Формула через 3
ние логиосновные
ческой
операции
x1 0 0 1 1
операции
x2 0 1 0 1
x1
x1
Y1 1 1 0 0
Логическое отрицание,
функция НЕ
Y2
0
1
1
1
x1 + x 2
Логическое сложение,
функция ИЛИ
x1 + x 2
Y3
0
0
0
1
x1 ⋅ x 2
Логическое
умножение, функция И
x1 ⋅ x 2
Y4
1
0
0
0
x1 ↓ x 2
Функция ИЛИ-НЕ,
стрелка Пирса
Y5
1
1
1
0
x1 / x2
Функция И-НЕ, штрих
Шеффера
Y6
0
1
1
0
x1 ⊕ x 2
Y7
1
0
0
1
x1 ~ x 2
Неравнозначность,
ИСКЛЮЧАЮЩЕЕ
ИЛИ
Равнозначность, эквивалентность
x1 + x 2
x1 ⋅ x 2
x1 ⋅ x 2 + x1 ⋅ x 2
x1 ⋅ x 2 + x1 ⋅ x 2
Словесное описание приведенных выше функций выглядит так.
Функция ИЛИ равна 1 при равенстве любого аргумента 1.
Функция И равна 1 при равенстве всех аргументов 1.
Функция ИЛИ-НЕ равна 1 при равенстве всех аргументов 0.
Функция И-НЕ равна 1 при равенстве любого аргумента 0.
Функция ИСКЛЮЧАЮЩЕЕ ИЛИ (при двух аргументах) равна 1 при неравных (неравнозначных) аргументах.
Функция РАВНОЗНАЧНОСТЬ (при двух аргументах) равна 1 при равных
(равнозначных) аргументах.
Ниже (табл. 2) приведены более традиционные формы таблиц истинности
для логических функций.
30
Таблица 2
Аргументы
Функция
Неравнозначx1
x2
ИЛИ И
ИЛИ-НЕ И-НЕ
Равнозначность
ность
0
0
0
0
1
1
0
1
0
1
1
0
0
1
1
0
1
0
1
0
0
1
1
0
1
1
1
1
0
0
0
1
Как и в обычной алгебре (алгебре чисел), в алгебре логики существуют
теоремы, знание которых значительно облегчает действия с логическими переменными.
Коммутативный закон:
x1 ⋅ x 2 = x 2 ⋅ x1
x1 + x 2 = x 2 + x1 .
Ассоциативный закон:
x1 ⋅ ( x 2 ⋅ x3) = ( x1 ⋅ x 2) ⋅ x3
x1 + ( x 2 + x3) = ( x1 + x 2) + x3 .
Дистрибутивный закон:
x1 ⋅ ( x 2 + x3) = x1 ⋅ x 2 + x1 ⋅ x3
x1 + x 2 ⋅ x3 = ( x1 + x 2) ⋅ ( x1 + x3) .
Правило повторения:
x⋅x = x
x+x= x .
Правило отрицания:
x⋅x = 0
x + x =1 .
Правило двойного отрицания:
.
Правило склеивания:
x1 ⋅ ( x1 + x2) = x1
x1 + x1 ⋅ x 2 = x1 .
Теорема Моргана
x1 ⋅ x 2 = x1 + x 2
x1 + x 2 = x1 ⋅ x 2 .
Операции с 0 и 1:
x⋅0 = 0
x ⋅1 = x
x+0= x
x + 1 = 1.
Дистрибутивный закон x1+x2⋅ x3=(x1+x2)⋅ (x1+x3) требует пояснения.
Раскроем скобки в правой части равенства:
(x1+x2)⋅ (x1+x3) = x1⋅ x1+x1⋅ x3+x1⋅ x2+x2⋅ x3 = x1+x1⋅ x3+x1⋅ x2+x2⋅ x3 =
x1(1+x3+x2)+x2⋅ x3=x1+x2⋅ x3.
31
Равенство левой и правой частей доказано. Аналогично можно доказать
правила склеивания:
x1⋅ (x1+x2) = x1⋅ x1+x1⋅ x2 = x1+x1⋅ x2 = x1⋅ (1+x2) = x1.
Теорема Моргана основана на так называемом принципе двойственности.
Если функцию и аргументы поменять на их отрицания, знак логического сложения заменить на знак логического умножения, знак логического умножения
заменить на знак логического сложения, то равенство в уравнении, определяющем функцию, не нарушится.
Если y=x1+x2, то, согласно принципу двойственности, y = x1 ⋅ x 2 , если
же y = x1 ⋅ x 2 , то y = x1 + x 2 . Это и доказывает теоремы Моргана.
Вопросы для самопроверки
1. Чему равно число наборов аргументов при числе аргументов равном 2,
3, n?
2. Каково общее количество булевых функций двух аргументов, трех аргументов, n аргументов?
3. Чему равна логическая сумма двух единиц?
4. Запишите таблицу истинности для функции ИЛИ-НЕ.
5. Запишите таблицу истинности для функции И-НЕ.
6. Докажите, что а1+а2⋅ а3 = (а1+а2) ⋅ (а1+а3).
7. Докажите, что a⋅ (a+b) = a.
8. Докажите, что ( a + b) ⋅ ( a + b) = ( a + b) ⋅ ( a ⋅ b).
9. Докажите, что a ⋅ b + a ⋅ b = ( a + b) ⋅ ( a + b).
10. Докажите, что a ⊕ b ⊕ b = a.
2.2. Условные обозначения логических элементов и их схемотехническая
реализация на дискретных элементах
Логические элементы представляют собой электронные устройства, в которых обрабатываемая информация закодирована в виде двоичных чисел, отображаемых напряжением (сигналом) высокого и низкого уровня. Логические
элементы реализуют логические функции и называются логическими или цифровыми устройствами. Если логическому 0 соответствует напряжение низкого
уровня, а логической 1 – высокого, то такую логику называют положительной,
в отличие от отрицательной логики, где уровню логического нуля соответствует высокий уровень напряжения, а 1 – низкий.
32
В цифроввых устроойствах сигналы
с
обычно
о
иззменяютсся только
о в дискреетные моменты времени,
в
и
интервал
Т между
у которым
ми называается такттом. По хах
м
вхходными и выходн
ными перременным
ми с учеттом измен
нерактерру связи между
ния эттих связеей по такктам рабооты разли
ичают комбинациоонные усстройстваа и
цифроовые автооматы. В комбинац
ционных устройсттвах совоокупностьь выходны
ых
сигналлов в каж
ждый такт работы однозначн
о
но опредееляется вхходными сигналам
ми,
имеющ
щимися в этот мом
мент на егго входах
х. Если вхходные и выходны
ые перемеенные в i-ом тактте обознаачить какк Xi и Yi, то связьь между ними буд
дет опред
делятьсяя выражен
нием Yi = λ(Xi), гд
де λ – знаак выполн
няемого уустройстввом логич
ческого преобразования. Логичесские элем
менты, реализующ
р
щие расссмотренны
ые
ие функц
ции, являю
ются комб
бинацион
нными усттройствам
ми.
выше логически
У
Условные
е обознач
чения логи
ических элементов
э
в предстаавлены наа рис. 5.
Р 5. Уссловные обозначен
Рис.
о
ния логич
ческих элеементов
Слева входы, на коЛогическкий элемеент чертятт в виде прямоугоольника. С
Л
к
торые подаютсся сигналлы, соотвеетствующ
щие аргум
ментам лоогической
й функци
ии.
с
сооответстввующий логическкой
Справа выход,, с которрого снимается сигнал,
ции. Элем
мент НЕ имеет
и
один вход и символл “1” в прравом верхнем угглу
функц
прямоугольникка. Отрицаание обоззначают кружком
к
у выходаа. Элементт ИЛИ им
меимвол “1”” в правом
м верхнем
м углу пррямоуголььника. Дл
ля элемен
нта
ет 2 вххода и си
И таки
им символлом являеется “&” (амперсаанд). Для элементаа ИСКЛЮ
ЮЧАЮЩЕ
ЕЕ
ИЛИ это
э симвоолы «=1»». Элемен
нты ИЛИ--НЕ и И--НЕ имею
ют соотвеетствующий
символл внутри прямоугоольника и кружок у выходаа.
Л
Логическ
кие элемеенты реаллизуются в виде интеграль
и
ных микр
росхем, кок
гда в одном
о
коррпусе вып
полняетсяя сразу несколько логическких элемеентов. С одо
ной из таких схем мы познакоомимся позже. Прростые лоогическиее элементты
рим логич
чеИЛИ, И, НЕ неередко реализуют на дискреетных элеементах. Рассмотр
э
И
ИЛИ
(рис. 6).
ский элемент
33
Прежде чем
П
ч рассм
матриватьь принци
ип действия схемы
ы, опредеелим напрряженияя, соответтствующи
ие уровням логических 0 и 1. Для лоогическогго 0 это нан
пряжение < 1 В,
В а для 1 - > 3 В.
Рис. 6. Сххема логи
Р
ического элемента
э
ИЛИ
Н
Напряжен
ние на отткрытом диоде
д
~0,7 В. Если
и считать диод идееальным, то
это наапряжениее равно 0,
0 т.е. диод можно рассматрривать какк коротко
озамкнутуую
перемы
ычку. Еслли диод закрыт, тоо он ток не проводи
ит, в этом
м случае диод
д
мож
жно
рассмаатривать как разры
ыв в цепи
и. Если на входны
ые клеммы
ы подаетсся напряж
жение раавное 0, тоо можно считать
с
и закороч
их
ченными..
Р
Рассмотр
рим послеедователььно все возможны
ые комбин
нации сиггналов (ссм.
таблиц
цу истинн
ности дляя элемента ИЛИ в табл. 2), подаваем
мые на вхо
оды. В пеервой сттрочке наа оба вход
да подаю
ются напр
ряжения с уровнем
м логичесского 0, т.е.
т
напряж
жения < 1 В. Еслли входны
ые напряжения мееньше наапряженияя открыттия
диода (~0,7 В), то диод
ды закрытты. Нагру
узка схем
мы R откключена от
о входны
ых
р
0. Е
Если же напряжен
н
ния
сигналлов и, слеедовательно, напряяжение наа выходе равно
на вхоодах, не выходя за пределы уровня логическо
л
ого 0, болльше напр
ряжения ото
крытия диодов, то диод
ды открытты. Напряяжение наа выходе схемы, т.е.
т на реззиюбой (из двух) зам
мкнутой цец
сторе R, опредееляется из 2 закона Кирхгофа для лю
Uвх-VD-R
R): UВХ = UVD+UВЫ
пи – (U
ЫХ.
В
Выходно
е напряжение UВЫХ
ЫХ =UВХ – UVD
меньш
ше входноого, т.е. соответст
с
твует уро
овню логи
ического нуля. Ессли считаать
диоды
ы идеальны
ыми, т.е. UVD=0, тоо и в этом
м случае напряжен
н
ние на вых
ходе не выв
ходит за пределлы уровняя логичесского 0.
Д второой строчкки таблиц
Для
цы истинн
ности (х1=
=0, х2=1) на вход х2
х подаеттся
напряж
жение > 3В,
3 а на вход
в
х1 - < 1В. Реккомендуеется читаттелю нари
исовать эту
э
схему для лучш
шего пон
нимания дальнейш
д
шего объяяснения. Д
Для опрееделенноссти
ину входн
ного напрряжения уровня логическо
л
ой единицы равны
ым
примеем величи
5В. Наа анод ди
иода VD22 подано напряжен
н
ние 5В. Катод
К
этогго диода через реззистор R связан с минусоом этого источникка напряж
жения. Ди
иод VD2 открыт. Из
И
34
второго закона Кирхгофа для цепи с диодом VD2 получаем напряжение на выходе UВЫХ =UВХ – UVD. Численное решение этого уравнения дает результат:
UВЫХ = 5 – 0,7 = 4,3 В, а это есть уровень логической единицы. Диод VD1 закрыт, так как напряжение на его катоде (4,3 В) больше анодного (UX1 < 1 В).
Третья строчка таблицы истинности аналогична второй, только диоды
обмениваются своими состояниями – VD1 открыт, VD2 закрыт.
Для четвертой строчки таблицы истинности (х1=1, х2=1) при равенстве
входных напряжений и идентичности диодов оба диода открыты. Выходное напряжение соответствует уровню логической единицы и равно тем же 4,3 В. Но
почему 4,3 скажет читатель. Через резистор R текут 2 тока, и каждый из них равен 4,3/R. При сложении этих токов получим ток 8,6/R, т.е. выходное напряжение равно 8,6 В. Так ли это? Что ответить такому читателю? А вот что. Если на
выходе, т.е. на катодах диодов напряжение 8,6 В, а на анодах диодов 5 В, то
диоды закрыты. Но если диоды закрыты, то выходное напряжение равно 0.
Приходим к полному противоречию. Следовательно, невозможно, чтобы на
выходе напряжение было > 4,3 В.
Итак, мы доказали, что все строчки таблицы истинности удовлетворяются
для данной схемы, т.е. она выполняет функцию ИЛИ.
Если на входы подавать разные по величине напряжения соответствующие уровню логической 1, то диод с меньшим входным напряжением будет закрыт, а с большим – открыт. Выводы делайте сами.
Элемент И (рис. 6) также состоит из диодов и одного резистора, но требует источника питания. Напряжение источника питания должно быть не меньше
напряжения уровня логической 1. Заметьте, что диоды к входам подключаются
катодами. В первой строчке таблицы истинности элемента И (табл. 2) на входы
схемы поданы уровни логического 0, а на аноды через резистор R напряжение
источника питания Eп. Оба диода открыты. Согласно второму закону Кирхгофа
для цепи – (UВХ – UVD – UВЫХ):
UВХ = - UVD + UВЫХ ,
UВЫХ = UВХ + UVD .
При напряжениях на входах равных 0, напряжение на выходе будет равно
напряжению на открытом диоде, т.е. 0,7 В. А это уровень логического 0. Для
второй и третьей строчек таблицы истинности на один из входов подан уровень
логического 0. Диод, на катод которого подан 0, будет открыт, а диод, связанный своим катодом с 1, будет закрыт. На выходе – уровень логического 0.
35
Р 7. Сххема логи
Рис.
ического элемента
э
И
Д 4 стррочки тааблицы исстинности
Для
и могут быть расссмотрены
ы 2 случаая:
1) Вхоодные нап
пряженияя ≤ Eп и 2)
2 Входны
ые напряж
жения > Еп. В пер
рвом случ
чае
оба ди
иода открыты и наапряжениее на выхо
оде опред
деляется ссуммой вх
ходного нан
пряжения и нап
пряженияя на откры
ытом дио
оде, а во втором рравно Еп или
и опред
демуле
ляетсяя по форм
UВЫХ = Еn ⋅ RН / (R + RH), гд
де RH – со
опротивлеение, подкключенно
ое к выхооду
схемы
ы и являю
ющееся еее нагрузкоой. Если RH отсуттствует, тт.е. оно раавно бескконечноссти, то поолучаем UВЫХ = Еn. В любо
ом случаее на выхооде схемы
ы (Y) буд
дет
уровен
нь логичееской единицы. Иттак, все сттрочки раассмотрен
ны – схем
ма выполн
няет логи
ическую функцию
ю И.
Д реализации эллемента НЕ
Для
Н испол
льзуется схема траанзисторн
ного клю
юча
(рис. 8).
8 Транзи
истор мож
жет находиться в одном изз двух сттационарн
ных состоояний – включен или выкллючен. Если транззистор вы
ыключен, то токи базы
б
и коолистора раввны 0. Входное напряжени
н
ие никак не воздеействует на
лекторра транзи
выход
д. Напряж
жение на выходе определяяется только напрряжением источни
ика
питани
ия Еп и рассчитыввается анаалогично схеме эллемента И при закр
рытых ди
иодах. Если сопроотивлени
ие нагрузкки отсутсттвует, то UВЫХ = Еn. Выклю
юченное сос
ие транзи
истора обееспечиваеется вход
дным напрряжением
м меньши
им напряж
жестояни
ния отткрытия эмиттерн
э
ного p-n перехода
п
транзисттора (0,7 В). Таки
им образоом,
при наапряжени
ии на вход
де, соответствующ
щем уровн
ню логичческого 0,, на выхооде
уровен
нь логичееской 1. Чтобы
Ч
отткрыть тр
ранзисторр на вход
д схемы необходим
н
мо
податьь напряжеение уроввня логич
ческой 1 и ввести транзистоор в режи
им насыщ
щения. В режиме насыщения напряж
жение на участке коллектор
к
р – эмитттер близкоо к
0 (~0,11 В). Токк коллектоора насыщ
щения оп
пределяеттся из 2 закона Ки
ирхгофа для
д
цепи коллектор
к
ра: En = IК ⋅ RК + UКЭ. Прен
небрегая малым
м
значением UКЭ при нан
сыщен
нии транззистора, имеем
и
токк насыщеения колллектора IIКНАС = Еn / RК. Ток
Т
базы насыщени
н
ия IБНАС = IКНАС/B, где В – коэффици
к
иент переедачи токка базы при
п
сильноом сигналле. Ток баазы должеен превыш
шать ток базы насы
ыщения IБ > IБНАС.
36
Р 8. Сххема логи
Рис.
ического элемента
э
НЕ
Из второгго законаа Кирхгоф
И
фа для вхо
одной цеп
пи UВХ = IБ ⋅ RБ + UБЭНАС наайтранзистора при задем соопротивлеение рези
истора RБ для надеежного открытия
о
з
данном
м входном
м напряж
жении:
RБ < (UВХХ – UБЭНАС) ⋅ RК ⋅ В/E
En.
Н
Напряжен
ние UБЭНААС – это напряжени
н
ие на откррытом p-n переход
де, оно раавно ~0,7 В. Таки
им образоом, при ед
диничном
м входном
м сигналее на выхо
оде уровеень
ыполняет логическкую функц
цию НЕ.
логичееского 0. Схема вы
Э
Элементы
ы ИЛИ-Н
НЕ, И-НЕ и др. мож
жно посттроить из элементо
ов ИЛИ, И,
НЕ, раассмотрен
нных выш
ше. Однакко в этом нет практтической необходи
имости. ГоГ
раздо проще использов
и
вать логи
ические элементы,, реализоованные с помощьью
т
ии.
интегрральной технологи
К уже упоминаалось выш
Как
ше, существуют наборы
н
лоогических
х функци
ий,
называаемых поолными. К полному набору относятсся функци
ии ИЛИ-Н
НЕ и И-Н
НЕ.
Это оззначает, что
ч имея достаточ
чное коли
ичество логических элементов, напрример, И-НЕ
И
мож
жно пострроить люб
бую, скол
ль угодноо сложную
ю, цифро
овую схем
му.
Элемеент И-НЕ, реализоованный в интеграальной теехнологии
и, получи
ил назван
ние
базовоого.
В
Вопросы
для самоопроверки
и
ных симвволов сосстоят обоззначения логическких элемеен1. Из какких условн
тов?
2 Вычисллите вели
2.
ичину нап
пряжения на выход
де элемен
нта ИЛИ (рис.
(
6) при
п
напряж
жениях на входах 5 и 7 В.
3 Опредеелите нап
3.
пряжение на выход
де элемен
нта И (рисс. 7) при напряжен
н
ниях на входах
в
5 и 7 В и наапряжени
ии источн
ника питан
ния 10 В.
4 Опредеелите нап
4.
пряжение на выход
де элемен
нта И (рисс. 7) при напряжен
н
ниях на входах
в
5 и 7 В и наапряжени
ии источн
ника питан
ния 4 В.
5 Транзи
5.
истор логгического элементаа НЕ (рисс. 8) нахоодится в режиме нан
сыщен
ния. Опрееделите тоок коллекктора при Еп = 5 В и Rк = 1 кОм.
37
2.3. Базовый элемент транзисторно-транзисторной логики
Цифровые интегральные микросхемы предназначены для обработки и
хранения информации, представленной в виде двоичных чисел. Выпускаются
ИМС сериями. Основой каждой серии цифровых микросхем является базовый
логический элемент, на котором могут быть собраны устройства, выполняющие
любые логические операции. Обычно в качестве базовых берут элементы, выполняющие операции И-НЕ или ИЛИ-НЕ. К основным параметрам базового
элемента относятся быстродействие, потребляемая мощность, помехоустойчивость, нагрузочная способность, уровни напряжений источника питания, логической единицы и нуля.
Быстродействие определяется динамическими параметрами, среди которых наиболее универсальным является среднее время задержки распространения сигнала
tЗД Р = 0,5(t1,0ЗД Р + t0,1ЗД Р ),
где t1,0ЗД Р – время задержки распространения сигнала при переходе его из состояния логической 1 в состояние логического 0 на выходе элемента; t0,1ЗД Р –
время задержки при обратном переходе сигнала.
Зная время задержки базового элемента, можно суммированием tЗД Р
рассчитать быстродействие любой сложной логической схемы для всех последовательно включенных элементов. Если схема имеет цепи обратной связи, то
очередной перепад входного напряжения должен начинаться не раньше, чем
закончится предыдущее изменение напряжения, поступающее по цепи обратной связи с выхода схемы на ее вход. Эта закономерность связывает время задержки распространения с предельной рабочей частотой, которая является основным параметром цифровых автоматов
fПР ≈ 1⁄
n
∑
tЗД Р.
i =1
Логические элементы в процессе работы находятся либо в статическом
режиме (в состоянии 1 или 0), либо в динамическом (переход из 1 в 0 и обратно). Мощность, потребляемая элементом от источника питания, в каждом состоянии различна. В связи с этим измеряют статическую среднюю мощность:
PСР = 0,5(P0 + P1), где Р0 – мощность потребляемая элементом в состоянии 0, Р1
– мощность в состоянии 1, и динамическую мощность РД , определяемую на
предельной рабочей частоте. При конструировании цифровых устройств необ-
38
ходим
мо учитыввать, что мощность, потреб
бляемая микросхем
м
мами, увееличиваеттся
с повы
ышением частоты сигналов.
с
.
П
Помехоус
стойчивость логич
ческих эл
лементов оцениваю
ют в статтическом
м и
динам
мическом режимахх. При этоом статич
ческая поомехоустоойчивостьь определляется уровнем
у
с
случайног
го напряжения, которое
к
м
может
при
исутствоввать на его
е
входе без опассности ложного
л
с
срабатыв
ания. Ди
инамическкая помеехоустойч
чио формы
ы, длителььности и амплитуд
ды помеххи, а такж
же от скорровость зависит от
ния и статтической помехоусстойчивости логичческого эл
лемента.
сти пеереключен
Н
Нагрузоч
чная спосообность или
и коэфф
фициент разветвлеения по выходу
в
КРАЗ
Р
опредееляет чиссло входов аналоги
ичных элеементов, которое м
может бы
ыть подключено к выходу предыдущ
п
щего элем
мента без нарушен
ния его работоспособности.
П
При
сери
ийном вы
ыпуске микросхем
м
м стала необходим
н
мой стан
ндартизац
ция
напряж
жения пи
итания. Таак, для боольшинствва серий, построен
нных на биполярны
б
ых
транзи
исторах, работающ
р
щих в клю
ючевом реежиме (таак называаемая траанзисторн
нотранзи
исторная логика – ТТЛ), стандартны
ым напряж
жением п
питания яввляется 5 В
± 5 %. Для ТТЛ
Л также усстановлен
ны уровн
ни логичесского 0 (0 ≤ U0 ≤ 0,4 В) и лол
гическкой 1 (2,4 ≥ U1 ≥ 5 В).
Н рис. 9 приведеена одна из
На
и схем логическо
л
ого элемеента ТТЛ – элемен
нта
И-НЕ. Точки А,, B, C, D, E – основвные узлы
ы схемы, для которых буду
ут рассчиттапряженияя. Примем
м за постооянные вееличины напряжен
ний на отткрытом p-n
p
ны нап
перехооде – 0,7 В и на уч
частке кооллектор - эмиттерр насыщен
нного траанзистораа –
0,1 В.
Р
Рассмотр
рим послеедователььно все строчки
с
т
таблицы
истинноссти логич
ческого элементаа И-НЕ (ттабл. 2). При
П подач
че на оба входа х11 и х2 уро
овней логгим
иттерногоо транзисттора VT1 открыты.
ческогго 0 эмитттерные пеереходы многоэми
Р 9. Сххема базоового элем
Рис.
мента И-Н
НЕ ТТЛ
39
Напряжение в точке А (напряжения во всех точках схемы измеряются по
отношению к общему проводу) складывается из входного напряжения логического 0 и напряжения на открытом p-n переходе. Оно может изменяться от 0,7
В при входном напряжении равном 0 до 1,1 В при входном напряжении 0,4 В
(максимум напряжения логического 0). Между точкой А и общим проводом последовательно включены 3 p-n перехода – коллекторный p-n переход транзистора VT1, эмиттерный переход транзистора VT2 и эмиттерный переход транзистора VT4. Для открытия каждого необходимо напряжение ~0,7 В, а для трех pn переходов ~2,1 В. Напряжение же в точке А существенно меньше, следовательно, вышеперечисленные p-n переходы закрыты. Так как закрыты эмиттерные p-n переходы транзисторов VT2 и VT4, то закрыты и сами транзисторы, т.е.
их коллекторные токи равны 0. Транзистор VT3 открыт, так как на его базу подается напряжение источника питания через резистор R2. Напряжение в точке
С, при отсутствии нагрузки на логический элемент, близко к напряжению источника питания (5 В). Напряжение в точке Е, т.е. на выходе Y элемента, меньше напряжения в точке С на удвоенное напряжение открытого p-n перехода
(напряжение на эмиттерном переходе транзистора VT3 и на диоде VD), т.е. равно 5 – 0,7*2 = 3,6 В, а это есть уровень логической 1. При подключении схемы к
нагрузке увеличивается коллекторный ток транзистора VT3, следовательно,
увеличивается и его базовый ток, текущий через резистор R2. Напряжение в
точке С уменьшается, вследствие чего уменьшается напряжение на выходе
схемы. Схема рассчитана так, что при максимальном выходном токе напряжение на выходе не становится меньше минимума уровня логической 1 (2,4 В).
Резистор R4 ограничивает выходной ток при замыкании выхода на общий провод, т.е. при коротком замыкании выходных клемм.
Во второй и третьей строчках таблицы истинности на один из входов подан уровень логической 1, но по-прежнему на другой вход подан уровень логического 0. Один из эмиттерных переходов транзистора VT1 открыт, и весь анализ схемы остается в силе. На выходе логического элемента уровень логической 1.
В четвертой строчке таблицы истинности на оба входа логического элемента поданы уровни логической 1. Эмиттерные переходы транзистора VT1 закрыты, поэтому напряжение в точке А теперь не зависит от входных напряжений. Вспомним, что между точкой А и общим проводом последовательно
включены 3 p-n перехода и анод верхнего по схеме соединен с источником питания через резистор R1. Все эти p-n переходы открыты и напряжение в точке А
40
равно 0,7*3 = 2,1 В. Открыты и насыщены транзисторы VT2 и VT4. Напряжение
в точке Е, т.е. на выходе элемента равно ~0,1 В, что соответствует уровню логического 0. Напряжение в точке D равно 0,7 В, а в точке С – 0,8 В (участок
коллектор-эмиттер транзистора VT2 и база-эмиттер VT4). Между точками С и Е
два p-n перехода – эмиттерный транзистора VT3 и диод VD. Напряжение между
точками С и Е равно 0,8 – 0,1 = 0,7 В и недостаточно для открытия этих p-n переходов. Следовательно, транзистор VT3 закрыт, а диод VD необходим для его
надежного закрытия.
Таким образом, приведенная на рис. 9 схема выполняет функцию логического элемента И-НЕ. Напряжения в узловых точках при разных уровнях входных напряжений сведены в табл. 3.
Таблица 3
X
A
B
C
D
E
Любой 0
0,7 – 1,1
0
~5
0
3,6
Все 1
2,1
1,4
0,8
0,7
0,1
Следует заметить, что если входы элемента оставить свободными и не
подключать к источнику сигнала, то это будет воспринято элементом как наличие логических 1 на его входах. Поэтому во многих случаях, когда на вход
должен постоянно подаваться сигнал уровня логической 1, его никуда не подключают. Однако для получения от логического элемента максимального быстродействия рекомендуется такой вход подключать к плюсу источника питания
через резистор сопротивлением 1 – 2 килоома. К одному такому резистору могут быть подключены сразу несколько входов.
Особый интерес представляет случай, когда на входы элемента не подключены источники сигнала, а один из входов соединен с общим проводом резистором. Если сопротивление этого резистора равно 0, то это равноценно подаче на вход уровня логического 0, и на выходе элемента будет уровень логической 1. При сопротивлении этого резистора, стремящегося к бесконечности,
на выходе элемента уровень 0, так как бесконечное сопротивление – это фактически разрыв в цепи и вход никуда не подключен. Как показывают расчеты и
практика, уровень логической 1 на выходе элемента поддерживается при сопротивлении резистора на входе <1,5 кОм. При увеличении этого сопротивления напряжение на выходе плавно уменьшается, пока не достигнет уровня логического 0. По этой причине, когда ко входу элемента подключен резистор,
41
как, например, в схемах генератора и одновибратора, рассмотренных далее, сопротивление резистора не должно превышать это значение (1,5 кОм).
Вопросы для самопроверки
1. Какова логика базового элемента ТТЛ?
2. Начертите схему элемента И-НЕ в интегральном исполнении.
3. Как определяется напряжение в точке А на схеме рис. 9.?
4. Почему коллекторный p-n переход транзистора VT1 в схеме на рис. 9
закрыт при открытом эмиттерном p-n переходе?
5. Как определяется напряжение в точке С на схеме рис. 9 при открытом
эмиттерном p-n переходе транзистора VT1?
6. Как определяется напряжение в точке С на схеме рис. 9 при закрытом
эмиттерном p-n переходе транзистора VT1?
7. Почему не могут быть открыты одновременно транзисторы VT3 и VT4 в
схеме на рис. 9?
8. Какова роль диода VD в схеме на рис. 9?
9. Определите ток коллектора транзистора VT3 при коротком замыкании
выхода в схеме на рис. 9.
10. Какой логический уровень установится на выходе элемента И-НЕ
(рис. 9), если к одному входу подсоединить резистор 1 кОм, а второй вход оставить свободным?
2.4. Элементы последовательностной логики, триггеры
В цифровых автоматах значение функции зависит не только от значения
переменных в данный момент времени (данный такт), но и от их последовательности в предыдущие моменты (такты). Поэтому раздел алгебры логики,
описывающий работу цифровых автоматов, обладающих памятью, называется
последовательностной логикой. Основным элементом последовательностной
логики является триггерный элемент или просто триггер.
Триггером называется устройство, обладающее двумя состояниями устойчивого равновесия и способное под воздействием внешнего управляющего
сигнала переходить скачком из одного состояния в другое.
Основные области применения триггера:
•
запоминающая ячейка в устройствах электронной памяти ЭВМ;
•
элемент деления на 2 в импульсных счетчиках и делителях частоты;
•
устройство для расширения (увеличения длительности) импульсов;
42
•
устрройство, восстанаввливающее формуу прямоуггольного импульса
и
а.
К
Классифи
икация трриггеров по
п способ
бу организации логгических связей:
•
три
иггеры с раздельны
р
ым запускком или трриггеры с установо
очными
входам
ми – RS-ттриггеры;
•
три
иггеры со счетным входом Т-триггер
Т
ы;
•
Три
иггеры с приемом
п
информац
ции по од
дному вхооду – D-тр
риггеры;
•
Уни
иверсальн
ные тригггеры – JK
K-триггеры
ы.
П спосообу записси информ
По
мации тр
риггеры делят
д
на аасинхрон
нные и си
инхрониззируемыее (тактирруемые). В асинхр
ронных триггерах
т
информация, зап
писаннаяя в триггер, можетт изменятться в лю
юбой мом
мент врем
мени при изменении
входны
ых сигналлов. В си
инхронизи
ируемых триггерахх информ
мация на выходе мом
жет меняться только
т
в определеенные мом
менты врремени, заадаваемы
ые дополн
ниым синхронизирую
ющим сиггналом.
тельны
К
Как
праввило, три
иггер имееет два выхода:
в
прямой Q и инверсный Q.
Состояяние тригггера опрределяетсяя по прям
мому выхходу Q. Чи
исло вход
дов зависсит
от вып
полняемы
ых функци
ий:
•
S – вход устаановки трриггера в единичноое состоян
ние;
•
R – вход установки трриггера в нулевое состояние;
•
Т – счетный вход;
•
D – вход при
иема инфоормации;
•
С – вход син
нхронизац
ции;
•
J,K
K – логические вход
ды;
•
V – вход разррешения / запрета работы триггера.
т
У
Условные
е обознач
чения триггеров пр
риведены на рис. 10.
Р 10. Условные
Рис.
У
е обозначеения тригггеров
43
Рис. 11. Схема ассинхронн
Р
ного RS-ттриггера и его услловное обозначен
о
ние
(кружкки у вход
дов указы
ывают на инверсны
и
ые входы – управлеение сигн
налом логгическогго 0).
В основее всех схем триггеров леж
жит основвной (баззовый) ассинхронны
ый
RS-три
иггер. RS--триггер может
м
бы
ыть постр
роен на дввух логичческих эл
лементах ИНЕ (ри
ис. 11) (илли ИЛИ-Н
НЕ).
Э
Элементы
ы охвачен
ны цепям
ми обратн
ных связей, для ччего выхо
од каждоого
элемен
нта подкллючен к одному
о
изз входов другого
д
эллемента.
Т
Триггер
и
имеет
дваа входа: S – вход установкки в едини
ичное сосстояние (от
(
англ. set
s – устаановка) и R – вход
д сброса в нулевоое состоян
ние (от англ.
а
resett –
сброс)). Логикаа элементтов И-НЕ
Е, на которых посстроен трриггер, приведена
п
а в
табл. 2 и имеетт простоее словесное выраж
жение: лю
юбой нольь на вход
де дает ед
диницу на
н выход
де. Из эттого следуует, что управляю
ющими сигналами
и для этоого
триггеера будут сигналы логическкого 0.
П подааче нуля на
При
н вход S и единиц
цы на вход R (S=0, R=1) на прямом
п
в
выходе будет
б
уроввень логи
ической 1. Эта единица по цепи
ц
обраатной связи поступ
пает на один
о
из входов
в
ни
ижнего поо схеме эл
лемента и вместе с единицеей на вхооде
R даетт логичесский 0 наа инверсн
ном выхо
оде. Это режим
р
усстановки триггераа в
единич
чное состтояние.
П вход
При
дных сигн
налах S=1 и R=0 тр
риггер буудет устан
новлен в нулевое
н
с
состояни
ие: на пряямом выходе уровеень логич
ческого 0, на инверрсном – 1.
П подааче на об
При
ба входа нулевых сигналовв на обои
их выходаах триггеера
появиттся уровеень логичееской 1. Это
Э запреещенный режим.
р
Н
Нельзя одн
новремен
нно
подаваать сигналлы на усттановку трриггера в нулевое и единиччное состо
ояние.
В случае, если S=
=1 и R=1, то тригггер не иззменяет ссвоего со
остояния. В
этом можно
м
уб
бедиться, предполаагая посл
ледователььно, что ттриггер находился
н
яв
нулевоом или единичном
е
м состоян
нии. Пол
лная табллица исти
инности RS-тригге
R
ера
привед
дена в таб
бл. 4.
44
Таблицаа 4
S
0
0
1
1
0
0
1
1
R
0
1
0
1
0
1
0
1
Qt
Qt +1
Q t +1
0
0
0
0
1
1
1
1
1
1
0
0
1
1
0
1
1
0
1
1
1
0
1
0
У
Уравнени
ия, описы
ывающие эту табли
ицу для Qt +1 и Q t +1 после их
и упрощ
щения, им
меют вид
д:
Qt +1 = S + R ⋅ Qt и Q t +1 = R + S ⋅ Q t . Здесьь Qt – соостояние триггера
т
до
подачи
и управляяющих си
игналов, Qt +1 – сосстояние триггера
т
п
после под
дачи упраавляющи
их сигналлов.
П S=0 и R=0
При
Qt +1 = 0 + 0 ⋅ Qt = 1,
Q t +1 = 0 + 0 ⋅ Q t = 1;
п S=0 и R=1
при
Qt +1 = 0 + 1 ⋅ Qt = 1,
Q t +1 = 1 + 0 ⋅ Q t = 0;
п S=1 и R=0
при
Qt +1 = 1 + 0 ⋅ Qt = 0,
Q t +1 = 0 + 1 ⋅ Q t = 1;
п S=1 и R=1
при
Qt +1 = 1 + 1 ⋅ Qt = Qt ,
Q t +1 = 1 + 1 ⋅ Q t = Q t .
Р 12. Схема
Рис.
С
син
нхронногоо RS-тригггера на элементах
э
х И-НЕ
В синхронном RS--триггерее (рис. 12)) использоованы 4 ллогически
их элемен
нта
И-НЕ.
Вход С – вход си
В
инхрониззации. Пеереключение тригггера под действием
входны
ых сигнаалов S и R возмож
жно тольько при наличии
н
ссинхрони
изирующеего
импулльса, т.е. при С=1.. При такком (един
ничном) сигнале
с
н
на входе С входны
ые
элемен
нты И-НЕ
Е по другоому входу выполн
няют функкцию НЕ, т.е. этотт триггер по
45
входам
м S и R управляет
у
тся едини
ичными си
игналами
и. При С=
=0 на вых
ходах вхоодных эллементов будут урровни логической 1, что для
д следую
ющего заа входным
ми
элемен
нтами проостого RSS-триггерра (см. таб
бл.4) определяет ррежим хранения, т.е.
т
триггеер хранит свое пред
дыдущее состояни
ие и не пеереключаеется.
При С=1,, S=0 и R=0
П
R на выхходах вхо
одных элеементов ууровни ло
огической
й1
– тригггер наход
дится в реежиме храанения (р
рис. 13).
При С=1, S=0 и R=1
П
R на прямом
п
вы
ыходе пооявится логический 0, на ини
версноом – 1. Этто режим установкки триггер
ра в нулеввое состояяние.
Рис. 13. Распредел
Р
Р
ление сиггналов в синхронн
ном RS-ттриггере при
п разны
ых
комби
инациях си
игналов на
н входахх R и S (пр
ри С=1)
При С=1,, S=1 и R=0
П
R на пррямом вы
ыходе логи
ическая 11, на инвеерсном – 0.
Это реежим устаановки трриггера в единично
ое состоян
ние.
П С=1,, S=1 и R=
При
=1 на обооих выход
дах уровеень логичческой 1 – запрещеенный реежим. Зап
прещено одноврем
менно под
давать си
игналы наа установкку триггеера
в един
ничное и нулевое
н
с
состояние
е.
Уравнеения для синхронн
с
ного RS-тр
риггера:
Qt +1 = C ⋅ S + Qt ⋅ (C + R), Q t +1 = C ⋅ R + Q t ⋅ (C + S ).
Подставлляя в ураввнения раззные знач
П
чения С, S,
S R и Qt , получаем результтаты, соввпадающие с данн
ными, поллученным
ми при анаализе схемы.
D
D-триггер
р (рис. 144) имеет в своем составе
с
4 логических элем
мента И-Н
НЕ,
два изз которыхх образую
ют простоой RS-три
иггер, а входные
в
п
подключеены к клееммам D (вход прриема инф
формации
и) и С (вх
ход синхрронизации
и). При С=0,
С
как и в
46
синхроонном трриггере, на
н выходаах входны
ых элементов устаановятся уровни лол
гическкой 1. Дляя выходноого RS-трриггера этто режим храненияя.
Р 14. Схема
Рис.
С
D-ттриггера на
н логичееских элем
ментах И-НЕ
Независи
Н
имо от соостояния входа D на выхооде инфоррмация не
н меняеттся
(Qt+1=Qt). При С=1 инф
формация со входа D перепи
исываетсяя на выход Q (Q t+11 =
П
ть за состоояниями сигналовв во всех точках
т
сххемы D-тр
риггера при
п
D t). Проследит
D=0 и D=1 мож
жно по рис. 15.
Рис. 155. Распределение сигналов
с
в D-тригггере при D=0
D (слевва) и D=1 (справа)
В Т-тригггере, при каждом импульсее на входе Т, тригггер перекключаетсяя в
противвоположн
ное состояние. Т-триггер
Т
может быть поостроен на осноове
D-тригггера прри соедин
нении инверсного выход
да Q соо входом
м D. Вхход
С D-трриггера становитс
с
м Т Т-тригггера. Т-ттриггер м
может бытть построоен
я входом
также на основве синхроонного RSS-триггера соединеением вхоода R с прямым
п
в
вым Q, а вход
да S с инвверсным выходом
в
Q (рис. 16).
1
ходом
47
Р 16. Варианты
Рис.
В
реализац
ции Т-три
иггера
Принцип работы Т-триггерра иллюсстрируетсся диаграаммами напряжен
П
н
ий
на рисс. 17.
Рис. 17. Диаграмм
Р
Д
мы напряж
жений дл
ля Т-тригггера, посттроенного
о на осноове
D-тригггера (слеева) и син
нхронногоо RS-тригггера (спррава)
Д реали
Для
изации Т-триггера
Т
а необход
димо испоользоватьь не просстые (статтическиее) D или RS-тригге
R
еры, описсанные вы
ыше и сраабатываю
ющие по единичном
е
му
уровню
ю на вход
де С, а ди
инамичесские тригггеры, сраабатываю
ющие по фронту
ф
си
игнала на
н входе С.
С Тогда для схем
мы Т-тригггера на основе
о
D--триггераа к момен
нту
приход
да первогго фронтаа на входее С, на вх
ходе D бы
ыл уровен
нь логичееской 1. Эта
Э
единиц
ца и перееписываеттся на вы
ыход Q со
огласно лоогике D-ттриггера. На инверрсном вы
ыходе пояявится лоогический
й 0. К при
иходу втоорого фроонта входного сигн
нала (С) на входее D был уровень
у
л
логическо
ого 0. Он
н и перепишется на
н выход Q.
з
ин
нформаци
ии со вхо
ода D на выход
в
Q показаны
ы на рис. 13
Эти прроцессы записи
стрелкками. Дляя Т- тригггера на основе син
нхронногго RS-триггера про
оцессы ан
налогичн
ны и основаны наа логике синхронн
ного RS-ттриггера. К момен
нту прихоода
первогго фронтаа сигналаа на вход С, на вхо
оде R былл уровеньь логическкого 0, а на
входе S – уроввень логической 1. Триггер
р установится в ед
диничное состояни
ие.
м такте (ф
фронте на входе С)
С входы R и S обм
меняются состояни
ияПри слледующем
ми, наа выходе Q появитсся уровен
нь логичесского 0.
Т
Таким
об
бразом, прри каждоом входно
ом импулльсе Т-три
иггер переключаеттся
в проттивополож
жное состояние. Если
Е
сраввнить перриоды вхоодного и выходноого
48
сигналов, то можно заметить, что период выходного сигнала в 2 раза больше
входного. Т.е. Т-триггер является делителем частоты на 2 и используется в схемах деления частоты и в цифровых счетчиках.
Вопросы для самопроверки
1. Опишите логику работы основных типов триггеров.
2. Какими символами обозначаются входы триггеров и что эти символы
означают?
3. Каким будет состояние RS-триггера на элементах И-НЕ при R=0 и S=1?
При R=1 и S=0?
4. Какую роль выполняет вход С в синхронном RS-триггере?
5. На все входы синхронного RS-триггера поданы уровни логического нуля. В каком он будет состоянии?
6. Начертите схему D-триггера и объясните при каких входных уровнях
триггер будет оставаться в режиме хранения информации?
7. Какой логический уровень установится на инверсном выходе
D-триггера при D=1 и С=1?
8. Как получить Т-триггер имея в наличии D-триггер? Синхронный
RS-триггер?
9. Напишите уравнение, описывающее работу Т-триггера.
2.5. Синтез цифровых схем. Переход от таблицы истинности логического
устройства к структурной формуле и схеме цифрового устройства.
Преобразование логических функций
Как мы видели выше, любую булеву функцию можно представить либо в
виде таблицы истинности, либо в виде алгебраического уравнения. В алгебраической форме функцию удобно преобразовывать, например, с целью ее минимизации, т.е. получения наиболее простой формы. Существуют две формы
функций в алгебраическом виде, называемые нормальными.
Первая форма – дизъюнктивная нормальная форма, представляет собой
логическую сумму элементарных логических произведений, в каждое из которых аргумент или его отрицание входит не более одного раза. Например:
F ( A, B, C ) = A ⋅ B + B ⋅ C + A ⋅ B ⋅ C .
Если каждое слагаемое содержит все переменные или их отрицания, имеем первую стандартную форму или совершенную дизъюнктивную форму. Например: F ( A, B, C ) = A ⋅ B ⋅ C + A ⋅ B ⋅ C + A ⋅ B ⋅ C.
49
Вторая форма или конъюнктивная нормальная форма есть логическое
произведение элементарных логических сумм. Если каждая сумма содержит
все переменные или их отрицания, имеем вторую стандартную форму или совершенную конъюнктивную форму. Например:
F ( A, B, C ) = ( A + B + C ) ⋅ ( A + B + C ) ⋅ ( A + B + C ).
При переходе от таблицы к алгебраической записи всегда получается
первая или вторая стандартные формы, однако, после преобразований форма
записи может быть произвольной.
Переход от таблицы истинности к первой стандартной форме осуществляется следующим образом. Для каждого набора аргументов, на котором функция равна единице, записывается произведение всех аргументов, причем, если
аргумент в этом наборе принимает значение 0, то пишется его отрицание. Затем
производится логическое сложение этих элементарных произведений.
Для наглядности рассмотрим две функции ИЛИ и И. Их таблицы истинности представлены ниже.
Уравнение в первой стандартной форме для функции ИЛИ:
F ( x1, x 2) = x1 ⋅ x 2 + x1 ⋅ x 2 + x1 ⋅ x 2.
Для функции И: F ( x1, x 2) = x1 ⋅ x 2.
Иногда эту процедуру называют составлением структурной формулы по
единицам.
Функция ИЛИ
Функция И
х1
х2
F(x1,x2)
x1
x2
F(x1,x2)
0
0
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
0
1
1
1
1
1
1
Для перехода ко второй стандартной формуле необходимо:
Для каждого набора аргументов, на котором функция равна 0, составить
элементарную сумму, причем если аргумент в этом наборе принимает значение
1, то пишется его отрицание. Затем эти элементарные суммы объединяются
операцией логического умножения.
Уравнение во второй стандартной форме для функции ИЛИ:
F ( x1, x 2) = x1 + x1.
Для функции И: F ( x1, x 2) = ( x1 + x 2) ⋅ ( x1 + x 2) ⋅ ( x1 + x 2).
50
Уравнения 2 и 3 не требуют преобразований. Это их минимальная форма.
Уравнения 1 и 4 могут быть преобразованы. Заметим, кстати, что уравнения 1 и
3, 2 и 4 записаны соответственно для функции ИЛИ и И, следовательно, должны быть тождественными:
x1 ⋅ x 2 + x1 ⋅ x 2 + x1 ⋅ x 2 = x1 + x 2.
( x1 + x 2) ⋅ ( x1 + x 2) ⋅ ( x1 + x 2) = x1 ⋅ x 2.
Пользуясь теоремами булевой алгебры преобразуем уравнение 1. Воспользуемся правилом повторения ( x + x = x) , правилом отрицания x + x = 1.
x1 ⋅ x 2 + x1 ⋅ x 2 + x1 ⋅ x 2 = x1 ⋅ x 2 + x1 ⋅ x 2 + x1 ⋅ x 2 + x1 ⋅ x 2 =
x 2 ⋅ ( x1 + x1) + x1 ⋅ ( x 2 + x 2) = x1 + x 2.
Для преобразования уравнения 4 применим к нему принцип двойственности:
Если
F ( x1, x 2) = ( x1 + x 2) ⋅ ( x1 + x 2) ⋅ ( x1 + x 2),
F ( x1, x 2) = x1 ⋅ x 2 + x1 ⋅ x 2 + x1 ⋅ x 2.
то
И далее, аналогично предыдущему:
F ( x1, x 2) = x1 ⋅ x 2 + x1 ⋅ x 2 + x1 ⋅ x 2 + x1 ⋅ x 2 =
x1 ⋅ ( x 2 + x 2) + x 2 ⋅ ( x1 + x1) = x1 + x 2.
Еще раз применим принцип двойственности и получим окончательно:
F ( x1, x 2) = x1 ⋅ x 2.
Процедура построения схемы по заданному уравнению достаточно проста. Схема строится в той же последовательности, как происходит вычисление
функции. Необходимо учитывать приоритет операций: отрицание, умножение,
сложение. Схема должна иметь столько входов, сколько у функции аргументов,
и один выход, соответствующий самой функции. На входы подаются сигналы,
соответствующие аргументам. Если кроме аргументов в уравнении есть отрицания аргументов, то для их получения в схеме применяют элементы НЕ. Для
умножения используются элементы И, для сложения – ИЛИ. Для примера построим схемы по уравнениям 1 и 4.
Схема по уравнению 1:
F ( x1, x 2) = x1 ⋅ x 2 + x1 ⋅ x 2 + x1 ⋅ x 2
(рис. 18, а) будет состоять из двух элементов НЕ для получения отрицаний x1 и
x 2 , трех двухвходовых элементов И для реализации произведений аргументов
51
ИЛИ для получен
ния
x1 ⋅ x 2, x1 ⋅ x 2, x1 ⋅ x 2 и одного трехвходдового эллемента И
окончаательной суммы тррех произзведений.. Схема по уравнен
нию 4:
F ( x1, x 2) = ( x1 + x 2) ⋅ ( x1 + x 2) ⋅ ( x1 + x 2)
(рис. 18,
1 б) будет состояять из двуух элементтов НЕ, трех
т
элементов ИЛ
ЛИ и одноого
элемен
нта И.
Рис. 18. Схемы
Р
С
построенны
ые по ураввнению 1 (а) и 4 (б
б)
П
Построен
нные нами
и схемы представл
п
ляют сооттветствен
нно элемеенты ИЛИ
Ии
И. Ясн
но, что пееред тем как
к строи
ить схему
у, уравнен
ние нужноо упрости
ить, т.е. мим
нимизировать. Результатт миними
изации нееоднознач
чен, и одн
ной задан
нной табллим
сооответствоовать разл
личные сххемы.
це исттинности могут
Р
Рассмотр
рим для примера функцию
ю неравн
нозначноссти (ИСК
КЛЮЧАЮ
ЮЩЕЕ ИЛИ).
И
Еее таблица истинноссти следующая:
ИСКЛ
ЛЮЧАЮЩЕЕ ИЛ
ЛИ
x11
x2
F(x11,x2)
0
0
0
0
1
1
1
0
1
1
1
0
У
Уравнени
ие по перввой станд
дартной форме:
ф
F ( x1, x 2) = x1 ⋅ x 2 + x1 ⋅ x 2.
У
Уравнени
ие по вторрой станд
дартной форме:
ф
F ( x1, x 2) = ( x1 + x 2) ⋅ ( x1 + x 2).
П
Преобраз
зуем вторуую скобкку в уравн
нении 6 поо принципу двойсттвенности
и:
F ( x1, x 2) = ( x1 + x 2) ⋅ ( x1 ⋅ x 2).
52
Рис. 19. Схемы
Р
С
по уравнени
иям 5 (а) и 7 (б)
Д построения сххемы по уравнени
Для
ию 5 необ
бходимы 2 элемен
нта НЕ, два
д
двухвхходовых элементаа И и оди
ин двухвходовый элемент ИЛИ. В схеме, поп
строен
нной по уравнению
у
ю 7 на оди
ин элемен
нт НЕ мен
ньше (рисс. 19).
К былоо отмечен
Как
но выше, существу
уют полные наборры логичееских фун
нкций, к которым
м относяттся три фуункции ИЛИ,
И
И, НЕ,
Н функкция ИЛИ
И-НЕ, фун
нкция И-НЕ. Все построен
нные нам
ми схемы использоовали поллный набо
ор функций
О
прредставляяет интереес и имееет практи
ическое зн
начение иси
ИЛИ, И, НЕ. Однако
м базовых
х логичесских элем
ментов ИЛ
ЛИ-НЕ и Ипользоование длля построения схем
НЕ. Как,
К
напри
имер, посстроить схему
с
элеемента ИС
СКЛЮЧА
АЮЩЕЕ ИЛИ им
мея
толькоо элементты ИЛИ-Н
НЕ или И--НЕ? Дляя построеения этой схемы наа элементтах
ИЛИ-Н
НЕ (рис. 20, а) восспользуем
мся уравн
нением 6. Преобразуем его по принц
ципу двоойственноости:
Для пострроения сххемы на элементах
Д
э
х И-НЕ (ррис. 20, б
б) преобраазуем ураавнение 5, избавлляясь от операции
о
логического сложеения:
Рис. 20. Схемы
Р
С
элеемента ИС
СКЛЮЧА
АЮЩЕЕ ИЛИ на ээлементах
х ИЛИ-Н
НЕ
(а) и И-НЕ
И
(б)
53
Вопросы для самопроверки
1. Сформулируйте правило перехода от таблицы истинности к первой
стандартной форме. Приведите примеры. Запишите уравнение функции
равнозначности в первой стандартной форме.
2. Сформулируйте правило перехода от таблицы истинности ко второй
стандартной форме. Приведите примеры. Запишите уравнение функции
неравнозначности во второй стандартной форме.
3. Докажите, что уравнения функции ИСКЛЮЧАЮЩЕЕ ИЛИ,
записанные в первой и второй стандартных формах преобразуются одна в
другую.
4. Постройте схему устройства, описываемого уравнением, полученным в
пункте 1.
5. Постройте схему элемента ИЛИ на элементах И-НЕ.
6. Постройте схему элемента И на элементах ИЛИ-НЕ.
7. Постройте схему элемента реализующего функцию равнозначности на
элементах И-НЕ.
8. Постройте схему элемента реализующего функцию равнозначности на
элементах ИЛИ-НЕ.
9. Постройте схему элемента ИСКЛЮЧАЮЩЕЕ ИЛИ на элементах И,
ИЛИ, НЕ.
10. Используя таблицу истинности RS-триггера, запишите уравнения для
прямого и инверсного выходов и минимизируйте их. Сравните с уравнениями в
разделе 4.
2.6. Цифровые устройства – дешифратор, мультиплексор
Дешифратором называется комбинационное устройство, имеющее n входов и m выходов и преобразующее входной код в сигнал в отдельной выходной
линии. Другими словами в дешифраторе (декодере) каждому предусмотренному набору входных сигналов соответствует один, вполне определенный, возбужденный выход. Дешифратор называют также преобразователем двоичного
(позиционного) кода в унитарный, т.е. содержащий только одну единицу среди
нулей (или один нуль среди единиц). Если входной код назвать адресом, то говорят, что декодер преобразует позиционный адрес в физический или пространственный, т.е. указывает своим единственным возбужденным выходом на
ту точку пространства, к которой этот код ведет. Дешифратор называется полным, если он имеет столько выходов m, сколько различных комбинаций может
иметь n-разрядное двоичное число на его входах, т.е. m = 2n.
54
Рассмотррим полны
Р
ый дешиф
фратор с n=2 и m=
=4 с прям
мыми вых
ходами, т.е.
т
на воззбужденном выход
де уровен
нь логичееской 1. Такой
Т
деш
шифратор
р называю
ют
дешиф
фратором по едини
ицам, в оттличие отт дешифратора по нулям, ко
огда на воозбуждеенном выхходе уроввень логического 0.
0 Обознаачим вход
ды символ
лом х, а выв
ходы – у. Табли
ица истин
нности им
меет вид:
y0
x1
x0
y1
y2
y3
0
0
1
0
0
0
0
1
0
1
0
0
1
0
0
0
1
0
1
1
0
0
0
1
З
Запишем
структуррные форм
мулы дляя всех выхходов:
y 0 = x1 ⋅ x0, y1 = x1 ⋅ x0, y 2 = x1 ⋅ x0, y3 = x1 ⋅ x0.
(8)
С
Схема
деш
шифраторра и его условное
у
обозначение на ри
ис. 23.
Рис. 21. Схема
Р
С
деш
шифраторра (а) и его условноое обознаачение (b))
Д
Дешифра
атор по нуулям мож
жно постр
роить, исхходя из егго таблиц
цы истинн
ности, кооторая сттроится ан
налогично дешифр
ратору поо единицаам, толькко на акти
ивных выходах будут
б
уроовни логи
ического 0, и запи
исывая ууравненияя во вторрой
рех элементов И буудут испо
ользованы
ы4
стандаартной фоорме. В сххеме вмессто четыр
элемен
нта ИЛИ.. Таблицаа истинноости деши
ифратора по нулям
м полносттью инверрсна таб
блице исттинности дешифраатора по единицам
м, поэтом
му его сх
хему мож
жно
построоить, замееняя в схееме на ри
ис. 21 элем
менты И на
н элемен
нты И-НЕ
Е.
М
Мультипл
лексор – это цифрровой ком
ммутатор. Он выпоолняет оп
перацию пеп
редачи
и сигналаа с каждоой из задаанных ее входным
м адресом
м линии в выходнуую
линию
ю. У мулььтиплексоора один выход (y)), а числоо (m) вход
дных инф
формациоонных линий
л
(x)) определляется кооличество
ом (n) входов
в
ад
дреса (a) формуллой
n
m = 2 . Ниже рассмотре
р
ен мульти
иплексор
р с n=2. При
П а1=00 и а0=0 на выход
ду
дит сигнаал со вход
да х0, т.е. в этом сл
лучае у=хх0. При а1=0 и а0=
=1 на выхход
проход
проход
дит сигнаал со вход
да х1, т.е. у=х1 и т..д.
55
Т
Таблица
и
истиннос
сти мульти
иплексор
ра:
a1
a0
y
0
0
x0
0
1
x1
1
0
x2
1
1
x3
У
Уравнени
ие запишеем в первоой стандаартной фоорме:
y = a1 ⋅ a 0 ⋅ x 0 + a1 ⋅ a 0 ⋅ x1 + a1 ⋅ a 0 ⋅ x 2 + a1 ⋅ a 0 ⋅ x3.
(9)
Сравниваая это уравнение
С
у
е с ураввнениями
и дешиф
фратора (8),
(
можем
замети
ить, что дешифрат
д
тор являеттся составвной часттью мульттиплексор
ра, поэтом
му
схему мультипллексора (ррис. 22) будем
б
стр
роить с исспользоваанием деш
шифраторра.
Р 22. Схема
Рис.
С
мулльтиплекссора (а) и его услоовное обоззначение (b)
Особое значение
О
з
имеет мультипл
м
ексор каак средсттво для реализации
булевы
ых функц
ций. На одном
о
муультиплекксоре с m адресны
ыми вход
дами мож
жно
построоить люб
бую булевву функц
цию от m+1
m
аргум
ментов. Д
Для этого
о заданнуую
булевуу функци
ию необхоодимо преобразоваать к ураавнению мультипл
лексора (9),
т.е. доополнить до первоой стандаартной фо
ормы. Наапример, в функци
ии f=A⋅B+
+C
необхоодимо A⋅B
A
домн
ножить на скоб
бку
(C + C ) , а C домнножить на
( A + A) ⋅ ( B + B ). .
f = A ⋅ B + C = A ⋅ B ⋅ (C + C ) + C ⋅ ( A + A) ⋅ ( B + B ) =
= A ⋅ B ⋅ C + A ⋅ B ⋅ C + A ⋅ B ⋅ C + A ⋅ B ⋅ C + A ⋅ B ⋅ C + A ⋅ B ⋅ C.
При под
П
даче на адресные
а
е входы (а1, а0) сигналоов A и B получи
им
уравнеение, при
иведенноее к виду урравненияя мультип
плексора:
f = A ⋅ B ⋅ C + A ⋅ B ⋅ C + A ⋅ B ⋅ C + A ⋅ B ⋅ 1.
(10)
56
На входы
Н
ы х0, х1, х2
х мульти
иплексораа подаетсяя сигнал С, на вхо
од х3 – си
игнал урровня логи
ической 1.
1 Если наа адресны
ые входы подать си
игналы B и С, то поп
лучим
м:
f = B ⋅ C ⋅ 0 + B ⋅ C ⋅ 1 + B ⋅ C ⋅ A + B ⋅ C ⋅ 1.
(11))
На вход х0
Н
х подаем
м сигнал уровня
у
ло
огического 0, на вхходы х1 и х3 сигналлы
уровняя логичесской 1, на
н вход х2
х – сигн
нал А. Третий вариант – на
н адресны
ые
входы
ы подаем сигналы
с
А и С. Ураавнение имеет
и
вид
д:
f = A ⋅ C ⋅ 0 + A ⋅ C ⋅ 1 + A ⋅ C ⋅ B + A ⋅ C ⋅ 1.
(12))
На вход х0
Н
х подаем
м нулевой
й сигнал, на входы
ы х1 и х3 – сигнал единичны
е
ый,
на вхоод х2 – сиггнал В (ри
ис. 23).
Рис. 23. Схемы
Р
С
с применен
п
нием мул
льтиплексора по урравнениям
м 10 (а), 11
(b) и 12 (с)
В
Вопросы
для самоопроверки
и
1. Какое устройств
у
во называается деш
шифратороом?
2 Спроекктируйте дешифраатор 2х4 по
2.
п нулям.
3 Начерттите схемуу дешифрратора с одним
3.
о
адрресным вхходом.
4 Какое устройств
4.
у
во называается мультиплексором?
5 Спроекктируйте мультипллексор с одним
5.
о
адрресным вхходом.
66. Начерттите схемуу мультип
плексора с одним адресным
м входом на элемен
нтах ИЛ
ЛИ-НЕ, на элементтах И-НЕ.
57
Глава 3. ОРГАНИЗАЦИЯ СИСТЕМ ПАМЯТИ
3.1. Характеристики и
Иерархия систем памяти
классификация
запоминающих
устройств.
Под запоминающими устройствами (ЗУ, память) будем понимать совокупность устройств для запоминания, хранения и выдачи информации. Память
является одним из основных ресурсов компьютера, влияющим как на производительность, так и на функциональность вычислительной машины.
К основным характеристикам устройств памяти можно отнести:
1) Временные характеристики:
- быстродействие – определяется временем выборки, временем обращения и другими параметрами. Время обращения складывается из различных составляющих, например:
tобрЧТ = tдост + tчт + tрег, где tобрчт – время обращения при чтении, tдост –
время доступа к данным, tрег -время регенерации (для динамической памяти), tчт
- время собственно чтения;
tобрЗП = tдост +t подг +t зп где tобрЗП – время обращения при записи, tподг –
время подготовки данных, tзп – время собственно записи. Таким образом, процесс чтения/записи ЗУ в общем случае включает ряд этапов разной сложности и
длительности.
- производительность – определяется пропускной способностью ЗУ, то
есть объемом информации, который можно считать/записать из/в ЗУ в единицу
времени. Для оценки производительности часто используют показатель длительности цикла обращения к памяти tц, под которым понимают минимальное
время между сменой информации на выходе/ входе ЗУ. Длительность цикла не
всегда совпадает с временем обращения, в частности, при конвейеризации ЗУ
можно добиться увеличения производительности при достаточно большой величине tобр за счет разделения общей задачи чтения/записи на последовательные ступени конвейера.
2)
Важнейшей потребительской характеристикой ЗУ является его
объем, или емкость памяти (Е), то есть количество запоминаемой
информации. В зависимости от типа ЗУ, его места в вычислительной системе,
объем может меняться от десятков байт (для регистровой памяти ЦП) до
десятков и сотен гигабайт (для массивов накопителей на магнитных дисках).
Наряду с характеристикой емкости памяти применяют также удельную
емкость по отношению к единице площади или объема кристалла. Такая харак-
58
теристика в большей степени характеризует технологические особенности ЗУ.
3)
Третьей важнейшей потребительской характеристикой ЗУ, как и
любого вычислительного устройства, является его стоимость, которая также
может меняться в самых широких пределах в зависимости от объема,
производительности
и
других
характеристик.
Распространенной
характеристикой является удельная стоимость в расчете на единицу
информации (стоимость одного бита/байта, кило- и мегабайта и т.д.)
Помимо перечисленных можно отметить множество других характеристик ЗУ, в том числе: технологию изготовления, потребность во внешнем источнике питания для хранения информации, длительность хранения, количество циклов чтения и записи, геометрические размеры, и так далее.
С учетом приведенных характеристик, а также - назначения ЗУ, места,
занимаемого ЗУ
В вычислительной системе, можно привести, например, следующую
классификацию ЗУ:
1. По удаленности от процессора:
- сверхоперативная (регистры процессора, КЭШ память);
- основная (оперативная) память;
- дополнительная память (внешняя);
- вторичная память (также внешняя);
- массовая память (внешняя, как правило, на доступных сменных носителях).
2. По организации записи:
- постоянное запоминающее устройство – ПЗУ (ROM – read-only memory)
– однократно программируемое изготовителем устройство только для чтения;
- перепрограммируемое запоминающее устройство – ППЗУ (PROM) –
возможно перепрограммирование, которое, однако, требует специальной процедуры, количество циклов записи намного меньше циклов чтения;
- оперативное запоминающее устройство – ОЗУ (RAM – random access
memory) – количество циклов чтения может совпадать с количеством циклов
записи.
Строго говоря, приведенные отечественные и импортные сокращения для
двух основных типов памяти не вполне точно отражают приведенное деление
памяти по организации записи, но являются исторически сложившимися и общепринятыми.
3. По организации доступа:
59
с последовательным доступом (tдост меняется для различных адресов
или участков памяти – чем старше адрес, тем больше время доступа);
с прямым доступом (tдост = const для различных адресов или
участков памяти).
4. По организации поиска ячеек в памяти:
«М-поиск» – поиск по месту (например, в адресном ОЗУ);
«В-поиск» – поиск по времени (например, при работе с
накопителем на магнитной ленте).
5. По физическому эффекту (технологии), используемому для
запоминания и хранения информации:
- полупроводниковая память;
- магнитная;
- магнитооптическая;
- оптическая;
- электростатическая и др.
6. ОЗУ по способу хранения делится на:
- статическое (на триггерах);
- динамическое (на конденсаторах).
7. По способу адресации:
- адресная память;
- стековая память;
- ассоциативная память.
8. По организации памяти в систему:
- память с расслоением;
- виртуальная память;
- кэш-память;
- различные варианты блочно-конвейерных систем.
9. По зависимости от источника питания:
- энергозависимая;
- энергонезависимая.
Как и ранее, при классификации вычислительных машин, отметим, что
выбранные классификационные признаки не являются всеобъемлющими или
обязательными, просто они отражают некоторые важные особенности классифицируемых систем.
Рассматривая характеристики и классификацию ЗУ, с учетом их многообразия
нельзя не упомянуть об иерархии систем памяти в составе вычислительной сис-
60
темы. Как мы помним,
п
принцип иерархич
ческого построени
п
ия систем
м памяти заз
н еще в фоон-неймаановской архитекту
уре, в те годы, коггда больш
шинства сос
ложен
времен
нных ЗУ и их типоов не сущ
ществовало
о.
Рис. 24. Иерархия
Р
И
построен
ния систем
м памяти
О
Однако
и тогда сууществовала относсительно быстрая и дорогаая энергоззависимая операттивная паамять, и вн
нешняя память
п
– более
б
деш
шевая, нам
много боллее
нная, но при
п этом энергонеезависимаая. Сейчасс иерархи
ия выгляд
дит намноого
медлен
сложн
нее, но об
бщий при
инцип ее построен
ния остаеется в осн
новном неизменны
н
ым
(рис. 24).
2
Н верхн
На
нем уровн
не иерарххии распо
олагается наиболеее быстраяя и дороггая
регисттровая паамять прооцессора, а также – буферн
ная кэш-память пер
рвого уроовня, рассположен
нная в кристалле процессор
п
ра. К ней
й примыккает кэш-п
память втторого уровня,
у
вы
ыполняем
мая в одноом корпуссе с процеессором, либо - наа системн
ной
плате. На следуующем уровне
у
нааходится оперативн
о
ная (чаще всего – динамич
чеп
доостаточноо большоого объем
ма. Эти урровни вмеесте с про
оцессорам
ми
ская) память
образууют ядро ВС в арххитектурее фон-Нееймана. На
Н более н
низких ур
ровнях раасполагаается внеш
шняя пам
мять – внеешние усттройства, взаимодеействующ
щие с ядроом
по кан
налам ввоода-вывод
да. В качеестве втор
ричной памяти моожно указзать НЖМ
МД
(HDD)) – накоп
пители на жестких магнитных дискаах – пожаалуй, наиб
более бысстродейсствующую
ю внешню
юю памятть, при эттом со зн
начительн
ным объем
мом. К маассовой памяти можно
м
оттнести раазнообраззные смен
нные носсители ин
нформаци
ии,
чающиесяя как по объему,
о
таак и по вр
ремени дооступа (наакопители
и на гибкких
различ
магниттных дисках, магн
нитной леенте, CD-R
ROM – диски и т.д
д.), котор
рые объед
диняет, пожалуй,
п
относитеельно низкая уделььная стоим
мость.
61
Легко зам
Л
метить, что при дввижении по иераррхии сверрху вниз происход
п
дит
снижеение уделььной стои
имости хрранения информац
и
ции, рост объемов ЗУ и пад
дение прроизводиттельности
и.
П
Подобное
е построеение систеем памяти в ВС об
бъясняетсся, с одно
ой сторон
ны,
различ
чной фун
нкциональьной нап
правленно
остью ЗУ
У (операттивное хр
ранение нен
больш
ших объем
мов инфоррмации в ОЗУ, либ
бо долговвременное хранени
ие больш
ших
объемов данны
ых на диссковой паамяти), а с другой
й – попытткой досттичь болееемого сооттношенияя между ценой
ц
и прроизводи
ительностьью (а такж
же
менее приемлем
циональноостью) вы
ычислителльной си
истемы, что
ч являлоось актуаальным как
к
функц
на зарее вычисли
ительной
й техники,, так и сей
йчас.
3.2. Ор
рганизац
ция адрессной памяти
В такой памяти
п
размещени
ие и поисск информации в ЗУ основваны на иси
пользоовании ад
дреса байта или сллова. Адресом служ
жит поряядковый номер
н
ячеейки ЗМ
М, в которрой это сллово разм
мещается.. Структуурная схеема адресн
ной памяяти
объемом N n-раазрядныхх слов имееет следую
ющий вид
д
Рис. 25. Структурн
Р
С
ная схемаа адресной
й памяти объемом
м n-разряд
дных словв
П кажд
При
дом обращ
щении к ЗУ
З необхо
одимо укаазывать н
номер (адр
рес) ячей
йки
памяти
и, в которрой размеещается нужная
н
ин
нформаци
ия. Для приема адр
реса А сллужит реегистр ад
дреса RGA
A. Этот адрес
а
деш
шифруетсся дешиф
фратором адреса DC,
D
которы
ый форми
ирует сиггнал на од
дном из своих
с
выхходов. Прри этом номер
н
этоого
выход
да равен самому
с
ад
дресу А. Таким
Т
об
бразом, деешифратоор DC укаазывает нон
мер яч
чейки пам
мяти, к кооторой прроисходитт обращен
ние. При чтении информац
и
ии
62
из ЗУ устройство управления формирует управляющий сигнал «чтение», под
действием которого прочитанное из ЗУ слово поступает в усилители чтения, а
оттуда в регистр информации RGI.
Занесение прочитанного слова в RGI происходит под действием управляющего сигнала “Прием информации из ЗМ”. Аналогично происходит запись
информации в ЗМ. При этом записываемое слово поступает с ШD в регистр
RGI, а оттуда через усилитель записи под действием сигнала «запись» в выбранную ячейку ЗМ. Любой цикл обращения к памяти инициируется поступлением сигнала «обращение». На УУ поступают также сигналы «чтение» и «запись», которые указывают вид выполняемой в ЗУ операции (запись или чтение).
Для построения адресной памяти используются микросхемы памяти, в
состав которых кроме ЗМ входят также усилители чтения и записи, а также дешифратор памяти. Отличительным признаком адресной памяти является организация доступа к ячейкам памяти по адресам, то есть по номерам, которые поступают на вход ЗУ в закодированном виде, затем декодируются тем или иным
образом для выбора определенного запоминающего элемента (ЗЭ) или их группы. Подобная схема соответствует в большей степени устройствам с Мпоиском, для которых время доступа является постоянной величиной, не зависящей от адреса.
Адресная память с М-поиском (под которой чаще всего подразумевают
полупроводниковую память) на самом общем уровне включает в себя массив
запоминающих элементов (триггеров, регистров, управляемых конденсаторов и
т.д.), адресные дешифраторы для декодирования адреса ячейки в управляющие
импульсы по шинам управления, усилители адресных и разрядных линий, а
также все остальные необходимые логические схемы для осуществления выборки, считывания и записи и управления ЗУ. Различные варианты организации
памяти с М-поиском связаны, прежде всего, с различными способами построения массива ЗЭ и декодирования адреса. С этой точки зрения выделяют память
типа 1D, 2D, 2,5D, 3D, 4D - по количеству измерений массива ЗЭ. В памяти типа 1D массив имеет 1 измерение, то есть адресуется каждый бит памяти. При
достаточно большом объеме ЗУ это приводит к сложным схемам дешифраторов
и огромному количеству служебных линий, трассировка которых внутри кристалла вызывает проблемы, а площадь, занимаемая ими, сопоставима с площадью массива самих ЗЭ. В 2D-памяти (рис. 26) адресуются не отдельные биты, а
слова, что улучшает общую картину.
63
изация памяти типа 2-D
Рис. 266. Органи
Д болььшей экон
Для
номии крристалла необходи
имо испоользовать слова ещ
ще
больш
шей разряд
дности, что
ч входи
ит в проти
иворечие с разрядн
ностью шин
ш данны
ых
ВС, и создает дополните
д
ельные нееудобстваа. Для их преодолеения испо
ользуют оро
п которрой словаа системн
ной разряд
дности (1
16, 32, 644 и
ганизаацию типа 2,5D, при
т.д.) объединяю
ются в грууппы, адррес ячейкки при деккодирован
нии в ЗУ делится на
в
2 частти, большая из нихх использууется дляя выбора группы, а меньшаая – для выбора слова
с
внуттри групп
пы.
П 3D организац
При
о
ции (рис.. 27) масссив ЗЭ имеет
и
дваа измерен
ния, то ессть
выборр ячейки (слова) осуществл
о
ляется по
о двум координат
к
там, при этом адррес
ячейки
и делитсяя на две равные
р
чаасти, каж
ждая из кооторых используеттся для выв
бора одной
о
из линий поо одной из
и двух координат
к
т. В резулльтате и количесттво
линий
й, и сложн
ность адрресных деешифрато
оров умен
ньшается.. Дальней
йшее разввитие таккого подххода привводит к паамяти с ор
рганизаци
ией 4D и т.д.
Р 27. Организац
Рис.
О
ция памятти типа 3D
D
64
Память с В-поиском также использует адресный способ выборки ячейки
(блока) информации, однако в таких устройствах адрес выступает не как источник кода для дешифратора, а скорее как инициализирующее значение для счетчика, который отсчитывает количество последовательно считанных, либо просмотренных блоков. При обнулении счетчика последний блок записывается/считывается из массива накопителя. Физически к памяти такого типа можно
отнести дисковую память (с определенной долей условности, если рассматривать подсистему «головка чтения/записи - дорожка»), а также, в более явном
виде – накопители на магнитной ленте.
Запоминающие устройства с В-поиском в процессе подсчета блоков могут использовать либо внешнюю синхронизацию, либо внутреннюю, то есть
быть самосинхронизируемыми. В последнем случае синхронизация осуществляется с помощью адресных меток, которыми снабжен каждый блок данных, и
которые подсчитываются при выполнении последовательного доступа.
3.3. Безадресная стековая память
В стековой памяти (памяти магазинного устройством типа, организованной по принципу «Последним вошел - первым вышел» - LIFO - "Last In - First
Out") все операции чтения и записи осуществляются относительно указателя
стека (SP-stack pointer). Указатель стека указывает на ячейку памяти, содержащую последнее внесенное в стек слово. Стековая память может организовываться программно-аппаратным или аппаратным способом. Команды обращения к стеку не содержат адресной части, либо эта часть является относительной
величиной, прибавляемой к указателю. Это позволяет сократить длину программы, так как нет необходимости указывать достаточно длинные адреса, а
также - упростить схему ЗУ при аппаратной реализации стека.
В то же время при работе со стековой памятью приходится осуществлять
фактически последовательный доступ, кроме того, может происходить т.н. переполнение стека при попытке записать в полностью заполненный стек очередное значение, либо при считывании из пустого стека.
Использование стековой памяти будет более эффективным, если процессор, работающий со стеком, будет поддерживать специальные стековые команды – не только «занести стек» и «считать из стека», но и такие, как «сложить
два числа на вершине стека», «переставить элементы стека» и т.д. Такие команды часто используются в RISC-процессорах, микроконтроллерах, управляющих
ЭВМ.
65
Стековая память представл
С
п
ляет собой
й набор из
и n регисстров, каж
ждый из кок
торых способен
н хранитьь одно маашинное слово. Одноименн
ные разряяды регисстжду собой
й цепями
и сдвига. Поэтому весь наб
бор
ров P11, P2, ..., Pn соединены меж
регисттров можеет рассмаатриватьсся как гру
уппа n-раззрядных сдвигающ
щих регисстров, сооставленн
ных из од
дноименн
ных разрядов регисстров P1, P2,..., Pn
n. Информ
мация в стеке
с
мож
жет продввигаться между
м
реггистрами вверх и ввниз.
Движение вниз: (P
Д
P1) → P22, (P2) → P3,..., а P1 заполлняется данными
д
из
главноой памяти
и.
е вверх: (Pn)
Д
Движени
(
→ Pnn-1, (Pn-1)) → Pn-2, а Pn запоолняется нулями.
н
Рис. 28. Стековая
Р
С
о
организац
ция процеессора
Р
Регистры
ы P1 и P2 сввязаны с АЛУ, обр
разуя два операндаа для вып
полнения
операц
ции. Резулльтат опеерации зап
писываеттся в P1. Следовате
С
ельно, АЛ
ЛУ выпол-няет операцию
.
О
Одноврем
менно с выполнени
ием арифметическкой операц
ции (АО)) осущесттвляетсяя продвиж
жение опеерандов ввверх, не затрагива
з
ая P1, т. е. (P3) → P2, (P4) →
P3 и т. д.
Т
Таким
об
бразом, АО
А исполььзуют под
дразумевааемые адрреса, что уменьшаает
длину команды
ы. В принципе, в команде
к
достаточн
д
о иметь ттолько по
оле, опред
деперации. Поэтомуу компьютеры со стековой
й памятью
ю называю
ют
ляющеее код оп
безадрресными. В то же время кооманды, осуществл
о
ляющие ввызов или
и запомин
нание ин
нформаци
ии из главвной памяяти, требу
уют указаания адрееса операн
нда. Поэттому в ЭВМ
Э
со сттековой памятью
п
и
использую
ются команды перременной длины. НаН
примеер, в KDF-9 команд
ды АО – однослогговые, ком
манды об
бращения к памяти
ии
передаач управлления – тррехслоговвые, остал
льные – двуслоговы
ые.
К
Команды
ы располаггаются в памяти в виде непрерывн
ного масссива слоггов
незави
исимо от границ ячеек
я
пам
мяти. Это позволяеет за один
н цикл об
бращенияя к
памяти
и вызватьь несколькко команд
д.
66
3.4. Ассоциативная память
Под ассоциативной памятью (АП) подразумевают вариант организации
памяти, при котором адресная информация, используемая для выборки слова из
памяти, содержится в самих словах памяти. Чтение/запись осуществляется для
тех слов, адресная часть которых (так называемый «тэг») полностью или частично совпадает с заданной. Ассоциативная память может быть организована
как программным, так и аппаратным путем. При программной реализации понятие АП используется в основном как модель взаимодействия программы
(процессора) с источником данных. Например, в реляционных базах данных,
для ускорения поиска нужной информации широко используются т.н. ключевые поля, которые входят в состав каждой записи БД. Для быстрого поиска по
ключам используют специальные индексные файлы, построенные, например,
по принципу двоичных деревьев. Адресной информацией в данном случае является не номер записи, а содержимое, например, поля кода товара, или фамилии человека. Индексные файлы же позволяют ускорить процедуру поиска.
При аппаратной организации АП большую роль играют, во-первых, аппаратные средства поиска, различные быстродействующие компараторы (схемы
сравнения), а во-вторых, вариант организации поиска. В частности, в АП часто
используется принцип «вертикальной» обработки и разрядных срезов (рис. 29).
При обычной «горизонтальной» обработке (рис. 29, а) для отыскания нужного
слова в массиве ячеек слова просматриваются последовательно, по адресам, то
есть как бы горизонтально, если представить себе массив ячеек как вертикальный столбец. При вертикальной обработке (рис. 29, б) все слова просматриваются одновременно. При этом, если осуществлять сравнение искомого тэга со
всеми разрядами всех тэгов слишком накладно, то используются вертикальные
разрядные срезы (РС) всех слов накопителя. После первого сравнения отсекаются все слова, имеющие, первый бит несовпадающий с заданным тэгом, затем
анализируется следующий РС и т.д.
Таким образом, отличительные особенности АП:
1. Операции в памяти выполняются не над определенной ячейкой. а
относятся сразу к группе или ко всем элементам.
2. Основной операцией в АП является операция поиска или сравнения.
67
Рис. 299. Принци
ип «верти
икальной»» обработтки и разррядных сррезов
3. Время поиска в АП мож
жет не заависеть отт числа яячеек в памяти. При
П
аппараатной оргганизации
и АП выделяют 4 варианта:
в
1. Память
П
с полным параллелльным досступом (оосуществлляется паараллельн
ное
с
сравнени
ие всех тэгов с заданн
ным по всем разрядам) – самы
ый
в
высокопр
роизводиттельный и самый дорогой
д
в
вариант.
2. Память
П
с последоовательноой обрабо
откой раззрядных срезов (Р
РС). Время
п
поиска
(д
доступа) в такой паамяти про
опорцион
нально раззрядности
и тэгов.
3. Память
П
с послледователльной обработко
о
ой слов («гори
изонтальн
ная
о
обработк
ка») – врремя пои
иска проп
порционалльно чисслу слов в памятти.
Ф
Фактичес
ски этот вариант только условно
у
м
можно
оттнести к АП,
А и тоо в
с
случае,
о тэга с заданны
ым осущ
ществляеттся
когда срравнение каждого
а
аппаратн
ым спосообом.
4. ЧастичноЧ
-ассоциаттивная память.
п
Компроми
К
иссный ввариант, в котороом
в
выделяют
тся нескоолько груупп слов (блоков слов), в каждой из
и которы
ых
п
производ
дится посследователльный по
оиск, но все груп
ппы обраб
батываюттся
п
параллел
ьно, либоо - наоборрот, груп
ппы обраб
батываюттся послед
довательн
но,
а внутри группы ведется
в
п
полностью
ю ассоциаативный п
поиск, ил
ли поиск по
с
срезам.
Н рис. 30
На
3 привед
ден пример структтура блокка ассоци
иативной памяти. На
Н
рисункке использованы следующ
щие обозн
начения : RgАП - регистр
р адресноого
признаака, RgМ
М - регисттр маски, RgD - реегистр даанных, КС
С - комби
инационн
ная
68
схема,, RgC - реегистр соввпадений
й, ФС - фо
ормироваттель сигн
налов ( 1 - нет совп
падений; 2 - одн
но совпад
дение; 2 - более од-ного
о
с
совпадени
ия), Н - накопител
н
ль;
(
еле); п - кколичествво адресны
ых
N - колличество слов в усстройствее памяти (накопите
разряд
дов в словве (тэге);
n
n-ый
разрряд исполльзуется для
д указаания заняятости ячеейки; m-р
разрядноссть
собстввенно ин
нформационной чаасти словва, не исспользуем
мой для адресаци
ии.
Маскаа использууется дляя выделен
ния тех раазрядов, которые
к
д
должны участвова
у
ать
в сравн
нении.
А
Ассоциат
тивная паамять применяетсяя в основн
ном в ВС,, в которы
ых решаю
ются задачи распоознаванияя образовв, необходим бысттрый пои
иск инфор
рмации (н
напаратной поддерж
жкой БД).
примеер, в систеемах с апп
Т
Также
АП
П примен
няется в си
истемах виртуальн
в
ной памятти и кэш--памяти для
д
опредееления нееобходим
мости под
дкачки сттраниц и для поиска стран
ниц, подллежащихх замене.
Р 30. Структура
Рис.
С
а блока асссоциативвной памяяти
3.5. Си
истемы памяти
п
с расслоен
нием
Принцип организаации систтем памятти с рассслоением рассчитаан на поввыП
шениее быстрод
действия устройств
у
в памяти,, состоящ
щих из несскольких медленны
ых
устрой
йств, за сч
чет распрределенияя адресно
ого прострранства м
между эти
ими устроойствами
и. (Напом
мним, чтоо адресноое простр
ранство – это колличество независим
мо
адресууемых ячееек памятти). Адреесное просстранствоо делитсяя таким об
бразом, что
ч
соседн
ние по ад
дресам яч
чейки расп
полагаюттся в разн
ных физи
ических усстройстваах.
Логический ад
дрес ячей
йки состооит из фи
изическогго адресаа внутри устройсттва
(блокаа) и номерра блока.
Р
Расслоени
ие памяти
и осущесттвляют дввумя осноовными способами
и.
69
1. Повыш
шение прооизводитеельности памяти за
з счет оодновремеенного сч
читывани
ия/записи
и соседни
их ячеек памяти
п
изз разных физическких устро
ойств по обо
щей шине
ш
данн
ных. Прооизводитеельность увеличиввается за счет пар
раллельноого
подклю
ючения устройств
у
в и их одн
новремен
нной рабооты на об
бщую ши
ину данны
ых.
Недостатком таакого под
дхода явлляется необходимоость испоользовани
ия широккой
ющей по ширине
ш
р
разряднос
сть слов, использууешины данных, часто прревышаю
мых в системе.
2. Исполльзованиее конвейеера памятти. Конвеейер строоится из несколькких
нных усттройств с большим
м временеем доступ
па. Если ссистема может
м
обррамедлен
титьсяя с неболльшой зад
держкой (tц) к несскольким медленн
ным устро
ойствам, то
каждое из них начнет процесс
п
вы
ыборки, и к тому моментуу, как систтема закоонбращение к послед
днему усттройству, первое уже
у выдасст считывваемые даанчит об
ные наа шину данных,
д
затем – втторое и т.д.
т В реззультате рреальная производ
дительноость системы будеет опредееляться не больши
им tдост, а маленьккой велич
чиной tц.(рис. 31)
Рис. 31. Исполльзованиее конвейеера памятти
С
Системы
расслоен
ния памяяти примеенялись и примен
няются в различны
ых
ВС, в частности
и - в своее время в ПК типа IBM PC/X
XT, в суп
пер-ЭВМ Cray -1,22, в
ных проц
цессорах. Похожи
ие принци
ипы конввейеризац
ции работты
другихх векторн
памяти
и примен
няются в совремеенных усттройствахх синхроонной дин
намическкой
памяти
и (SDRAM
M).
70
3.6. Понятие о виртуальной памяти
Виртуальная (от virtual - "кажущийся") память (ВП) - это система организации памяти, при которой процессору (программе) предоставляется адресное
пространство, превышающее физическое адресное пространство ОЗУ системы
за счет внешней памяти. Задачей построения ВП является сведение к минимуму
потерь производительности при вынужденном обращении к внешней памяти.
Виртуальная память может быть организована программно, программно аппаратно и аппаратно. Как правило, в современных ВС программноаппаратная организация ВП заключается в использовании операционной системой аппаратной поддержки ВП, заложенной в процессорах общего назначения.
Виртуальная память может иметь страничную, сегментную или странично-сегментную организацию. При страничной организации память представляется совокупностью страниц фиксированной длины (2-16 Кбайт). При сегментной организации память представляет собой набор сегментов, то есть логически
связанных блоков памяти различного размера.
Для виртуальной памяти большое значение имеет алгоритм подкачки, то
есть способ замены страниц в ОЗУ на страницы во внешней памяти, к которым
произошло обращение. При аппаратной организации виртуальной памяти система подкачки использует ассоциативную память страниц. Стратегии замены
страниц в виртуальной памяти могут быть самыми различными:
1. Наиболее давнее использование (по времени)
2. Наиболее редкое использование.
3. По очереди (по принципу FIFO)
4. Случайным образом.
5. "Наилучший" выбор - гибкое сочетание различных стратегий.
Варианты организации КЭШ-памяти
Обособленным вариантом ВП можно считать т.н. кэш-память (от фр.
«cache» – скрывать). Это вариант организации системы памяти, предназначенный для ускорения обмена между процессором и оперативной памятью. С виртуальной памятью кэш-память роднит общий принцип – ускорение за счет размещения наиболее активно используемых данных и кода в более быстрой памяти, но между ВП и кэш-памятью существует также множество различий, которые можно проиллюстрировать следующей таблицей:
71
Сравнение виртуальной и кэш-памяти
Виртуальная память
Кэш-память
Таблица 5
1. Организуется для ускорения
обмена между процессором и
внешней памятью (ОЗУ и ВнП)
1. Организуется для ускорения обмена
между ЦП и ОЗУ
2. Обмен страницами по 2-16Кб
2. Обмен строками (сотни байт)
3. Ускорение до 1000 раз
3. Ускорение до 10 раз
4. При подкачке ЦП может
переключаться на другую задачу
4. При подкачке ЦП ожидает ее
завершения
5. Адресное пространство ВП равно 5. Адресное пространство кэш-памяти
сумме адресного пространства ОЗУ и равно адресному пространству ОЗУ
ВнП
6. В ОЗУ хранятся копии или оригиналы страниц ВП
6. В буферной памяти хранятся копии
строк ОЗУ
7. ВП. программно. Доступна
7. Кэш-память программно недоступна.
(Можно заметить, что под кэш-памятью иногда понимают не систему организации памяти, а саму буферную память (БП), используемую для ускорения
обмена процессора с ОЗУ.)
Небольшое значение ускорения из-за использования кэш-памяти по сравнению со значительным ускорением при использовании виртуальной памяти
можно объяснить большой разницей между временем доступа к дисковой памяти (10-ки микросекунд) и оперативной (10-ки наносекунд), и сравнительно
небольшой – между временем доступа к оперативной памяти и к буферной памяти (наносекунды). Заметим, что буферная память в составе кэш-памяти
обычно строится на базе быстродействующего статического ОЗУ на триггерах.
Системы кэш-памяти можно классифицировать следующим образом:
1. По способу отображения строк основной памяти на строки буферной
памяти:
o полностью ассоциативная кэш-память (любая строка основной памяти
может размещаться в любой строке буферной памяти – самый дорогой и
самый производительный вариант);
o кэш-память с прямым отображением (каждая строка основной памяти
может размещаться только в одной определенной строке основной
памяти - самый простой и наименее производительный вариант);
o частично - ассоциативная или множественно-ассоциативная кэш-память
(компромиссный вариант, при котором основная память делится на мно-
72
жества сттрок, каж
ж
ждое множ
жество оттображаеттся на грууппу стро
ок в буфеерн памяяти, при этом внутрри группы
ной
ы действуует принц
цип полно
ой ассоци
иат
тивности
и; при колличестве групп
г
= 1 получаеем полносстью ассо
оциативнуую
к
кэш-памя
ять, при количесттве групп
п = коли
ичеству строк -кэш
ш-памятьь с
п
прямым
о
отображе
нием).
2 По сп
2.
пособу пеереноса информац
и
ции из кээш-памятти в осно
овную (тт.н.
«свопп
пинг»):
- проостой сввоппинг (Write Through - когдаа инфоррмация, записанн
ная
прооцессором
м в кээш-памятьь, перен
носится в основвную то
олько при
п
неообходимости замен
ны строки
и);
- скввозной свооппинг (W
Write Back - когда информаация запи
исанная пр
роцессороом
в кээш-памятть, одноврременно переноси
п
ится в осн
новную, тто есть кээш работаает
толлько на чтение; этот ваариант менее
м
прроизводиттельный, но боллее
над
дежный).
Р
Рассмотр
рим подрообнее варрианты оттображени
ия строк основной
й операти
ивной паамяти на буферную
ю памятьь на прим
мере условной систтемы пам
мяти с 16-ю
строкаами в осн
новной паамяти (ОП
П) и 4 сттроками буферной
б
памяти (БП).
(
Таккое
неболььшое коли
ичество строк
с
выб
брано для простоты
ы изложен
ния.
1. Пол
лностью ассоциат
тивная кэш-памя
к
ять (кэш--память с произво
ольным оттображен
нием). Прри таком
м вариантте построения кэш
ш-памяти в любой строке БП
Б
можетт располаггаться лю
юбая строкка из ОП (рис. 32)..
Рис. 32. (RGАлог
Р
(
-регистрр логическкого адрееса, RG D - регисстр данны
ых,
хранящ
щий всю строку изз БП)
П
Производ
дительноссть систем
мы с кэш--памятью
ю, или велличина
73
искомой строкки в БП : Pкп = f(Phit), где Phiit – верооятность попадани
ия,
ность проомаха).
Pmiss – вероятн
В свою очередь,
о
в
вероятнос
сть попадания зави
исит как оот объема буферн
ной
памяти
и (или – от
о соотноошения об
бъема БП
П и ОП), так
т и от кколичествва комбин
наций раазличныхх строк ОП
П, которы
ые могут размещатться в БП
П. Для расссматривааемого варианта
в
о
отображе
ения такоее количесство комб
бинаций рравно
K1 = 2N
N!/(2N-2n)!,
где 2N
N - колич
чество сттрок ОП, 2n - кол
личество строк БП
П (в данн
ном случ
чае
N = 4,nn=2, 2N=
=16,2n = 4).
4
2 Кэш-паамять с прямым отображ
2.
жением. При
П таком вариан
нте построоения кээш-памяти
и любая строка
с
изз ОП мож
жет располлагаться только в одной коонкретноой строкее БП (рис. 33).
Т
Такой
варриант явлляется сам
мым дешеевым, но и самым медленн
ным вариаантом рееализации
и, посколььку колич
чество ко
омбинаций различн
ных строкк ОП, котторые могут
м
разм
мещаться в БП, сууществен
нно меньш
ше, чем д
для полно
остью асссоциативвной КП: K2 = 2N.
Рис. 33. Кэш-памя
Р
К
ять с прям
мым отобр
ражением
м
3 Множ
3.
жественн
но-ассоци
иативная
я (частич
чно-ассоц
циативнаяя, ассоци
иативнаяя по мноожеству) кэш-пам
мять. Пр
ри таком
м вариантте постро
оения кэшпамяти
и (рис. 344) все мноожество строк
с
основной пам
мяти разб
бивается на
н несколлько под
дмножесттв (количеество котторых раввно 2s). Каждое поодмножество отобрражаетсяя на груп
ппу строк в буферн
ной памятти, внутрри группы
ы действу
ует принцип
полной
й ассоциаативности
и, то есть любая сттрока из данного
д
п
подмножеества мож
жет
располлагаться в любой строке
с
дан
нной груп
ппы.
74
Такой варриант явлляется прромежуточ
Т
чным, ком
мпромисссным вар
риантом мем
жду поолностью
ю ассоциаативной кэш-памят
к
тью и кэш
ш-памятью
ю с прям
мым отобрражениеем. Колич
чество ком
мбинаций
й
K3 = 2n(2N--S!)/(2N-S-22n-S)!,
П s=0 получаем
При
м полносттью ассоц
циативную кэш-паамять (ед
динственн
ное
подмн
ножество)), при s=nn получаеем вариан
нт кэш-паамяти с п
прямым отображен
нием (количество подмнож
жеств равн
но количееству строк в БП).
Рис. 34. Множеств
Р
М
венно-ассоциативн
ная кэш-п
память
В общем случае наа ускорен
ние кэш-п
памяти, кооторого она позвол
ляет достичь, влияет
в
ряяд параметтров:
- прежд
де всего, - размер кэш-памя
к
ти;
- способ отображ
жения стррок памятти;
- соотноошение быстродей
б
йствия устройств ОЗУ
О и буф
ферной памяти;
- вариан
нт свопин
нга.
П
Первые
т
три
парам
метра вли
ияют на вероятноость попаадания сл
лова в кэшпамятьь (т.н. "cache hit",, при отссутствии попадани
ия происхходит кэш
ш-промахх –
"cachee miss", прриводящи
ий к необ
бходимостти подкач
чки из оссновной памяти),
п
к
которая непосред
дственно влияет
в
наа ускорени
ие в систееме с кэш
ш-памятью
ю.
Э
Эффектив
вное врем
мя обращеения к кэш
ш-памяти
и:
=
t обрКП tПАП + P tобрБП
П + (1-P) (tПАП
(
+ tобрБП
t
+ 2 tобрОП
П) где tПА
АП
− врем
мя поискаа адресногго признаака ;
Р − верояятность поопадания в кэш ; tо
обрБП − время
в
обрращения к буферной
памяти
и; tобрОП
П − время обращения к осно
овной опееративной
й памяти.
В многоп
процессоррных систтемах с общей
о
(раазделяемоой) памяттью, в котторых используеттся локалльная дляя каждого
о процесссорная кэш
ш-памятьь (буферн
ная
блема обееспеченияя непроти
иворечивоого соответствия ини
памятьь), возниккает проб
75
формации в разделяемой ОП и локальных копиях строк ОП в различных локальных блоках БП, известная как проблема когерентности кэшей.
В общем случае проблема сводится к тому, что запись одним процессором информации в свою буферную память не сразу приводит к изменению соответствующей ячейки в ОП, и, соответственно, другие процессоры, обращающиеся к этой ячейке ОП, либо к ее копиям в своих модулях БП, видят «старую»
информацию. В особенности это влияет на системы, использующие систему
«почтовых ящиков» (ячеек ОП) для обмена заданиями между процессорами.
В таких системах могут использоваться различные методы разрешения
указанной проблемы:
- запрещение переноса в кэш-память «почтовых ящиков» и другой служебной информации, используемой при обмене;
- фиксирование попадания в кэш-память подобных ячеек и их принудительное синхронное обновление во всех локальных копиях на аппаратном
уровне;
- ограничение на максимальное количество чтений ячеек кэш-памяти
(БП), подкачка из ОП при достижении максимума;
- информирование всех процессоров о попадании разделяемой информации в чью-либо БП.
- применение в многопроцессорных системах кэш-память со сквозным
свопингом (сквозной записью).
Глава 4. ОРГАНИЗАЦИЯ ПРОЦЕССОРОВ
4.1. Основные характеристики процессора
Процессор характеризуется:
1) тактовой частотой, определяющей максимальное время выполнения
переключения элементов в ЭВМ;
2) разрядностью, т.е. максимальным числом одновременно обрабатываемых двоичных разрядов.
Разрядность процессора обозначается m/n/k/ и включает: m – разрядность
внутренних регистров, определяет принадлежность к тому или иному классу
процессоров; n – разрядность шины данных, определяет скорость передачи информации; k – разрядность шины адреса, определяет размер адресного пространства.
Например, МП i8088 характеризуется значениями m/n/k=16/8/20;
76
33) архитеектурой. Понятие
П
архитекту
уры проц
цессора включает в себя си
истему команд
к
и способы
ы адресац
ции, возмо
ожность совмещен
ния выпо
олнения кок
манд во времеени, нали
ичие допоолнительн
ных устройств в составе процессор
п
ра,
ципы и реж
жимы егоо работы. Выделяю
ют поняти
ия микроаахитектур
ры и макрропринц
архитеектуры.
А
Архитект
тура проц
цессора – это ап
ппаратнаяя организзация и логическкая
структтура проц
цессора, регистры,
р
, управляющие схемы, ариф
фметико--логическкие
устрой
йства, зап
поминающ
щие устроойства и связываю
с
ющие их и
информац
ционные мам
гистраали.
А
Архитект
тура – этоо системаа команд, типы обррабатываеемых дан
нных, реж
жимы адрресации и принцип
пы работы
ы микроп
процессорра.
В общем
м случае под
п архи
итектурой ЭВМ поонимаетсяя абстракктное преедставлеение маш
шины в терминах
т
х основны
ых функц
циональн
ных моду
улей, язы
ыка
ЭВМ, структурры данныхх.
4.2. Сттруктураа типовогго процесссора
Архитекттура типи
А
ичной небольшой вычисли
ительной системы
ы на осноове
ЭВМ показана
п
на рис. 35. Такая ЭВМ
Э
содержит всее 5 основных блокков: устроойство ввода информац
и
ции, упрравляющеее устроойство ((УУ), ар
рифметиккопроцессор
ра), запом
милогичееское усттройство (АЛУ) (ввходящиее в составв микроп
нающи
ие устрой
йства (ЗУ)) и устрой
йство выввода инфоормации.
Рис. 35. Архитекту
Р
А
ура типоввого микр
ропроцесссора
М
Микропр
оцессор координи
к
ирует рабо
оту всех устройств
у
в цифровой систем
мы
с помоощью ши
ины управвления (Ш
ШУ). Пом
мимо ШУ имеется 16-разрядная адреес-
77
ная ши
ина (ША)), котораяя служит для выбо
ора опред
деленной ячейки памяти, поорта ввоода или порта
п
выввода. По 8-разрядн
ной инфоормационн
ной шинее или ши
ине
данны
ых (ШД) осуществл
о
ляется дввунаправл
ленная пересылка д
данных к микропрроцессорру и от микропроц
м
цессора. Важно
В
оттметить, что
ч МП м
может по
осылать ини
формаацию в паамять ЭВМ
М или к одному
о
изз портов вывода,
в
а также по
олучать ини
формаацию из памяти
п
или от одноого из пор
ртов ввода.
П
Постоянн
ное запом
минающеее устройсство (ПЗУ
У) в ЭВМ
М содерж
жит некотторую пррограммуу (на пракктике проограмму инициали
и
зации ЭВ
ВМ). Прогграммы мом
гут бы
ыть загруужены в запоминающее устройство
у
о с прои
извольной
й выборккой
(ЗУПВ
В) и из вн
нешнего запоминаю
ющего усстройства (ВЗУ). Э
Это програаммы полльзоватееля.
В качествве примерра, иллюсстрирующ
щего рабооту ЭВМ,, рассмоттрим проц
цедуру, для реаллизации которой
к
н
нужно
вы
ыполнить следующ
щую посл
ледователльность элементаарных опеераций:
1. Нажатьь клавишуу с буквой
й "А" на клавиатур
к
ре.
2 Поместтить буквву "А" в память ЭВ
2.
ВМ.
3 Вывестти букву "А"
3.
" на экрран диспл
лея.
Э типи
Это
ичная прооцедура ввода-запо
оминанияя-вывода, рассмотр
рение котторой даает возмож
жность поояснить принципы
п
ы использзования неекоторых
х устройсттв,
входящ
щих в ЭВ
ВМ.
Н рис. 36
На
3 привед
дена подрробная ди
иаграмма выполнеения проц
цедуры вввода-зап
поминанияя-вывода.
Р 36. Диаграмм
Рис.
Д
ма выполн
нения про
оцедуры ввода-запо
в
оминанияя-вывода
78
Обратите внимание, что команды уже загружены в первые шесть ячеек
памяти. Хранимая программа содержит следующую цепочку команд:
1. Ввести данные из порта ввода 1.
2. Запомнить данные в ячейке памяти 200.
3. Переслать данные в порт вывода 10.
В данной программе всего три команды, хотя на рис. 2.2 может показаться, что в памяти программ записано шесть команд. Это связано с тем, что команда обычно разбивается на части. Первая часть команды 1 в приведенной
выше программе - команда ввода данных. Во второй части команды 1 указывается, откуда нужно ввести данные (из порта 1). Первая часть команды, предписывающая конкретное действие, называется кодом операции (КОП), а вторая
часть - операндом. Код операции и операнд размещаются в отдельных ячейках
памяти программ. На рис. 36 КОП хранится в ячейке 100, а код операнда - в
ячейке 101 (порт 1); последний указывает, откуда нужно взять информацию.
В МП на рис. 36 выделены еще два новых блока – регистры: аккумулятор
и регистр команд.
Рассмотрим прохождение команд и данных внутри ЭВМ с помощью занумерованных кружков на диаграмме. Напомним, что процессор – это центральный узел, управляющий перемещением всех данных и выполнением операций.
Итак, при выполнении типичной процедуры ввода-запоминания-вывода в
ЭВМ происходит следующая последовательность действий:
1. Процессор выдает адрес 100 на шину адреса. По шине управления поступает сигнал, устанавливающий память программ (конкретную микросхему)
в режим считывания.
2. ЗУ программ пересылает первую команду ("Ввести данные") по шине
данных, и процессор получает это закодированное сообщение. Команда помещается в регистр команд. Процессор декодирует полученную команду и определяет, что для команды нужен операнд.
3. МП выдает адрес 101 на ША. ШУ используется для перевода памяти
программ в режим считывания.
4. Из памяти программ на ШД пересылается операнд "Из порта 1". Этот
операнд находится в программной памяти в ячейке 101. Код операнда передается по ШД к МП и направляется в регистр команд. Процессор теперь декодирует полную команду ("Ввести данные из порта 1").
5. Процессор, используя ША и ШУ, связывающие его с устройством вво-
79
да, открывает порт 1. Цифровой код буквы "А" передается в аккумулятор внутри процессор и запоминается. Важно отметить, что при обработке каждой команды процессор действует согласно процедуре выборки-декодированияисполнения.
6. Процессор обращается к ячейке 102 по ША. ШУ используется для перевода памяти программ в режим считывания.
7. Код команды "Запомнить данные" подается на ШД и пересылается в
МП, где помещается в регистр команд.
8. Процессор дешифрирует эту команду и определяет, что для нее нужен
операнд. Процессор обращается к ячейке памяти 103 и приводит в активное состояние вход считывания микросхем памяти программ.
9. Из памяти программ на ШД пересылается код сообщения "В ячейке
памяти 200". Процессор воспринимает этот операнд и помещает его в регистр
команд. Полная команда "Запомнить данные в ячейке памяти 200" выбрана из
памяти программ и декодирована.
10. Теперь начинается процесс выполнения команды. Процессор пересылает адрес 200 на ША и активизирует вход записи, относящийся к памяти данных.
11. Процессор направляет хранящуюся в аккумуляторе информацию в
память данных. Код буквы "А" передается по ШД и записывается в ячейку 200
этой памяти. Выполнена вторая команда. Процесс запоминания не разрушает
содержимого аккумулятора. В нем по-прежнему находится код буквы "А".
12. Процессор обращается к ячейке памяти 104 для выбора очередной команды и переводит память программ в режим считывания.
13. Код команды вывода данных пересылается по ШД к процессор, который помещает ее в регистр команд, дешифрирует и определяет, что нужен операнд.
14. Процессор выдает адрес 105 на ША и устанавливает память программ
в режим считывания.
15. Из памяти программ по ШД к процессор поступает код операнда "В
порт 10", который далее помещается в регистр команд.
16. Процессор дешифрирует полную команду "Вывести данные в порт
10". С помощью ША и ШУ, связывающих его с устройством вывода, процессор
открывает порт 10, пересылает код буквы "А" (все еще находящийся в аккумуляторе) по ШД. Буква "А" выводится через порт 10 на экран дисплея.
80
В большинстве микропроцессорных систем (МПС) передача информации
осуществляется способом, аналогичным рассмотренному выше. Наиболее существенные различия возможны в блоках ввода и вывода информации.
Подчеркнем еще раз, что именно процессор является ядром системы и
осуществляет управление всеми операциями. Его работа представляет последовательную реализацию микропроцедур выборки-дешифрации-исполнения. Однако фактическая последовательность операций в МПС определяется командами, записанными в памяти программ.
Таким образом, в МПС процессор выполняет следующие функции:
- выборку команд программы из основной памяти;
- дешифрацию команд;
- выполнение арифметических, логических и других операций, закодированных в командах;
- управление пересылкой информации между регистрами и основной памятью, между устройствами ввода/вывода;
отработку сигналов от устройств ввода/вывода, в том числе реализацию
прерываний с этих устройств;
- управление и координацию работы основных узлов МП.
Процессоры можно классифицировать, например, по следующим признакам:
1. По используемой системе счисления:
- работающие в позиционной системе счисления;
- работающие в непозиционной системе счисления (например, СОК).
2. По способу обработки разрядов:
- с параллельной обработкой разрядов;
- с последовательной обработкой;
- со смешанной обработкой (последовательно-параллельной).
3. По составу операций:
- процессоры общего назначения;
- проблемно-ориентированные;
- специализированные.
4. По месту процессора в системе:
- центральный процессор (ЦП);
- сопроцессор;
- периферийный процессор;
- канальный процессор (контроллер канала ввода/вывода);
81
- процессорный элемент (ПЭ) многопроцессорной системы.
5. По организации операционного устройства (ОУ):
- с операционным устройством процедурного типа (I-процессоры) с преимущественно микропрограммным правлением; процессоры с блочным операционным устройством;
- процессоры с конвейерным операционным устройством(с арифметическим конвейером).
6. По организации обработки адресов:
- с общим операционным устройством;
- со специальным (адресным) операционным устройством.
7. По типу операндов:
- скалярный процессор;
- векторный процессор;
- с возможностью обработки и скалярных, и векторных данных.
8. По логике управления процессором:
- с жесткой логикой управления; с микропрограммным управлением.
9. По составу (полноте) системы команд:
- RISC (Reduced Instruction Set computer - компьютер с сокращенным
набором команд);
- CISC (Complete Instruction Set Computer – компьютер с полным набором
команд);
- CISC - процессор с внутренними RISC-подобными инструкциями.
10. По организации управления потоком команд / способу загрузки исполнительных устройств:
- с последовательной обработкой команд;
- с конвейером команд;
- суперскалярные процессоры;
- процессоры с длинным командным словом (VLIW – Very Long
Instruction Word) и т. д.
Классификация, приведенная выше, не может считаться полной, так как
количество типов процессоров достаточно велико и по своим архитектурам
процессоры весьма многообразны.
4.2. Логическая организация процессора общего назначения
Схема, отражающая логическую организацию некоего усредненного процессора общего назначения, представлена на рис. 37. В основе структуры про-
82
цессорра лежит взаимосввязь оперрационной
й и управвляющих частей. Операцио
О
онные усстройстваа процесссора (средства обр
работки, исполниттельные устройств
у
ва)
включ
чают в общ
щем случ
чае операц
ционные устройсттва (ОУ) с фиксиро
ованной заз
пятой (целочиссленное ядро,
я
АЛУ
У), ОУ с плавающ
щей запятоой (число
овой сопрроной
цессорр или ядрро с плаваающей запятой), устройствоо для реаализации десятичн
арифм
метики и возможно
в
о устройсттва для об
бработки строк и м
массивов..
О
Отметим,
, что в неекоторыхх процесссорах отд
дельно реализуетсяя специалльное усстройствоо для вы
ычисленияя адресовв (так наазываемаяя разнесеенная – ded
coupleed – архиттектура), в других процессо
орах вычи
исление ад
дресов пр
роисходитт в
общем
м операци
ионном усстройствее. Операц
ционное устройств
у
во неразры
ывно связзано с наиболее быстродей
б
йствующ
щей памятьью ВМ – с локальной регисстровой пап
ю процесссора. Выд
деление регистров в отделььный блокк на схем
ме призваано
мятью
подчерркнуть саамостоятеельное зн
начение, которое
к
п
приобрета
ают регисстры в ун
ниверсалльных прооцессорахх – они не
н просто
о являютсся частью
ю операци
ионных усстройствв, а исполльзуются для хран
нения разл
личной информац
и
ии как пр
ри обрабоотке, такк и при ввводе-выводе. Целоочисленны
ые регисттры объед
диняютсяя в блок рер
гистроов общегоо назначеения (РОН
Н), регисттры с плаавающей запятой – в отделльный бллок (в неккоторых процессор
п
рах эти многоразр
м
рядные реегистры использую
и
ются и каак векторрные регистры в сп
пециальны
ых режим
мах, в друугих векто
орные реггистры вынесены
в
ы в отделььный блокк).
Рис. 377. Логичееская оргаанизация усреднен
нного прооцессора ообщего наазначенияя
83
Кроме упомянутых регистров можно выделить набор специальных
управляющих регистров, используемых для управления режимами работы процессора, функционированием его различных подсистем, управления памятью и
т.д. Средства управления процессором выполняют разнообразные функции, которые включают: управление системой, программой и командами. Управление
системой подразумевает управление прерываниями, остановом и запуском процессора, обеспечение отладочного режима и вообще выбор режимов работы
процессора и т.д. Управление программой включает обеспечение выполнения
ветвлений и циклов, вызовов и возвратов из подпрограмм и т.д. Средства
управления командами обеспечивают выполнение машинных циклов работы
процессора, то есть выборки команды, ее дешифрации, собственно управления
выполнением команды, управление записью результатов. В данной подсистеме
могут реализовываться собственно управляющие автоматы, отвечающие за
реализацию алгоритмов, заложенных в командах процессора (то есть за реализацию микрокода процессора). В некоторых случаях подобные подсистемы относят к УУ, в других – включают в состав собственно средств обработки, то
есть рассматривают как часть АЛУ и числового сопроцессора, что в принципе
не так важно.
Помимо выполнения операций, вычисления адресов и программного
управления этими процессами, процессор должен содержать средства для обеспечения интерфейса, как с оперативной памятью, так и устройствами (интерфейсы ввода-вывода). В состав интерфейса с памятью могут включаться буферная память (кэш-память), средства управления доступом и защиты памяти.
Интерфейс с каналами ввода-вывода включает буферы данных, систему управления приоритетами, входящую в подсистему прерываний процессора, и т.д.
Под системными средствами понимают встроенные схемы синхронизации, возможно таймеры, какие-то дополнительные схемы управления, сброса и
т.д.
4.3. Операционные устройства процессоров
4.3.1. Операционные устройства процедурного типа и с жесткой
структурой. Понятие об I-процессорах и M-процессорах
Операционные устройства процессоров могут строиться с большей или
меньшей степенью универсальности, могут быть более простыми, универсальными, требующими большого объема микрокода для реализации всех необходимых алгоритмов операций, либо более сложными и специализированными,
84
но за счет этого более производительными и не требующими большого объема
управляющего микрокода. Первые устройства можно назвать устройствами
процедурного типа, так как они требуют для реализации какого-либо алгоритма
арифметической операции выполнения последовательности действий, заданной
во времени (то есть процедуры).
Устройства второго типа, рассчитанные на аппаратную реализацию алгоритмов вычислений, можно назвать устройствами с жесткой структурой. (Отметим, что гибкость устройств первого типа заключается не в возможности перестройки их структуры, а в возможности выполнения на заданной структуре
большего числа различных алгоритмов.) Примером устройств процедурного
типа могут являться, до некоторой степени, устройства для выполнения косвенного умножения. Такие устройства после небольшой доработки могут быть
использованы и для реализации других операций (алгоритмов), например, для
обычного сложения со знаком, для выполнения деления или операций с плавающей запятой. В предельном случае наиболее универсальной схемой может
являться обычный накапливающий сумматор, дополненный схемами выполнения логических операций. С другой стороны, специализированный аппаратный
умножитель, например, матричный, является примером устройства с жесткой
структурой, рассчитанного только на выполнение конкретной операции, зачастую определенной разрядности и в определенной кодировке. Для создания более или менее универсального ОУ необходимо иметь набор таких схем для всех
требуемых операций, либо сочетание нескольких специализированных устройств с одним универсальным.
Операционные устройства процедурного типа могут быть построены различными способами. Примером процессоров с более жестким принципом построения операционной части процедурного типа являются так называемые
I-процессоры, у которых за определенными регистрами закреплены определенные операции (рис. 38). На рисунке ША и ШД – соответственно шины адреса и
данных, Acc – аккумулятор, КС – комбинационные схемы, ТП – триггеры признаков, УУ – устройство управления. Разные регистры соединены с разными
операционными элементами (КС) и по-разному соединены друг с другом. Такое
разнесение операций по регистрам за счет наличия нескольких операционных
элементов в схеме позволяет распараллелить выполнение некоторых вычислений и тем самым повысить производительность. С другой стороны, такая организация подчас лишена необходимой гибкости и требует частых пересылок
информации между регистрами.
85
Рис. 38. Примерр процессоров с жестки
Р
им прин
нципом построен
ния
операц
ционной части
ч
прооцедурногго типа (II-процессооры)
В процесссорах с магистрал
м
льной арх
хитектуроой (процеессоры M-типа,
M
и
или
процесссоры с общим АЛУ) имеется
и
одно
о
обррабатываю
ющее усттройство –
суммаатор, либоо АЛУ (н
например,, табличн
ное), с которым сввязаны вссе регистрры
из блоока РОН (ррис. 39).
Р
Регистры
ы являютсся в данноом случаее равнопрравными, каждая пара
п
регисстров моожет учасствовать в любой операции
о
. АЛУ свяязано с реегистрами
и тремя мам
гистраалями – магистрал
м
ли A и B служат
с
дл
ля подачи
и операнд
дов в АЛУ
У, а магисстраль C – для зап
писи резуультата в выбранны
ый регисттр из блокка РОН.
Рис. 39. Процессор
Р
П
ры с маги
истрально
ой архитеектурой (п
процессоры M-тип
па,
или прроцессоры
ы с общим
м АЛУ)
86
Иногда один из регистров все же выделяется как особый, в котором могут
выполняться специальные операции, недоступные для других регистров. В ряде
случаев этот регистр всегда является приемником результата (а иногда обязательно и одним из операндов). Тогда такой регистр называют аккумулятором, а
процессор называют процессором на базе аккумулятора. В принципе, в АЛУ
такого процессора можно разместить какое-то количество специализированных
арифметических устройств жесткой структуры, тогда полученное ОУ будет
чем-то промежуточным между процедурным и жестким.
4.3.2. Блочные операционные устройства
Для повышения производительности процессора при выполнении операций его операционное устройство может строиться по блочному принципу. В
таких блочных ОУ реализуется несколько функционально независимых исполнительных устройств, выполняющих различные операции (или различные
группы операций, например, три блока целочисленного сложения, два – целочисленного умножения, по одному блоку деления, сложения и умножения с
плавающей запятой и т.д.).
Эти устройства работают параллельно, обрабатывая каждое свои операнды. Управление этими устройствами осуществляется с помощью так называемых длинных командных слов (Very Long Instruction Word – VLIW). Командные слова включают инструкции для каждого их исполнительных устройств, а
также операнды или указатели на них.
Преимуществом блочных ОУ является более высокая производительность, достигаемая за счет распараллеливания вычислений. В то же время, использование таких устройств не всегда эффективно, поскольку не всегда есть
возможность загрузить все исполнительные устройства в каждом такте, в результате часть из них простаивает. Более эффективными часто оказываются
конвейерные операционные устройства, поскольку конвейеризовать вычисления в ряде случаев проще, чем распараллелить, что связано с повторением однотипных вычислений в алгоритмах.
4.3.3. Конвейерные операционные устройства
Для конвейеризации вычислений необходимо:
- разбить вычисления на последовательность одинаковых по времени этапов;
- реализовать каждый этап аппаратно в виде ступени конвейера;
- обеспечить фиксацию промежуточных результатов вычислений на вы-
87
ходе каждой ступени в регистрах-защелках.
Напомним, что эффективность конвейера будет тем выше, чем больше
задач будет поступать на его вход.
Типичным примером конвейерных операционных устройств могут служить так называемые матричные умножители. Свое название они получили, вопервых, потому, что включают фактически матрицу операционных элементов
(сумматоров), а во-вторых, поскольку одной из наиболее очевидных сфер их
применения является умножение матриц.
Рассмотрим процесс умножения двух двоичных четырехразрядных положительных чисел:
По косвенной схеме умножения на устройстве с одним сумматором и набором регистров для реализации этого умножения необходимо в общем случае
выполнить 4 шага, на каждом их которых выполняется умножение A на очередной разряд bi, сложение A*bi с текущей суммой частичных произведений и
сдвиг новой полученной суммы на 1 разряд вправо. Таким образом, время на
выполнение этого умножения можно приближенно оценить как:
Tумн = 4(t& + 4* tsm + tsh ),
где t& - задержка на 1 логическом вентиле (при умножении A на bi). В формуле
не присутствуют затраты на сдвиги, так как они задаются жестко путем соединений линеек сумматоров, кроме того, считаем, что все частичные произведения формируются за 1 логическое умножение. Для нашего случая время на умножение оказывается равным 13t&. Таким образом, быстродействие умножителя по сравнению с обычной схемой примерно в 3 раза выше. Кроме того, умножитель может работать в режиме конвейера. В данном случае число его ступеней равно 6 (так как в сумматоре с последовательным переносом придется организовывать три отдельные ступени). Пиковая производительность конвейера
при полной загрузке – 1 результат за 2t&, то есть в 20 раз выше, чем в обычной
схеме. Такой выигрыш достигается за счет дополнительных аппаратных затрат,
которые выше, чем в первом случае примерно в 4-5 раз.
В умножителе Брауна используются несколько основных способов повышения производительности:
- распараллеливание вычислений (одновременное вычисление всех
Abi);
- конвейеризация вычислений (цикл умножения разворачивается в
последовательность ступеней, межразрядные переносы сохраняются и
передаются на следующую ступень);
88
- аппараатная рееализацияя и спеециализац
ция выччислений позволяяет
избежаать расхоодов на сдвиг,
с
кооторый заадается жестко,
ж
сохранени
ие перенооса
также диктуетсся выбран
нным для аппаратн
ной реализзации алггоритмом
м.
К уже упоминаллось, основным эл
Как
лементом
м матричн
ного умно
ожителя явя
ляетсяя сумматоор с сохрранением переносаа (ССП илли Carry Save Add
der – CSA
A).
Его исспользуютт не только в умноожителях
х, но и веззде, где необходим
мо ускори
ить
сложен
ние N чи
исел. Так, на рис. 40.
4 показаан суммаатор для ссложенияя 3 чисел на
базе ССП.
С
Остаановимсяя на принц
ципе посттроения подобных
п
х устройств. Полны
ый
суммаатор (ПС) позволяеет склады
ывать 3 од
дноразряд
дных числла. Обычн
но в качесстве треетьего слаагаемого выступаеет перено
ос, поступ
пающий ллибо с пр
редыдущеего
суммаатора, либ
бо со схем
мы передачи перен
носа. Но если в каачестве тр
ретьего сллагаемогго исполььзовать сооответстввующий разряд
р
трретьего n--разрядно
ого числаа и
не перредавать перенос в следую
ющий одн
норазрядн
ный сумм
матор, то на выхооде
суммаатора сфоррмируетсся сумма в данном разряде и переносс.
Н выход
На
де линейкки таких сумматоров форм
мируютсяя два числа – собсственно сумма раазрядов тррех n-разррядных слагаемых
с
х и суммаа переносов при сллои этих слаагаемых. Сумма эттих двух чисел и представлляет собо
ой значен
ние
жении
суммы
ы трех слаагаемых
S = X + Y + Z = Sxxyz+ Cxyzz.
Л
Линейка
полных сумматорров, обвед
денная на рис. 400 пунктир
ром - этоо и
есть сумматор с сохран
нением пеереноса (ССП). Даанная схеема имеетт 3 входаа и
ыхода (им
меются в виду n-разрядныее входы и выходы)), поэтом
му в литеррадва вы
туре можно
м
всттретить длля нее обоозначение ССП3-22.
Р 40. Сумматор
Рис.
С
р для слож
жения 3 чисел на базе
б
ССП
89
Если под
Е
дать два полученны
п
ых числа на обычн
ный паралллельный
й сумматоор,
то на выходе
в
м получи
мы
им сумму 3 чисел. Если исп
пользоватть не один
н ССП3-22, а
деревоо таких сумматоро
с
ов, как показано
п
на
н рис. 41
4 (ССП88-2), то вы
ыполняеттся
сложен
ние 8 чисел, и так далее – для N чисел
ч
мы
ы используем схем
му ССПN-2.
Факти
ически мы
ы имеем схему,
с
поохожую на
н пирами
идальную
ю, но с од
дной общ
щей
схемой
й передач
чи и ускоррения перреноса.
У
Ускорени
ие схемы на базе ССП
С
по сравнению
с
ю с пираамидальны
ым включ
чением сумматорров зависсит от врремени заадержки параллель
п
ьного сум
мматора со
й ускорен
нного перреноса (СУ
УП)
схемой
K уск =
t сум ⋅ log 2 N
t сум + t эс ⋅ log 3 / 2 N
где tсумм – времяя задержкки паралллельного сумматор
с
ра с СУП
П, tэс – зад
держка поолного одноразря
о
ядного сум
мматора.
Рис. 41. параллель
Р
п
ьного сум
мматора со
о схемой ускоренн
ного перен
носа
П этом
При
м необход
димо отмеетить, что
о для болььшинстваа вариантов СУП усу
корени
ие схемы с ССП по
п сравнен
нию с пи
ирамидалььной возррастает пр
ри увелич
чении раазрядностти слагаем
мых, так как, сооттветственн
но растетт tсум, а tэсс не меняеется. Наа базе бы
ыстродейсствующегго сумматтора на N чисел, аналогич
чного преедставлеенному наа рис. 41, можно поостроить древовид
дный умн
ножитель Уоллеса.
В таком устройств
у
ве умнож
жение вып
полняетсяя в 2 этап
па – на первом
п
фоорi
мирую
ются все частичные
ч
е произвеедения ви
ида A • bi • 2 , на втором – полученны
п
ые
N часттичных произведе
п
ний (где N – коли
ичество раазрядов м
множител
ля без учеета
знаковвых) склаадываютсяя на сумм
маторе с ССПN-2
С
, как показзано на ри
ис. 42 на
90
примеере умнож
жения на 8-ми разррядный множитель
м
ь. По сраввнению с умножиттелем Бррауна мы
ы имеем выигрыш в быстродействии
и за счет и
использоввания болльшего количеств
к
ва ССП, что позвооляет в большей
б
с
степени
рраспаралл
лелить прроцесс слложения частичны
ых произвведений. Конвейер
К
рные ОУ могут исп
пользоватться сам
мостоятелььно, но чааще являю
ются состтавной чаастью ОУ
У процедурного тип
па,
либо блочных
б
О как ап
ОУ
ппаратные ускориттели выпоолнения оопераций.
Р 42. Древовидн
Рис.
Д
ный умноожитель Уоллеса.
У
4.4. Ар
рхитектуура системы комаанд. RISC
C и CISC процессооры
Под архи
П
итектурой
й системы
ы команд (ISA – Innstruction Set Archiitecture) поп
нимаю
ют состав и возмож
жности системы
с
команд,
к
о
общий
взггляд на систему
с
к
команд (СК)
(
и свяязанную с ней миккроархитеектуру прроцессораа с точки зрения
з
пррограммиста. Во многом именно
и
а
архитекту
ура СК оп
пределяетт трактовкку архитеекк
ера вообщ
ще как «…
…абстракктного прредставлеения о вы
ычислителльтуры компьюте
ной маашине с точки
т
зрен
ния прогрраммиста».
И
Историче
ески первые микроопроцессо
оры, появвившиеся в 70-х го
одах XX вев
ка, имели относсительно простую систему команд, что
ч объясснялось небольшим
н
ми
жностями
и интеграальной сххемотехни
ики. По мере
м
увелличения степени
с
и
инвозмож
теграц
ции ИМС разработтчики МП
П старалиссь расширрять систему комаанд и делаать
команд
ды болеее функциоональным
ми, «семан
нтически
и нагружеенными». Это объяяснялосьь, в частн
ности, дввумя момеентами – во-первы
ых, требоованиями экономи
ить
памятьь для разм
мещения программ
м, оставл
лять больш
ше памятти под дан
нные и т.д.,
а во-вторых – возможноостью реализоватьь внутри кристаллла процесссора слоожнструкции
и быстреее, чем при
и их прогграммной реализац
ции.
ные ин
В результтате появвились прроцессоры
ы с больш
шими наб
борами ко
оманд, прричем кооманды эти также зачастую
ю являлиссь достаточно слож
жными. В последсст-
91
вии эти МП назвали CISC - от Complete Instruction Set Computer – компьютер с
полным набором команд или Complex ISС – со сложным набором команд. Типичным примером CISC-процессоров являются процессоры семейства x86 корпорации Intel и ее конкурентов (а также Motorola 68K и другие). Наряду с отмеченными преимуществами процессоры CISC обладали и рядом недостатков, в
частности – команды оказывались сильно неравнозначными по времени выполнения (разное количество тактов), плохо конвейеризовывались, требовали
сложного (и длительного) декодирования и выполнения.
Для повышения производительности стали использовать жесткую логику
управления, что отразилось на регулярности и сложности кристаллов (нерегулярные кристаллы менее технологичны при изготовлении). На кристалле оставалось мало места для РОН и КЭШ.
Кроме того, исследования показали, что производители компиляторов и
просто программисты не используют многие сложные инструкции, предпочитая использовать последовательность коротких.
Разработчики подошли к концепции более простого и технологичного
процессора с некоторым откатом назад – к простым и коротким инструкциям. С
конца 70-х до середины 80-х годов появляются проекты таких процессоров
Стэндфордского университета и университета Беркли (Калифорния) – MIPS и
RISC.
В основу архитектуры RISC (от Reduced Instruction Set Computer –
компьютер с сокращенным набором команд) положены, в частности, принципы
отказа от сложных и многофункциональных команд, уменьшения их количества, а также концентрация на обработку всей информации преимущественно на
кристалле процессора с минимальными обращениями к памяти.
Основные особенности архитектуры RISC:
1.
Уменьшение числа команд (до 30-40).
2.
Упрощение и унификация форматов команд.
3.
В системе команд преобладают короткие инструкции (например,
часто в СК от-сутствуют умножения).
4.
Отказ от команд типа память-память (например, MOVSB в x86).
5.
Работа с памятью сводится к загрузке и сохранению регистров
(поэтому другое название RISC – Load-Store Architecture – архитектура типа
«загрузка-сохранение»).
6.
Преимущественно реализуются 3-х адресные команды, например:
add r1, r2, r3 - сложить r2 с r3 и поместить результат в r1.
92
7.
Большой регистровый файл - до 32-64 РОН.
8.
Предпочтение отдается жесткой логике управления. Преимущества
архитектуры RISC:
1. Облегчается конвейерная, суперскалярная и другие виды параллельной
обработки, планирование загрузки, предвыборка, переупорядочивание и т.д.
2. Более эффективно используется площадь кристалла (больше памяти РОН, кэш).
3. Быстрее выполняется декодирование и исполнение команд – соответственно, выше тактовая частота.
Примерами семейств процессоров с RISC-архитектурой могут служить
DEC Alpha , SGI MIPS, Sun SPARC и другие. Большинство современных суперскалярных и VLIW-процессоров (в т.ч. и Intel) либо имеют архитектуру RISC,
либо реализуют похожие на RISC принципы, либо поддерживают CISCинструкции, но внутри транслируют их в RISC-подобные команды для облегчения загрузки конвейеров и решения других задач.
4.5. Устройства управления процессоров
4.5.1. Назначение и классификация устройств управления
Как уже упоминалось ранее, устройство управления процессора отвечает
за выполнение собственно команд процессора, включая основные этапы (загрузка, декодирование, обращение к памяти, исполнение, сохранение результатов), управление выполнением программ (организация ветвлений, циклов, вызов подпрограмм, обработка прерываний и др.), а также управляет работой
процессора в целом.
Устройства управления классифицируются в зависимости от типа процессора, или - типа управления исполнением команд, который в нем применяется :
устройства управления процессора общего назначения или спецпроцессора;
устройства управления с поддержкой конвейера команд, без такой
поддержки, или - с поддержкой многопотокового конвейера ( в суперскалярных
процессорах), а также - устройство управления процессора с длинным
командным словом;
устройство управления с упорядоченным исполнением команд,
неупорядоченным исполнением, выдачей, или завершением команд (с
поддержкой динамической оптимизации).
93
Кроме того, можно выделить устройства управления, построенные на базе памяти микропрограмм (с программируемой логикой), либо на базе триггерных автоматов (с жесткой логикой).
Мы рассмотрим организацию устройства управления (а вернее пары устройство управления - операционное устройство) для очень простого учебного
RISC-процессора, а затем рассмотрим способы ускорения работы процессора,
основанные на конвейеризации и распараллеливании команд.
4.5.2. Архитектура простого RISC - процессора
Рассмотрим архитектуру простого RISС-процессора на примере некоторого процессора ARC («A RISC Computer») с системой команд, являющейся
подмножеством системы команд процессора SPARC.
Процессор является 32-разрядным (то есть обрабатывает 32-битовые слова в своем АЛУ), разрядность его команд также 32 бита. Адресуемая память –
232 байт или 230 команд. Большинство команд процессора – трехадресные. Все
команды можно разделить на следующие группы:
1. Команды работы с памятью : ld (load - загрузка) и st (store сохранение).
2. Логические команды : and, or, nor, srl (сдвиг), sethi rd, imm22 (установка
старших 22 бит регистра в заданные значения).
3. Арифметическая команда : add (сложение).
4. Команды управления: ветвления be, bneg, bcs, bvs, ba (безусловный
переход), все ветвления в формате be imm22 (относительное смещение),
команда call imm30 -вызов подпрограммы, jmpl (ret) - возврат из
подпрограммы.
Регистры процессора: 32 РОН, IR (instruction register – регистр команды),
PC (program counter – программный счетчик), PSR (Program Status Register –
слово состояния программы – 4 флага). Все регистры – 32- разрядные.
В процессоре поддерживаются следующие режимы с адресации:
•
непосредственная регистровая;
•
косвенная регистровая;
•
косвенная регистровая по базе (индексная).
Адресная арифметика в процессоре реализуется на том же АЛУ, что и
основные операции. АЛУ построено на таблицах истинности, а также
включает программируемый нетактируемый сдвигатель на базе
мультиплексора. АЛУ выполняет до 16 арифметических или логических
94
о
операций
й. Форматты команд
д приведеены на рис. 43.
Рис. 43. Форматы
Р
Ф
команд
М
Микроарх
хитектураа процесссора преедставлен
на на ри
ис. 44. На
Н рисун
нке
исполььзованы следующи
с
ие обознаачения:
D Sectiion – оперрационноое устройсство (ОУ));
Data
C
Control
Seection – устройств
у
о управлеения (УУ));
M Mem
Main
mory – основная паамять (ОП
П);
S
Scratchpa
ad – сверххоперативвное ОЗУ;;
C BUS MUX
M
– шинный мулльтиплекссор C дляя выбора и
источника данныхх
для реегистра-прриемникаа из памятти или с выхода
в
АЛ
ЛУ;
в регистрре команд
д ir: rd – ад
дрес реги
истра-приеемника, rrs1, rs2 – адреса
а
ре-гистроов источн
ников, i – флаг непоосредствеенной адрресации, oops – код операции
и;
M – реггистр миккрокоман
MIR
нды (РМК
К);
м
мультипл
лексоры A,
A B, C – выбирают
в
т адрес сооответстввующего регистра
р
либо из
и ir, либоо из соотвветствующ
щего поляя РМК в зависимос
з
сти от фл
лагов
MUXA
A, MUXB
B, MUXC;
C
Control
Sttore (CS) – память микропрограмм (П
ПМП);
C
CSAI
– сч
четчик ад
дреса микрропрограаммы;
95
CS Address MUX – мультиплексор адреса микропрограммы (3 канала –
Next следующий адрес из CSAI, Jump-переход по адресу, указанному в РМК,
Decode – переход к микро-подпрограмме реализации команды);
CBL - логика управления ветвлением; psr - регистр состояния программы,
хранит 4 флага результата последней операции: n-netgative (отрицательное число), z-zero (ноль), v-overflow (переполнение), с-carry (перенос);
АСК – подтверждение о готовности памяти для инкремента адреса микрокоманды; в РМК также отметим поля: RD/WR – чтение/запись памяти, ALU –
код операции АЛУ, JUMP ADDR – адрес перехода в микропрограмме.
Операционная часть ARC соответствует операционной части
М-процессора. Работу процессора коротко можно прокомментировать следующим образом.
Машинный цикл выполнения команды в общем случае (не для рассматриваемого процессора) включает:
1.
Извлечение команды из памяти (IF - Instruction Fetch).
2.
Декодирование команды (Instruction Decoding - ID).
Извлечение операндов из памяти или из регистров (MEM).
3.
4.
Выполнение (Execute - EX).
5.
Запись результатов в память или регистр (Write Back - WB).
Для данного процессора обращение к памяти (MEM) и (WB) происходят
только в 2 командах – ld и st. В остальных случаях все действия происходят с
регистрами РОН. Поскольку у процессора ARC нет отдельного адресного операционного устройства, а режимы адресации предусматривают в том числе и
косвенную адресацию, то этап выполнения EX в нем предшествует этапу обращения к памяти (MEM или WB) – на этом этапе необходимо вычислить окончательный адрес памяти, по которому будет обращение. В результате среднее
число тактов на команду (clocks per instruction – CPI) около 3-4 на команду, и,
кроме того, 1 загрузка команды из памяти. Производительность этого процессора можно оценить следующим образом. Среднее время выполнения (в тактах)
Tк = 3⋅t+ 1,5tmem,
где t – длительность одного такта процессора, tmem – длительность обращения к
памяти. При тактовой частоте 100 Мгц t=10 нс. Пусть время обращения к памяти составляет даже 20 нс. Получаем Тк = 3*10 нс + 1,5*20 нс = 60 нс. Производительность = 1/Тк = 1/60 нс = менее 20 МIPS.
96
Рис. 44. Микроархитектура процессора
Производительность этого процессора можно оценить следующим образом. Среднее время выполнения (в тактах)
Tк = 3⋅t+ 1,5tmem, где t – длитель-
ность одного такта процессора, tmem – длительность обращения к памяти. При
тактовой частоте 100Мгц t=10нс. Пусть время обращения к памяти составляет
даже 20 нс. Получаем Тк = 3*10 нс + 1,5*20 нс = 60 нс. Производительность
= 1/Тк = 1/60 нс = менее 20 МIPS. Показатели производительности многих современных процессоров (и RISC и CISC) даже на той же частоте намного выше.
(Например, Celeron 400 МГц имеет производительность около 1000 MIPS – на
частоте 100 МГц он бы имел производительность 250MIPS, то есть в 10 раз
больше, чем у рассмотренного процессора). Как достигается повышение производительности? Во-первых, можно несколько улучшить показатель CPI, если
97
перейтти к жестткой логи
ике управлления, то есть вмеесто микрроподпрогграммы выв
полнен
ния коман
нды реализовать аппаратну
а
ую схему,, выполняяющую ал
лгоритм заз
данной
й команды
ы.
С другой
й стороны
ы, можно использо
овать КЭШ
Ш-памятьь для уско
орения дооступа к основноой памяти
и. Однако этих мер
р недостааточно дляя повышеения прои
изводитеельности в 10 и более раз.
В соврем
менных прроцессораах для по
овышенияя произвоодительно
ости прим
меняют 2 основны
ых подход
да: конвеейеризаци
ию команд
д и суперрскалярно
ое выполн
нение кооманд (мн
ногопотокковые кон
нвейеры команд).
к
4.5.3. Конвейер
К
р команд
д
В общем
м случае приведен
п
нные ранеее основн
ные пять этапов выполнен
в
ния
команд
ды процеессора об
бщего наззначения требуют разного времени,, но вполлне
сопосттавимого.. Если дообиться (ввведением
м фиксатооров и си
инхронизаацией), чттобы каж
ждый этаап занимаал одинакковое врем
мя, можн
но органи
изовать ко
онвейер кок
манд, в котором
м одновременно на
н разных
х этапах выполнени
ия будут находитьься
4
несколлько комаанд (рис. 45).
команд
Рис. 45. Конвейер
Р
К
Д
Даже
при
и услови
ии некотоорого увееличения времени выполнеения одн
ной
команд
ды (небольшое сн
нижение быстроде
б
ействия) производи
п
ительностть при поолном зааполнении
и конвейеера будетт близка к величин
не 1/Tк, гд
де Tк – таккт конвей
йера, в данном
д
сллучае вреемя выпоолнения одного
о
этаапа. Это позволил
ло бы сраазу
увелич
чить прои
изводителльность процессор
п
ра в 5 раз!! Однако на практи
ике добитться этогго оказыввается сложно. И препятстввуют этом
му так наазываемы
ые конфли
икты при
и конвейееризации.
К
Конфликт
том при конвейерризации команд
к
н
называют
т ситуаци
ию, которрая
препяттствует выполнени
ию очереедной ком
манды из потока ккоманд в предназн
наченном
м для неее такте.
К
Конфликт
ты делятсся на три основныее группы::
1. Структтурные илли ресурсные.
В
Возникаю
ют в резулльтате тоого, что аппаратны
а
ые средсттва не моггут поддеерживатьь все ком
мбинации команд в режиме их одноввременноого выпол
лнения с сос
98
вмещением на конвейере. Это происходит в случае, если какие-то устройства в
процессоре не конвейеризованы, либо присутствуют в единственном экземпляре (не распараллелены). Например, могут возникать конфликты при обращении
к общей КЭШ-памяти: одну команду необходимо извлечь из памяти (на первом
этапе выполнения), а другая пытается записать результат в память на заключительном этапе. Для борьбы с ресурсными конфликтами в основном применяют
три способа:
• приостановка конвейера (pipeline stall, pipeline "bubble" – конвейерный
"пузырь")
• до разрешения конфликта (до завершения первой конфликтующей команды);
• дублирование аппаратных средств, вызывающих конфликт, например,
разделение КЭШ-памяти на КЭШ команд и КЭШ данных;
• ускорение или конвейеризация проблемного устройства, что позволяет
снизить затраты времени на приостановку. Решение об увеличении аппаратных
затрат в последних двух случаях принимают, если конфликт возникает часто,
так как дополнительные затраты могут быть существеннее, чем потери производительности от приостановки конвейера, если она происходит редко.
2. Конфликты программные или информационные. Делятся на две подгруппы:
а) конфликты по данным, возникающие в случае, если выполнение следующей команды зависит от результата предыдущей.
б) конфликты по управлению, возникающие при нарушении естественного порядка следования команд (условная передача управления).
3. Выделяют несколько вариантов конфликтов по данным:
1) Конфликт типа «чтение после записи» (Read After Write - RAW). Допустим, имеются две команды – команда Ai и команда Aj, причем команда Ai
предшествует команде Aj. Конфликт RAW возникает, если команда Aj использует результаты работы команды Ai, то есть должна прочитать регистр, либо
память после записи туда результата командой Ai, но к моменту чтения данные
еще не записаны, поскольку команды следуют друг за другом на конвейере и
сдвинуты всего на один этап.
На рис. 46. обведены этапы, на которых будет записан результат в первой
команде и потребуется считать результат для второй команды. Очевидно, что
нужный результат еще не будет находиться по месту, адресуемому второй командой, и произойдет конфликт.
99
Рис. 46. Этапы
Р
Э
зап
писи резуультата в первой команде
к
и чтение результаата
для втторой ком
манды
2 Конфлликт типа «запись после
2)
п
чтеения» (WA
AR) прои
исходит, если
е
комаанда Aj записываает резулььтат до тоого, как он
о считыввается коомандой Ai
A (предш
шеип конфли
икта можеет возниккать толькко в случае, если кок
ствующей Aj). Такой ти
няет комаанду Ai на
н конвей
йере в конвейерахх с неупор
рядоченн
ной
манда Aj обгон
ыдачей илли заверш
шением команд
к
(oout-of-ordder executtion, out-oofобрабооткой, вы
order completion
c
n).
3 Конфлликт типаа «запись после зап
3)
писи» (W
WAR). Воззникает, если
е
послледующаая команд
да Aj запи
исывает результат
р
т до того, как запи
ишет его команда
к
A
Ai,
что моожет при
ивести к нарушени
н
ию логики
и програм
ммы, еслли, наприм
мер, меж
жду
этими командаами стоитт еще каккая-нибуд
дь коман
нда, провееряющая этот адррес
икт такжее может происходи
п
ить в случчае неупо
орядоченн
но(регисстр). Такоой конфли
го вып
полнения команд.
М
Методы
борьбы с конфликтами по данным: а) останоовка конввейера.
а реализация мехханизмов обхода и продвиж
а)
жения дан
нных (datta bypassiing
& forw
warding); в) планиррование загрузки
з
конвейера
к
а компилятором (сстатическкая
оптим
мизация);
б неупоррядоченноое выполлнение команд в прроцессоре (динами
б)
ическая опо
тимизаация).
С
Статичес
кое плани
ированиее позволяеет еще наа этапе коомпиляци
ии переуп
порядочи
ивать ком
манды такким образзом, чтоб
бы они поо возможн
ности не конфликт
к
товали друг
д
с друугом.
100
Например, рассмотрим 2 оператора языка:
A:=B + C;
D:=E + F.
Неоптимизированный код, реализующий эти операции, представлен в
первой колонке табл. 6. В данном потоке команд возникают конфликты типа
RAW после второй и седьмой команд, а также после 4-ой и восьмой. Конфликты при записи в память могут быть устранены с помощью механизма обходов, а
конфликты при чтении памяти – с помощью переупорядочения потока команд,
как показано во второй колонке табл. 6.
При динамической оптимизации команды, вызвавшие конфликт, могут
задерживаться на конвейере, а следующие за ними команды, не вызывающие
конфликтов и не зависящие от конфликтных команд, пускаются в обход них.
Анализ конфликтных ситуаций и выбор команд для переупорядочивания возлагается на логику управления конвейером в самом процессоре.
Таблица 6
Исходная последовательность
Переупорядоченная последовательность
команд
LW Rb,B LW Rc, C
+--LW Rb,B LW Rc, C LW Re,E ADD Ra,
--- ADDRa, Rb, Rc ----- SW Rb, Rc LW Rf,F SW A,Ra ADD Rd, Re, Rf
A,Ra *— LW Re,E
<«------1 LW
SW D,Rd
Rf,F
ADDRd,Re,Rf *~ SW D,Rd
При переименовании регистров логические имена регистров, присутствующие в командах, динамически отображаются на физические регистры процессора, которых, как правило, больше (если речь идет о RISC-подобной архитектуре). В результате различные данные, относящиеся к одному и тому же логическому регистру, помещаются в разные физические регистры. Соответствие
между регистрами задается таблицей отображения, которая динамически обновляется после декодирования каждой команды. Это облегчает процессору
планирование загрузки конвейера.
Конфликты по управлению возникают при конвейеризации команд условных переходов. По статистике до 15 %-20 % всех команд в программе – это
команды условных переходов. Конфликт проявляется в том, что адрес условного перехода определяется только в конце выполнения команды, в то время, как
конвейер уже должен быть заполнен командами из какой-то одной ветви. Если
101
не обрабатывать конфликт, то производительность конвейера может снижаться
в 2 и большее число раз. Способы борьбы с конфликтами по управлению можно разделить на 2 группы: статические и динамические.
К статическим методам можно отнести:
Возврат, т.е. статическое прогнозирование перехода как всегда вы1)
полняемого, либо всегда не выполняемого с последующей очисткой конвейера в
случае неправильного прогноза и возвратом к нужной команде.
2)
Разворачивание циклов. Поскольку многие условные переходы
связаны с определением условия выхода из цикла, то в случае, когда число
шагов цикла заранее известно и невелико, можно «развернуть» цикл, то есть
продублировать тело цикла столько раз, сколько необходимо, отказавшись от
проверки условия вообще. Это приведет к увеличению кода программы, но
избавит от конфликта по управлению.
3)
Задержанные переходы (использование «слотов задержки»).
Под слотами задержки понимают участки программы, которые будут занесены в конвейер и успеют выполниться до выяснения адреса перехода в условной команде. Идея их использования состоит в том, чтобы заполнять слоты
задержки «полезными» или «невредными» командами, то есть такими, которые
либо не зависят от условия, либо не приведут к нарушению логики программы,
даже если их выполнение окажется лишним (рис. 46)
4)
Предсказание переходов на основе профиля программы.
Профилирование (profiling) предусматривает составление прогноза о
выполнении тех или иных переходов на основе статистических наблюдений за
программой по результатам ее многократного прогона.
К динамическим методам можно отнести:
1) Приостановку конвейера до выяснения адреса перехода.
2) Реализацию команд условного перехода в процессоре таким образом,
чтобы адрес перехода выяснялся на начальных этапах выполнения команды.
3) Динамическое предсказание ветвлений в процессоре (branching
predict).
Динамическое предсказание ветвлений в процессорах осуществляется с
помощью буферов предсказания перехода (БПП – Branch Predicting Buffer BPB). Чаще всего в них используется счетчик прогнозов, который представляет
собой обычный n-разрядный двоичный счетчик. При каждом выполненном переходе счетчик прогнозов для данного перехода увеличивается, а при невыполненном уменьшается на единицу. Если текущее значение счетчика >2n-1, то пе-
102
реход прогнозируется как выполняемый, иначе как невыполняемый. На практике ограничиваются либо 1-битным, либо 2-битными счетчиками, которые при
этом обеспечивают вероятность правильного прогноза соответственно до 70 %
и 85 %.
Для еще большего ускорения предсказания используют буфер целевых
адресов переходов (Branch Target Buffer – BTB), представляющий собой ассоциативную кэш -память, в которой в качестве тегов используются адреса команд ветвления в текущей части программы, а в ячейках содержатся счетчики
прогнозов и целевые адреса перехода при условии его выполнения. Процессор
при выборке команды проверяет, не хранится ли ее адрес в BTB, считывает
счетчик прогнозов и в зависимости от его значения принимает решение о выборке команд по следующему адресу или по адресу, указанному в BTB.
4.5.4. Суперскалярные архитектуры
Итак, использование конвейера команд позволяет в лучшем случае снизить показатель CPI до 1, то есть на каждом такте с конвейера должна «сходить» новая обработанная команда. В этом случае производительность нашего
процессора ARC должна увеличиться в 4 раза, при его длительности такта в
10 нс (тактовая частота 100 МГц) имеем производительность в 100 MIPS. Но,
во-первых, у Celeron такой показатель равняется, как мы выяснили, где-то 250,
а во-вторых – как показано ранее, достижение показателя 1 CPI не всегда возможно из-за конфликтов при конвейеризации. То есть реально мы будем иметь
в лучшем случае 1,5-2 CPI. Как же достигается такая высокая производительность в Celeron и других процессорах с архитектурой P6? Для этого в них используется суперскалярная обработка, то есть обработка с многопотоковым
конвейером команд, когда процессор может выполнять больше 1 команды за
такт (CPI < 1, или - IPC > 1).
Фактически в суперскалярном процессоре несколько потоков проходят
через несколько исполнительных устройств, а остальные ступени так или иначе
работают с одним потоком. Для согласования разных скоростей потоков декодирования, выборки, трансляции в RISC-подобные инструкции, переупорядочивания и потоков в исполнительных устройствах применяют различные очереди инструкций (буферы FIFO), которые есть у каждого из исполнительных
устройств (рис. 47)
Необходимо отметить, что в суперскалярных процессорах происходит
очень сложное и нетривиальное преобразование последовательного потока ко-
103
манд исходной
и
й програм
ммы в парраллельны
ый поток триад (оп
перация + операнд
ды
+ назн
начение результата
р
а), паралллельно пр
родвигающихся поо очередяям команд
дв
исполн
нительны
ые устройства. Прооцессор ограничен
о
н в возмож
жностях такого прреобразоования, а также в возможноостях спеекулятивн
ного испоолнения (подготов
(
вки
загруззки альтеррнативны
ых ветвей ветвлени
ия) и прогнозироввания ветввлений раазмером
м т.н. «окн
на исполн
нения», тоо есть той
й частью программ
много код
да, которы
ый
процесссор «вид
дит» в прооцессе вы
ыполнени
ия в данноом такте. Все это ограничив
о
вает возм
можности
и распарааллеливан
ния потоков команд
д до вели
ичин поряядка 6-8.
Рис. 47. Согласова
Р
С
ание разн
ных скоро
остей поттоков деккодирован
ния, выбоорки, трансляции
и в RISC--подобны
ые инстру
укции, перреупоряд
дочиваниее потоковв в
нительны
ых устройствах
исполн
4.5.5. Процессо
П
оры с дли
инным командны
ым словом
м (VLIW
W).
В процесссорах с длинным
м команд
дным слоовом (Veery Long Instructiion
Word) использууется алььтернативвный суперскалярн
ной обрааботке пр
ринцип раасритма. В основном
о
м вся тяжеесть план
нипаралллеливанияя последоовательноого алгор
ровани
ия загрузки больш
шого числла исполн
нительны
ых устройств в такком процеессоре (а
( у него блочное операци
ионное усстройствоо) ложитсся на про
ограммистта,
или – на оптим
мизирующ
щий компи
илятор. В процессор поступ
пают ужее сформирроые триады
ы для всехх исполни
ительных устройсттв, так чтоо ему тол
лько остаеетванны
ся вып
полнять эти
э длинн
ные комаанды. В результат
р
те он не оограничен
н размероом
окна исполнен
и
ия, так как
к и проограммистт, и комп
пилятор ввидят вессь код пррограммы, и могуут извлечьь из него максимал
льный парраллелизм
м.
Т
Такой
подход позвволяет доостичь пр
ринципиалльно болеее высоко
ой произвво-
104
дительности (например, тестирование процессоров Itanium с архитектурой IA64, использующей принципы VLIW, указывает на 10-кратное ускорение при
выполнении ряда вычислений), но такие процессоры обладают и рядом недостатков:
• в целом менее эффективная загрузка исполнительных устройств, так как
не всегда можно сформировать достаточное количество команд для параллельного исполнения;
• сложности обработки условных переходов;
• сложность программирования и др.
Последнее обстоятельство ограничивает применение процессоров VLIW,
даже Intel, в персональных ЭВМ, так как для этого придется кардинально переписывать все программное обеспечение, поскольку в существующем виде оно
не даст прироста производительности на этих процессорах. Сфера применения
VLIW-процессоров пока ограничена серверами, производительными рабочими
станциями, а также многопроцессорными ЭВМ.
Что касается обработки условных переходов, то тут можно отметить широкое использование в процессорах VLIW так называемых условных (conditional) команд. Это команды, использующие предварительно рассчитанные логические значения (предикаты), для выполнения, либо пропуска какого-то действия
(наподобие операторов языков высокого уровня c := iif (a>b, a, c)), что позволяет избавиться от нескольких ветвей при коротких условных переходах и использовать один поток команд без необходимости предсказывать адрес для
следующей выборки.
Глава 5. ОРГАНИЗАЦИЯ ВВОДА-ВЫВОДА
Вводом/выводом называют передачу данных между ядром ЭВМ, включающим в себя процессор и ОП, и периферийными устройствами.
Система ввода-вывода – это единственное средство общения ЭВМ с
внешним миром. Ее возможности в серийных ЭВМ представляют собой один
из важнейших параметров, определяющих выбор машины для конкретного
применения.
Существует три режима ввода-вывода:
•
Программный ввод-вывод (нефорсированный).
•
ввод-вывод по прерыванию (форсированный).
•
Прямой доступ к памяти (ПДП).
Программный ввод-вывод. Инициирование и управление вводом-
105
выводом осуществляет процессор по командам прикладной программы. Периферийные устройства играют пассивную роль и только сигнализируют о своем
состоянии, в частности о готовности к операциям ввода-вывода.
Ввод-вывод по прерыванию. Операции ввода-вывода инициирует периферийное устройство, генерируя сигнал запроса прерывания, при этом процессор переключается на подпрограмму обслуживания данного периферийного
устройства, вызвавшего прерывание. Непосредственно операциями вводавывода управляет процессор.
Прямой доступ к памяти. Процессор в передаче данных не участвует. Он
отключается от системной магистрали, а все операции обмена данными идут
под управлением специального управляющего устройства – контроллера ПДП.
Этот режим используется для быстродействующих периферийных устройств,
когда пропускной способности процессора недостаточно.
Организация ввода-вывода
•
Передача данных осуществляется по общей системной магистрали
(что характерно для микроЭВМ) либо по специальной магистрали ВВОДАВЫВОДА (что характерно для мини- и больших ЭВМ). Иногда отдельная быстродействующая магистраль ввода-вывода выделяется только для обмена в
режиме ПДП.
•
Подключение периферийного устройства к системному интерфейсу
осуществляется с помощью промежуточного интерфейса, поддерживаемого со
стороны микроЭВМ и периферийного устройства соответствующими адаптерами.
•
Операции ввода-вывода инициируются только в случае готовности
периферийного устройства к обмену. При наличии нескольких периферийных
устройств и обмене в режиме прерывания или ПДП вводится система приоритетов, позволяющая избежать конфликтов. В соответствии с этой системой
контроллер прерываний или ПДП среди периферийных устройств, готовых к
обмену, в первую очередь обслуживает периферийное устройство с высшим
приоритетом.
• Передача данных осуществляется двумя способами:
1. отдельными битами, и тогда промежуточный интерфейс называется
последовательным;
2. полными словами (например, целым байтом), и тогда промежуточный
интерфейс называется параллельным.
• Информация, передаваемая в процессе ввода-вывода, подразделяется:
106
1. на собственно данные;
2. управляющие данные.
Управляющие данные от процессора называются также командными словами или приказами. Они инициируют действия, не связанные непосредственно
с передачей данных (запуск устройства, запрещение прерываний, установка
режимов и т.д.).
Управляющие данные от периферийного устройства называются словами
состояния. Они содержат информацию об определенных признаках (о готовности устройства к передаче данных, о наличии ошибок при обмене и т.д.). Состояние обычно представляется в декодированной форме – один бит для каждого признака.
Программный ввод-вывод. В этом режиме все действия, связанные с операциями ввода-вывода, реализуются командами прикладной программы, причем возможны два вида обмена – синхронный и асинхронный, которые целесообразно использовать в различных ситуациях.
Синхронный ввод-вывод. Такой ввод-вывод можно использовать для связи
с периферийными устройствами, которые "всегда готовы", например светодиодные индикаторы, либо для периферийных устройств, в которых известно
точно время выполнения операций, например, максимальное время, необходимое для печати одного знака. Это наиболее простой вид обмена, требующий
минимум программно-аппаратных затрат. Однако при работе с медленными
периферийными устройствами, как правило, не удается оптимальным образом
загрузить процессор на период времени между пересылками данных.
Асинхронный ввод-вывод. В этом случае интервал между операциями обмена задается самим периферийным устройством. Информацию о готовности
периферийного устройства к операциям обмена процессор получает периодически, анализируя содержимое регистра состояния периферийного устройства.
Ввод-вывод по прерываниям. Для сокращения непроизводительных потерь времени процессора за счет циклов ожидания при программном обмене,
т.е. когда процессор не может заниматься ничем, кроме программы вводавывода, используют обмен по прерыванию.
При готовности к обмену периферийное устройство посылает в процессор запрос на обслуживание – сигнал INT (запрос прерывания). Этот сигнал появляется в произвольные моменты времени, а следовательно, и в произвольной
точке текущей программы. Поскольку заранее неизвестно, в какой точке программы, и какие периферийные устройства инициируют прерывания, непосред-
107
ственно в программе команды ввода-вывода использовать нельзя.
Ввод-вывод в режиме прямого доступа к памяти. В этом режиме обмен
данными между периферийными устройствами и ОП микроЭВМ происходит
без участия процессора. Обменом в режиме ПДП управляет не программа (или
прерывающая подпрограмма), а электронные схемы, внешние по отношению к
процессору.
Необходимость в скоростном обмене большими объемами информации
возникает чаще всего при работе микроЭВМ с контроллерами видеосистем.
Кроме того, в простейших микроЭВМ иногда возникает необходимость начальной загрузки программ в ОП из периферийных устройств.
Для получения максимальной скорости обмена желательно, чтобы периферийного устройство через контроллер ПДП имело непосредственную связь с
ОП микроЭВМ, т.е. имело бы специальную магистраль. Однако такое решение
существенно усложняет и удорожает микроЭВМ, особенно при подключении
нескольких периферийных устройств. В большинстве микроЭВМ для реализации обмена в режиме ПДП используются шины системной магистрали.
5.1. Назначение и состав системы ввода-вывода
Система ввода-вывода (СВВ) предназначена для выполнения трех из пяти
основных функций ВМ: собственно ввода, вывода и долговременного хранения
информации (две другие функции – это обработка информации и управление
этой обработкой).
В состав системы ввода-вывода входят:
1. Периферийные устройства, которые можно подразделить на:
устройства ввода информации;
устройства вывода (отображения) информации;
устройства вывода информации на исполнительные устройства
(управление техническими и производственными объектами и т.д.);
устройства долговременного хранения информации.
2. Контроллеры (адаптеры) периферийных устройств, отвечающие за
управление периферийными устройствами и обмен между ними и ядром ЭВМ.
3. Внешние параллельные и последовательные каналы обмена и соответствующие контроллеры этих каналов.
4. Системные шины и их контроллеры.
5. Контроллеры прерываний и прямого доступа к памяти (ПДП).
6. Подсистемы процессора, отвечающие за ввод/вывод, организацию ПДП
108
и реакцию на прерывания и др.
Наиболее наглядно и полно можно проследить и прочувствовать проблемы и тенденции развития систем ввода-вывода при рассмотрении ретроспективы эволюции интерфейсов и структур систем ввода-вывода на примере персональных компьютеров типа IBM PC В начале эры персональных компьютеров
частота работы процессора составляла 10 МГц, при этом на выполнение даже
самых простейших операций процессор затрачивал несколько тактов. В таких
условиях для обеспечения бесперебойной работы процессора было достаточно
всего 4 миллионов обращений к памяти в секунду, что соответствовало циклу
работы в 250 нс. Этим условиям удовлетворяла одношинная структура систем
ввода-вывода, когда все устройства компьютера, включая ОЗУ, общались с
процессором через общую шину (рис. 48, a), которую называли системной. Все
интерфейсы ПУ подключались к этой шине. Наиболее распространенной системной шиной в этот период стала сначала 8 разрядная, затем 16 разрядная шина ISA, работающая на частоте 8 МГц.
С ростом частоты работы ПК и изменения времени доступа к ОЗУ пропускная способность шины ISA стала тормозить работу процессора. Решение
проблемы нашли в выделении канала передачи данных МП-ОЗУ в отдельную
шину, построенную на базе внешнего интерфейса МП, и изолированную от
медленной шины ISA посредством контроллера шины данных. Это повысило
производительность работы центрального процессора. Все ПУ продолжали
взаимодействовать с центральным процессором через системную шину
(рис. 48, б).
С дальнейшим ростом частоты работы МП тормозом в работе стало ОЗУ.
Тогда ввели дополнительную высокоскоростную кэш-память, что уменьшило
простои МП. На определенном этапе развития компьютеров стали широко использовать мультимедиа. Сразу выявилось узкое место во взаимодействии центрального процессора и видеокарты. Имеющиеся системные шины ISA, ЕISA
не удовлетворяли этим условиям.
Выход был найден с разработкой и внедрением высокоскоростных локальных шин, посредством которых можно было связаться с памятью, на этой
же шине работали жесткие диски, что также повышало качество вывода графической информации. Первой такой шиной была шина VL-bus, практически повторявшая интерфейс МП i486. Затем появилась локальная шина РСI. Она была
процессорно-независимой и поэтому получила наибольшее распространение
для последующих типов МП. Эта шина имела частоту работы 33 МГц, и при
109
32-х разрядных
р
х данных обеспечи
ивала про
опускную
ю способн
ность в 132 Мбайтт/с
(см. ри
ис. 51, в).. Системн
ная шина ISA по-п
прежнемуу использоовалась в компьюттерах, чтто позволляло прим
менять в новых
н
ком
мпьютераах огромн
ное количество ран
нее
разраб
ботанных аппаратн
ных и проограммны
ых средствв.
В такой системе ввода-вы
ывода раззличные ПУ
П подкключалисьь к разны
ым
шинам
м. Медлен
нные – к ISA, а высокоско
в
оростные – к РСI. С появл
ление шин
ны
РСI сттало целессообразны
ым исполльзовать высокоско
в
оростныее параллел
льные и поп
следоввательныее интерфейсы ПУ
У (SCSI, ATA,
A
USB
B). На эттом этапе системн
ной
стали называтьь шину МП,
М черезз которую
ю он взаи
имодействовал с ОЗУ.
О
Ши
ина
д
наазвали ши
инами ввода-вывоода или шинами
ш
раасРСI и ISA и поодобные другие
ния. Дейсствительно, эти ши
ины как бы
б расши
иряли чиссло устро
ойств, раб
боширен
тающи
их с центрральным процессоором, и их основноой функц
цией стало
о обеспеч
чение прроцессов ввода
в
и вывода ин
нформаци
ии.
Р 48. Эволюция
Рис.
Э
я шинной архитекттуры
110
Появление шины РСI не сняло всех проблем по качественному выводу
визуальной информации для 3-х мерных изображений, "живого" видео. Здесь
уже требовались скорости в сотни Мбайт/с. В 1996 г. фирма Intel разработала
новую шину AGP, предназначенную только для связи ОЗУ и процессора с видеокартой монитора. Эта шина обеспечивает пропускную способность в сотни
Мбайт/с. Она непосредственно связывает видеокарту с ОЗУ, минуя шину РСI.
Таким образом, спустя годы снова пришли к многомагистральной структуре ввода-вывода с радиально-магистральными интерфейсами ПУ. Все шины
систем ввода-вывода объединяются в единую транспортную среду передачи
информации с помощью специальных устройств – мостов.
Мост – устройство, применяемое для объединения шин, использующих
разные или одинаковые протоколы обмена. Мост – это сложное устройство, которое осуществляет не только коммутацию каналов передачи данных, но и производит управление соответствующими шинами. Для обеспечения выполнения
функций интерфейсов, входящих в систему ввода-вывода, применяются специальные контроллеры и схемы. К ним можно отнести контроллеры прерываний
и прямого доступа к памяти, таймер, часы реального времени, буферы шин
данных, дешифраторы, мультиплексоры, регистры и другие логические устройства.
В первых компьютерах, построенных с использованием микропроцессоров, контроллер и другие устройства строились на базе набора интегральных
схем малой, средней и большой степени интеграции. Адаптеры, таймер и др.
выпускались в виде отдельных микросхем (8250, 8255, 8259, 8237 и т.д.)
С повышением производительности компьютеров и увеличением степени
интеграции все вышеперечисленные устройства и схемы стали объединяться в
микросхемы со сверхбольшой степенью интеграции, образуя специальные наборы интегральных схем, называемых «чипсет» (Chipset).
В настоящее время управление потоками передаваемых данных производится с помощью мостов и контроллеров, входящих в Chipset. Именно Chipset
определяет основные особенности архитектуры компьютера и, соответственно,
достигаемый уровень производительности в условиях, когда лимитирующим
фактором становится не процессор, а его окружение – память и система вводавывода. Принято называть две главные микросхемы южный мост и северный
мост. Северный мост обслуживает системную шину, шину памяти, AGP и является главным контроллером PCI. Южный мост обслуживает работу с ПУ (шины
PCI, IDE).
111
5.2. Структуры систем ввода-вывода
Структура систем ввода-вывода представляет собой совокупность взаимосвязанных внутренних и внешних интерфейсов (шин), посредством которых
все устройства (модули) объединены в единую систему, называемую компьютером.
Причем каждая шина имеет определенную скорость передачи информации, и к ней подсоединяются устройства с соответствующим быстродействием.
Все шины, как правило, могут работать параллельно, обеспечивая высокую
производительность вычислительной системы. Шины соединяются между собой с помощью специальных устройств – мостов.
Кроме того, в структуру систем ввода-вывода входят устройства управления шинами и схемы организации процессов передачи информации при различных режимах ввода-вывода.
В процессе развития вычислительной техники формировалась структура
самого компьютера и его систем ввода-вывода, разрабатывались и внедрялись
различные типы интерфейсов.
Из поколения в поколение менялась элементная база и архитектура компьютеров. К моменту появления микропроцессоров (МП), больших интегральных схем (БИС) и персональных компьютеров уже сформировались определенные принципы построения и структуры систем ввода-вывода.
В больших компьютерах класса «Мейнфрейм» (IBM-360/370, ЕС ЭВМ),
работающих в мультипрограммном режиме и имеющих мощный процессор,
большой емкости ОЗУ и много разнообразных ПУ, уже много лет успешно используется многомагистральная структура с выделенными каналами вводавывода и каскадно-магистральным подключением ПУ (см. рис. 49, а). В таких
машинах, как правило, используются специализированные каналы вводавывода: мультиплексный, работающий с медленными ПУ и селекторный, обслуживающий быстродействующие ПУ. Такая структура позволила максимально использовать вычислительную мощность компьютера за счет одновременного решения нескольких задач и параллельной работы процессора и каналов ввода-вывода.
В таких компьютерах аппаратно реализовывались все функции по управлению потоками данных. В них система ввода-вывода содержит оптимальный
набор из нескольких типов интерфейсов. Высокоскоростные интерфейсы процессора и ОЗУ, через которые взаимодействуют основной процессор, специализированные процессоры, блоки оперативной памяти обеспечивают максималь-
112
но эф
ффективноое исполььзование процессо
орного времени.
в
Интерфейсы ввод
давывода, аппараатно реали
изованны
ые каналы
ы ввода-вы
ывода и кконтроллееры ПУ, осо
ждают цен
нтральный
й процесссор от про
оцедур уп
правленияя вводом--выводом
м.
вобож
И
Интерфей
йсы ПУ предназна
п
ачаются для подклю
ючения П
ПУ к комп
пьютеру.
Рис. 49. Структура
Р
С
а систем ввода-выв
в
вода
В то же время, си
истема вввода-выво
ода малы
ых вычисллительны
ых машин
нах
типа DEC
D
PDP-11, СM ЭВМ, котторые бы
ыли намноого дешеввле больш
ших, строоилась по
п одномаагистральной струкктуре с рааспределеенным кааналом вввода-вывоода
и радиально-м
магистралььным поодключени
ием ПУ (см. рисс. 49, б)). Функции
полнял процессор
п
р. В качесстве высо
окоскоросступравлления ввоодом-вывводом вып
ного канала
к
при
именялсяя контролллер прямо
ого достуупа к памяяти.
113
Существоовали стаандарты на
С
н исполььзуемые внутримаашинные системны
ые
шины,, напримеер, Unibuss фирмы DEC
D
(отечественны
ый аналог – «Общ
щая шина»»).
С появлен
нием МП
П и БИС наступил
н
новый эттап развиттия струкктур систем
ввода--вывода, обусловлленный ноовым при
инципом построен
ния вычисслительны
ых
машин
н на осноове модулльности, микропро
ограммирруемости и магисттральностти.
Новый
й этап поовторял сттадии раззвития пр
редыдущеего, но наа качественно новвой
элемен
нтной баззе и други
их подход
дах к комп
поновке компьюте
к
еров.
С развити
ием элемеентной баазы комп
пьютеров, повышен
нием скор
рости раб
боты ми
икропроцеессоров и микросххем памяти, увели
ичением еемкости ОЗУ
О
совеершенсттвовалась и измени
илась струуктура си
истемы вввода-вывоода инфор
рмации, поп
вышаллась скороость рабооты интеррфейсов. Развитие
Р
интерфей
йсов и систем ввод
давывода было направлен
н
но на мин
нимизаци
ию потерьь в произзводителььности коомдержками
и в передааче инфоррмации м
между его
о модулям
ми
пьютера, вызваанных зад
цессор – ОЗУ,
О
проц
цессор – П
ПУ, ПУ – ОЗУ.
(устроойствами)), т.е. переедач проц
5.3. Оссновные режимы
ы ввода-вывода
Для учетаа особенн
Д
ностей реаализации процессоов ввода-ввывода и специфи
ики
различ
чного тип
па ПУ исп
пользуютсся три реж
жима ввоода-вывод
да информ
мации: пррограммный ввод
д-вывод, ввод-выво
в
од в режи
име преры
ываний и с прямым
м доступоом
к памяяти.
И
Интерфей
йсы долж
жны учиты
ывать воззможностть реализаации всех
х 3-х реж
жимов вввода-вывоода. Прогграммный
й ввод-вы
ывод. Здессь инициализация и управлление прроцессом ввода-вы
ывода осууществляеет процесссор. Сущ
ществует три
т спосооба
его вы
ыполненияя (см. рисс. 50).
Р 50. Программ
Рис.
П
мный ввод
д-вывод
114
Первый способ
П
с
– прямой,, использзуется длля синхроонных ПУ
У, т.е. усстройствв, которы
ые всегда готовы к работе и циклов ожиданияя не треб
буется. Втторой – условный
у
й с заняти
ием циклаа, когда при
п не готтовности ПУ, проц
цессор жд
дет
до техх пор, покка наступи
ит его готтовность. Третий – условны
ый с совмеещением.. В
отличи
ие от преедыдущегго, процеессор не ждет готтовности ПУ, а переходит
п
т к
продоллжению программ
п
мы с периоодической
й проверккой готоввности ПУ
У.
В
Ввод-выв
од в реж
жиме прер
ерываний.. В этом случае и
инициатор
ром начаала
процессса вводаа-вывода является ПУ. Оно
о, когда гоотово, поодает сигн
нал процеессору "запрос
"
на прерыввание". Прроцессор, если ПУ
У разреш
шен такой режим, заз
вершаает текущ
щую коман
нду и перреходит к выполнению прооцесса вввода-вывоода
(см. ри
ис. 51). Сначала
С
он
н осущесттвляет ко
онтекстноое переклю
ючение, т.е.
т запом
минает свое состоояние, чтообы можн
но было после
п
проодолжить программ
му, иденттийверу дан
нного перриферийно
ого устроойфициррует ПУ и передаеет управлеение драй
ства, который
к
и осущесттвляет ввоод или вы
ывод инфоормации. Идентиф
фикация ПУ
П
произвводится с помощью
ю адреса вектора прерыван
п
ния, которрый содер
ржит ном
мер
ячейки
и, где храанится пеервая ком
манда это
ого драйвера. Адреес вектор
ра прерыввания ПУ
У передаеется проц
цессору отт контрол
ллера преррываний.
Р 51. Ввод-выво
Рис.
В
од в режи
име преры
ывания
115
Следует отметить
С
о
два момеента. Во--первых, ПУ
П долж
жно иметьь, предваррительноо установленное, разрешени
р
ие на рабо
оту в реж
жиме преррываний. Во-вторы
ых,
возмож
жны колллизии, коогда нескоолько ПУ
У выставлляют процессору запрос
з
пррерывания. Эта коллизия разрешает
р
тся с пом
мощью мееханизма задания уровня
у
прриП Возмоожна организация вложенн
ных преры
ываний, кок
оритеттов для каждого ПУ.
гда ПУ
У с больш
шим приорритетом прерывае
п
ет работу ПУ с мен
ньшим пр
риоритетоом.
Все этти моментты должен
н учитывать станд
дарт на ин
нтерфейс.
П
Прямой
д
доступ
к памяти (ссм. рис. 52).
5 Этот режим и
используеттся для выв
сокосккоростных ПУ.
Рис. 52. Режим
Р
Р
пряямого досступа к паамяти
Ц
Цикл
ПДП начинаается с зап
проса ПД
ДП от исп
полнителяя, желающ
щего прои
извести обмен, с помощью
ю одного из сигнаалов DRQ
Q. После оосвобожд
дения маггии текущим
м задатчи
иком (нап
пример, процессор
п
ром) контрроллер ПДП
П
форм
мистрали
рует соответств
с
вующий сигнал -D
DACK, го
оворящий
й о предооставлени
ии ПДП заз
просиввшему егго устройству. Затеем контроллер ПД
ДП выраб
батывает адрес ячеей-
116
ки пам
мяти, с которой
к
б
будет
прооизводитьься обмен
н в текущ
щем цикле, и сигн
нал
AEN, который говорит устройсттву ввода//вывода о том, что к нему идет обрраме ПДП. После этого
э
высставляетсся строб чтения (-IOR или
и щениее в режим
MEMR
R), в отвеет на котоорый истточник пеередаваем
мых данны
ых выстаавляет своою
инфоррмацию на шину данных,
д
и строб зааписи (-M
MEMW илли -IOW), по которрому дан
нные запи
исываютсся в приеемник дан
нных. Здеесь так ж
же, как и в обычноом
цикле возможен
н асинхроонный об
бмен (удл
линенный цикл) с и
использовванием си
игDY.
нала I//O CH RD
Рис. 53. Временны
Р
В
ые диаграаммы цикклов ПДП
П (t – врремя пред
доставлен
ния
ПДП),, Т – пери
иод сигналла SYSCL
LK; (все временны
в
ые интерваалы в нан
носекундаах)
В этом режиме исспользуеттся механ
низм задаания уроввня приор
ритетов для
д
тех ПУ
У, которы
ые работают с пррямым до
оступом к памяти.. Этот реежим такж
же
должеен быть прредусмотррен в инттерфейсах
х.
К следуует из вы
Как
ышеизлож
женного, канал
к
ввод
да-вывод
да (главны
ый контрооллер) рееализует функции управлен
ния общи
ие для всехх ПУ, а контроллеер внешнеего
интерф
фейса учи
итывает специфик
с
ку интерф
фейса, свяязывающ
щего его с соответсствующи
им ПУ.
В компььютерах, которые работаю
ют с маллой интеенсивносттью ввод
давывода, главны
ый контрооллер (каанал) вво
ода-вывод
да обычноо отсутсттвует, а его
е
ции берет на себя процессор
п
р. В этом
м случае процессор
п
р работаетт непосреедфункц
ственн
но с контрроллером
м ввода-вы
ывода ПУ
У, что упррощает структуру
у компьюттера.
117
5.4.
Основные
пр
ринципы
числитель
ьных сисстемах
в выч
орган
низации
передаачи
ин
нформаци
ии
В процесссе работы
ы компью
ютера пер
редача ин
нформаци
ии по одному и том
му
же инттерфейсуу в один тот
т же момент вр
ремени ид
дет толькко между двумя усстройстввами (мод
дулями) по
п принци
ипу «точкка-точка». При этоом одно из устройсств
являеттся активн
ным (ведуущим, зад
датчиком
м), другое – пассивным (исп
полнителеем,
ведомы
ым).
А
Активное
е устройсство начи
инает про
оцедуру обмена
о
и управляеет ею. Паассивноее устройсство выпоолняет прредписани
ия активн
ного. В коомпьютер
ре одни усстройствва всегда являютсся задатчи
иками (акктивными
и), другиее только исполниттелями (пассивны
(
ыми), треттьи в разн
ные момеенты врем
мени могуут быть как
к задатч
чиками, так и исп
полнителлями. Прооцессор всегда акттивное усстройство
о, операти
ивная паамять (ОЗУ) – пасссивное усттройство..
П
Перифери
ийные усстройства при рабо
оте с процессором
м являютсся исполн
нителями
и, а при работе
р
ОЗ
ЗУ (прямой доступ
п к памятти) – задаатчиками. Возмож
жна
передаача межд
ду двумя ПУ, тогд
да одно – задатчикк, другое – исполн
нитель (ссм.
рис. 544, а).
Рис. 54. Управлени
Р
У
ие обменоом инфор
рмации
Т
Таким
об
бразом, паассивным
ми устрой
йствами яввляются ллибо ОЗУ
У, либо ПУ.
П
Со стоороны прроцессораа средствва управл
ления эти
ими двумяя типами
и устройсств
сущесттвенно раазличны. Это обуссловлено тем, что для переедач проц
цессор-ОЗ
ЗУ
заранеее известн
ны все типы и парааметры устройств,, которыее должны соединятться меж
жду собой
й, т.к. эти устройсттва одноттипны, в то
т время ккак ПУ су
уществен
нно
различ
чаются, как
к по зад
держке, так
т и по пропускн
п
ой способности. Кроме
К
тогго,
процессс управлления ПУ
У намногоо сложнеее и требуеет большего времеени и учеета
специф
фики рабооты.
118
Поэтому управление передачей процессор-ОЗУ реализуется в рамках одной компьютерной команды на уровне микрокоманд (см. рис. 54, б), а управление процессом ввода-вывода с учетом специфики ПУ с помощью специальной
подпрограммы, которая называется драйвером и содержит как команды компьютера, так и команды управления, специфичные для каждого типа ПУ (см. рис.
54, в). Поэтому интерфейс, связывающий устройства при передаче данных
должен учитывать эти особенности.
Передача информации от задатчика к исполнителю реализуется операцией записи, а обратная – операцией чтения. Процесс передачи между ПУ и центральным процессором называют вводом-выводом информации. Ввод реализуется с помощью операции чтения, а вывод – операцией записи.
Если на процессор возложить функции управления вводом-выводом, то у
него не хватит времени для выполнения своей главной функции – преобразования информации. Это обусловлено широким диапазоном скоростей работы ПУ,
сложностью их управления и большим разнообразием и количеством.
Глава 6. ПАРАЛЛЕЛЬНЫЕ ВЫЧИСЛИТЕЛЬНЫЕ СИСТЕМЫ
6.1. Классификация параллельных ВС
При построении параллельных вычислительных систем (ВС) разработчиками могут ставиться различные цели, такие, например, как:
• повышение производительности;
• улучшение показателя производительность / стоимость;
• повышение надежности функционирования (системы высокой готовности) и т.д. Параллельные вычислительные машины и системы могут классифицироваться по различным признакам. К наиболее распространенным
можно отнести следующие классификации:
1. По взаимодействию потоков команд (инструкций) и потоков данных.
Данная классификация предложена американским ученым Флинном
(Flinn) в начале 1970-х годов и используется до настоящего времени. Он предложил подразделять все ВС на 4 группы :
• ОКОД – Одиночный поток команд / Одиночный поток данных ( SISD Single In-struction / Single Data ). Это ВС и ЭВМ обычного последовательного типа (фон-Неймановкой архитектуры). Для данных ЭВМ параллельная обработка реализуется в виде многозадачной обработки (системы с
разделением времени и др.). При этом в данный момент времени ЦП или
119
ОУ занятто выполн
нением каакой-то од
дной задаачи.
• ОКМД – Одиночн
ный потокк команд / Множеество потооков данн
ных ( SIM
MD
– Single Instructioon / Multiiple Data ). Такая архитекттура хараактерна для
д
в
векторны
ых и матрричных ВС,
В выпо
олняющихх специаальные веекторныее и
м
матричны
ые операц
ции как параллел
льные оп
перации д
для разны
ых потокков
д
данных.
Под поттоками данных
д
подразуме
п
еваются последоввательноссти
э
элементо
ов вектороов (для веекторных
х ВС) или
и строки м
матриц (д
для матри
ичн
ных
ВС).. В послеедние год
ды SIMD--расширеения реаллизованы в систем
мах
к
команд
п
процессор
ров общ
щего назн
начения (MMX, S
SSE, SSE
E2 – Inttel,
3DNow! –AMD,
–
A
AltiVec
– Motorola
M
и др.)
• М
МКОД - Множесттво потоков команд / Одиноочный пооток данных (MISD
DM
Multiple
Instructio/ Single Data
D
). Данная
Д
аррхитектурра соответтствует ВС
В
к
конвейер
рного тип
па, в которрых один
н поток данных
д
прроходит разные
р
сттуп
пени
обрааботки в разных
р
прроцессорных элем
ментах (ПЭ
Э).
А
Архитект
туры типаа ОКМД и МКМД
Д использзуются прри постро
оении выссокопрои
изводителльных си
истем разн
ного уроввня, начиная от прростых ко
онвейерны
ых
ВС до супер-ЭВ
ВМ с вектторными и параллеельными процессоорами.
• М
МКМД – Множеество поттоков команд / Множеств
М
во потокков данны
ых
(MIMD – Multiplee Instructiion / Mulltiple Dataa). Такая архитекттура хараакт
терна
дляя ВС свеерхвысокоой произвводительн
ности, в которых множесттво
П выпоолняющи
ПЭ,
их каждый
й свою вычислите
в
ельную п
подзадачу
у (процессс),
обменивааются поттоками кооманд и данных
д
в разных н
направлен
ниях (тран
нсп
пьютерны
ые систем
мы, систем
мы с масссовым парраллелизм
мом и др.. – рис. 555.)
П
Помимо
четырех выделенн
ных групп, иногдаа выделяю
ют допол
лнительны
ые,
находяящиеся на
н грани
ице межд
ду перечи
исленным
ми, напрример, MSIMD
M
и
или
MMIS
SD – соотвветственн
но Multi-S
SIMD, ил
ли Multi-M
MISD – си
истемы с нескольккими парраллельноо работаю
ющими SIIMD или MISD-бло
M
оками.
Р 55. Транспью
Рис.
Т
ютерные си
истемы, системы
с
с массовы
ым паралл
лелизмом
120
2. По управляющему потоку
управляемые потоком команд (IF- instruction flow) ;
управляемые потоком данных (DF- dataflow) .
Системы с управлением потоком данных иногда называют просто потоковыми архитектурами.
3. По использованию памяти:
с общей памятью («разделяемая память» – shared memory);
с локальной памятью для каждого процессора.
Общая разделяемая разными процессорами память может быть физически
распределена по вычислительной системе. С другой стороны, под распределенной памятью (distributed) понимают обычно систему, при которой каждый процессор имеет свою локальную память, с локальным адресным пространством.
Для общей памяти, доступ к которой осуществляется разными процессорами в
системе за одинаковое время, существует термин UMA – Unified Memory
Access (память с одинаковым временем доступа). В случае, когда время доступа
к разным адресам общей памяти для разных процессоров неодинаково (обычно
это характерно для физически распределенной общей памяти), используют
термин Non-UMA (память с различным временем доступа).
По способу обмена между процессорами:
• через общую разделяемую память;
• через передачу сообщений.
По используемому типу параллелизма:
• естественный или векторный параллелизм (используется в векторных и
матричных вычислительных системах);
• параллелизм независимых ветвей («крупнозернистый» или «Coarse
Grain») - используется в симметричных многопроцессорных системах
• Symmetric MultiProcessor (SMP), а также в системах MIMD;
• «мелкозернистый» («Fine Grain») параллелизм - используется в многопроцессорных системах типа MIMD, в системах с массовым параллелизмом и др.;
• параллелизм смежных операций (Instruction Level Parallelism - ILP) • используется в ЭВМ с длинным командным словом - VLIW и др.
По способу загрузки данных:
• с последовательной загрузкой (последовательным кодом - по битам) ;
• с параллельной загрузкой (по словам); - с последовательно-параллельной
загрузкой.
121
По системе коммутации :
• полносвязанные МПВС (каждый процессор связан с каждым);
• с выделенным коммутатором;
• с общей шиной;
• линейный или матричный массивы (связаны друг с другом соседние процессоры);
• гиперкубы (связаны соседние ПЭ, но массивы многомерные);
• параллельные машины с изменяемой конфигурацией связей;
• с программируемыми коммутаторами.
По сложности системы коммутации (по кол-ву уровней иерархии) :
• с коммутирующей цепью (сетью) – один уровень коммутации ;
• с кластерной коммутацией (когда группы вычислительных устройств
объединены с помощью одной системы коммутации, а внутри каждой
группы используется другая).
По степени распределенности ВС:
• локальные вычислительные системы;
• вычислительные комплексы (в том числе - сильносвязанные - с обменом
через общую память и слабосвязанные - с обменом через передачу сообщений).
• как вариант вычислительных комплексов - кластерные архитектуры;
• распределенные вычислительные комплексы, в том числе - сети ЭВМ и
распределенные кластерные системы.
По организации доступа к общим ресурсам:
• симметричные многопроцессорные системы (все процессоры имеют одинаковый доступ к общим ресурсам);
• асимметричные (master-slave) многопроцессорные системы с разными
возможностями доступа для разных процессоров.
6.2. Параллельные вычислительные системы типа SIMD. Векторные ВС
К ВС типа SIMD относят, прежде всего, ассоциативные и векторные ВС.
Ассоциативные ВС строятся, как можно заключить из названия, на базе ассоциативной памяти. Как уже отмечалось ранее, при рассмотрении организации
систем памяти, для ассоциативной памяти характерны аппаратные механизмы
поиска информации с заданным адресным признаком по различным мерам
сходства и т.н. вертикальная обработка. В ассоциативных вычислительных системах помимо поиска могут аппаратно реализовываться различные механизмы
122
обработки данных, применяемые к данным с подходящими тегами с использованием все той же вертикальной обработки, то есть параллельно захватывающие все ячейки памяти, или по крайней мере – все строки массива накопителя
ассоциативной памяти.
Тем не менее, чаще всего ассоциативные вычислительные системы строятся для решения задач невычислительного характера – поиска, распознавания
и т.д. Примером могут служить различные вычислительные системы для поддержки баз данных – в частности, реляционный ассоциативный процессор
(RAP). Существуют и проекты собственно вычислительных ассоциативных
систем, например, известная ВМ "STARAN".
К векторным относят системы, включающие в свои системы команд специальные векторные (матричные) операции, такие, как векторное и матричное
сложение, умножение вектора на матрицу, умножение матрицы на константу,
вычисление скалярного произведения, свертки и т.д. Такие ВС относят к классу
SIMD, иногда - MISD. Такая неоднозначность связана с наличием двух основных видов векторных систем:
В векторно-конвейерных системах в основе ускорения вычислений лежит
принцип конвейерной обработки последовательности компонент векторов и
матриц.
В векторно-параллельных системах различные компоненты векторов и
матриц при выполнении векторных операций обрабатываются параллельно на
параллельно работающих ПЭ.
Векторно-параллельные ВС иногда называют «настоящими SIМD», тем
самым подчеркивая, что в векторно-конвейерных ВС имеется несколько иной
механизм взаимодействия потоков команд и данных, больше характерный для
MISD. В то же время логически или функционально и в векторно-конвейерных
системах фактически реализуется принцип SIMD (одна инструкция - например,
сложение, выполняется для нескольких потоков данных, но только эти потоки
как бы выстраиваются в одну очередь на конвейере).
Например, если необходимо находить свертку, то есть вычислять выражение вида
C =
∑
i
a i ⋅ bi
,
123
Р 56. Вычислен
Рис.
В
ние выраж
жения вид
да C
=
∑
a
i
⋅ b
i
i
то мож
жно использовать два ариф
фметическких конвеейера – длля умнож
жения и для
д
сложен
ния (слож
жение тож
же можноо конвейееризоватьь, см. кон
нвейеризаацию парааллельноого сумм
матора на заключи
ительном этапе фоормироваания прои
изведенияя в
умнож
жителе Бррауна), наа который
й подаются послед
довательн
но элемен
нты обраб
батываем
мых вектооров из веекторныхх регистро
ов (рис. 56).
А
Арифмет
ические устройств
у
ва сами по
п себе могут
м
бытть и неко
онвейериззованны
ыми, тогдаа либо рееализуетсяя конвейеер из трехх операци
ий: умнож
жение, слложениее и записьь в регисстр (память), либо
о три указзанные ооперации просто выв
полняю
ются как одна маакроопераация, кото
орая назы
ывается ««зацеплен
нием», прричем ап
ппаратно ускоряеттся ее выч
числение и подготтовка след
дующего зацеплен
ния
по сраавнению с обычны
ыми процеессорами общего назначени
н
ия. Часто зацеплен
ние
реализзуется с использов
и
ванием тррех банковв операти
ивной пам
мяти, а нее регистроов,
посколльку вектторные машины
м
должны работатьь с вектоорами и матрицам
ми
больш
шой размеерности, которые
к
н всегда можно разместит
не
р
ть в векто
орных реггистрах.
Д ускорения работы с памятью использую
Для
и
ют различчные мех
ханизмы ада
ресаци
ии, операц
ции с авттоинкремеентном (аавтодекреементном
м) адреса, механизм
мы
ускореенной выборки и записи
з
(м
многопорттовая пам
мять, память с расслоением
ми
т.д.), отдельное
о
е адресноое обрабаттывающеее устройство (чтоо характер
рно для так
т
называаемой раззнесенной
й архитекктуры). Для
Д выполлнения сккалярных операций
йв
компллексе с веекторным
м обрабаттывающи
им устрой
йством в векторной маши
ине
можетт использооваться сккалярное устройсттво.
Т
Таким
об
бразом, длля векторн
но-конвей
йерных машин
м
харрактерно:
1.
Под
ддержка специальн
с
ных векто
орных, маатричныхх операций в системе
команд
д.
124
2.
Ускорение обработки векторов за счет конвейеризации выборки и
собственно обработки в конвейерных исполнительных устройствах.
3.
Наличие векторных регистров.
4.
Развитые механизмы адресации и выборки/записи в память.
5.
Сочетание векторных и скалярных регистров и обрабатывающих
устройств для эффективной реализации алгоритмов, требующих выполнения
как векторных, так и скалярных вычислений.
Наряду с конвейеризацией операций в векторных ВС используется и конвейеризация команд, что требует такого построения системы команд векторной
машины, чтобы команды легко могли выполняться на конвейере. Поэтому многие векторные процессоры имеют RISC-подобные команды.
Примерами векторно-конвейерных машин могут служить классические
супер-ЭВМ серии Cray: Cray-1, Cray-2, Cray - X-MP, Cray - Y- MP и др. Примером векторно-параллельных машин могут служить машины ILIAC-IV, Cyber205, отечественные супер-ЭВМ серии ПС2000.
Недостатком векторно-параллельных машин является сравнительно низкая эффективность в смысле загрузки процессорных элементов. Высокая производительность достигается только на векторных операциях, в то время как на
скалярных операциях и при обработке векторов и матриц меньшей размерности
значительная часть устройств может простаивать. В конвейерных ЭВМ при обработке векторов меньшей размерности конвейер, возможно, будет загружен
полностью, так как меньшая размерность может компенсироваться большей
интенсивностью следования последовательных по алгоритму векторных подзадач.
Кроме того, программирование векторно-параллельных ЭВМ осуществляется в целом сложнее, чем для векторно-конвейерных. Для загрузки и выгрузки данных требуется больше времени, чем в случае конвейерных систем,
когда данные могут поступать последовательно. При этом преимуществом векторно-параллельных машин является их потенциально более высокая производительность.
В целом векторные машины характеризуются высокой пиковой производительностью при полной загрузке их вычислительных устройств.
6.3. Понятие о систолических структурах и алгоритмах
Под систолической структурой можно понимать массив (сеть) вычислительных «клеток» (ПЭ), связанных каналами обмена. Число соседних клеток
125
ограни
ичено. Кааждая клеетка рабоотает по своей
с
проограмме ((что хараактерно для
д
систем
м МКМД). Обмен данными
и и управвляющим
ми сигналами осущ
ществляеттся
толькоо с соседн
ними клеттками. Об
бмен с оп
перативноой памятьью происх
ходит толлько на границе массива
м
к
клеток
(ри
ис. 57). Термин
Т
«ссистоличееская» (sy
ystolic) укказываетт на синхронноссть, непррерывноость и воолнообраззность прродвижеения обррабатываеемых даанных от
о одной границы
ы массиваа к
другой
й (систоола это сердечн
ная
мышц
ца, которрая работтает такж
же
синхрронно, ри
итмично без
б остан
новок в ходе вссей жизни
и человекка,
чисистоллическая система «прокач
вает» через сеебя обраб
батываемы
ые
ые).
данны
Р 57. Систоличе
Рис.
С
еская струуктура
О
Особенно
остью раб
боты систтолически
их структтур являеттся отсутствие наккопленияя информ
мации в локальны
л
ых блоках
х памяти и возвраттов потокков данны
ых
назад для цикллической обработкки. Упоряядоченноссть этапоов обрабо
отки инфоори указываает на род
дство с конвейерн
к
ными арххитектураами типа MISD, поп
мации
этому многие исследова
и
атели отн
носят сисстолическкие систеемы имен
нно к этом
му
классуу. В то жее время нааличие раазличных потоков команд и данных в системее и
разныхх программ у раззных выч
числителььных клееток указывает наа родствоо с
MIMD
D-архитекктурами. В отличи
ие от MIM
MD харакктер обмеена носитт заданны
ый,
однонаправленный хараактер, отссутствие циклов, возвратов, длинны
ых перессымых кажд
дой вычи
ислительн
ной
лок, а также оттносителььная простота задаач, решаем
и систоли
ических сструктур.
клеткоой, позволляет говоррить о своеобразии
О
Областью
ю примен
нения такких струкктур, преежде всегго, являю
ются многгопроцесссорные специали
с
изированн
ные струкктуры дляя цифровоой обрабо
отки сигн
налов, иззображен
ний, для решения матричны
м
ых задач.
Д эффеективной реализац
Для
ции вычисслений в систоличческой стр
руктуре нен
обходи
имы так называем
мые систолически
ие алгори
итмы, расссчитанны
ые на апп
паратную
ю систоли
ическую реализаци
р
ию. Они должны удовлетво
у
орять опр
ределенны
ым
требовваниям, срреди котоорых :
1) Регуллярность, однонап
правленно
ость граф
фа вычисслений (потоково
(
ого
графа)) алгоритм
ма.
126
2) Ацикличность алгоритма.
3) Возможность разбиения алгоритма на этапы одинаковой сложности и
длительности выполнения для построения конвейера.
4) Возможность распараллеливания вычислений.
5) Отсутствие необходимости в больших объемах памяти для
сохранения промежуточных результатов и накопления информации.
6) Локальность пересылок информации, отсутствие необходимости в
длинных пересылках.
7) Минимальное количество развилок в алгоритме и т.д.
8) Минимальное количество входных и выходных точек алгоритма.
9) Минимальное количество разных типов вычислений и операций,
используемых в алгоритме.
10) Возможность разбиения алгоритма на подалгоритмы меньшей
размерности, и с другой стороны – наращивания алгоритма для решения задач
большей размерности.
11) Гарантированная сходимость вычислений за заданное число шагов
(итераций) и др.
Примером систолических алгоритмов являются алгоритмы CORDIC и
родственные ему (так называемые ДЛП-алгоритмы или CORDIC-подобные),
другие итерационные алгоритмы, алгоритмы обработки матриц, оптимизированные для аппаратной реализации и так далее. Рассмотренные ранее аппаратные умножители также являются примерами систолических структур.
6.4. Масштабируемые параллельные системы МКМД
Современные параллельные вычислительные системы, включая аппаратные и программные средства, называются масштабируемыми (scalable), если их
ресурс может быть изменен в зависимости от требований производительности/стоимости. Это понятие включает в себя следующие составляющие:
• Функциональность и производительность. Масштабируемая система
должна повышать (понижать) свою производительность пропорционально
повышению (понижению) своих ресурсов. В идеале эта зависимость должна
быть линейной.
• Стоимость. Стоимость системы при масштабировании должна меняться
пропорционально (но не быстрее, чем линейно).
127
• Совместимость. Одни и те же компоненты системы, включая аппаратные
и программные средства, должны использоваться после масштабирования без
больших изменений.
В простейшем случае масштабируемость системы может быть достигнута
за счет изменения количества модулей – процессоров или вычислительных машин, входящих в нее. Масштабируемость характеризуется своим размером –
максимальным количеством вычислительных модулей, которое может быть
включено в нее без нарушения ее работоспособности. Например, Симметричная мультипроцессорная Система (SMP, 1997) имеет предел до 64 процессоров,
а система IBM SP2 (1997) - до 512 процессоров.
В настоящее время наибольшее распространение получили пять вариантов МКМД систем:
• Системы с массовым параллелизмом (massively parallel processor- МРР);
• Симметричные мультипроцессорные системы (SMP);
• Кластеры рабочих станций (cluster of workstations-COW);
• Системы с распределенной памятью (distributed shared memory-DSM);
• Систолические структуры.
Системы с массовой параллельной обработкой (MPP) включают тысячи,
десятки, иногда сотни тысяч процессорных элементов. Подобные системы могут иметь различную организацию. Одни системы относят к категории SIMD с
мелкозернистым параллелизмом. Они работают под управлением специальных
управляющих ЭВМ, раздающих задания процессорам и контролирующих их
коммутацию и обмен. Сами процессорные элементы могут быть достаточно
простыми и иметь невысокую производительность. В частности, в одной из
первых ЭВМ такого типа – Connection Machines 1 (CM-1) использовались однобитные АЛУ, в которых 32-битовое сложение выполнялось за 24мкс! АЛУ объединялись в ПЭ, состоявший из 16 таких ОУ и 4 блоков локальной памяти.
Производительность 1 ПЭ около 2MIPS. Количество процессорных элементов
достигало 64 тысяч, разделенных на 4 блока, каждый блок управлялся ЭВМсеквенсором, отвечавшей за обмен между блоками, а управление всей системой
осуществляла фронтальная ЭВМ, транслировавшая высокоуровневый поток
команд в поток инструкций для ПЭ. Одна фронтальная ЭВМ могла управлять
до 2 млн процессорных элементов. Система CM-1 достигала производительности в 100 Gflops (1984 г), а система Connection Machines – 5256 тыс. процессоров – уже до 1 TFlops (1991 г).
В других системах с массовой параллельной обработкой процессорные
128
элементы представляют собой достаточно мощные и автономные вычислительные устройства (например, высокопроизводительные процессоры общего назначения), выполняющие собственные программы вычислений. В таких системах может использоваться кластерная организация.
Важную роль в эффективной реализации вычислений в таких системах
(как и в параллельных вычислительных системах вообще) играют организация
обмена информацией между процессорными элементами, организация памяти
и, конечно, программное обеспечение.
Наиболее естественным кажется использовать для обмена общую память
(shared memory). При этом адресное пространство памяти доступно всем процессорам, которые помещают результаты своей работы, а также считывают исходную информацию из общедоступного ресурса (в зависимости от характера и
объемов обрабатываемой информации она может храниться в оперативной памяти, либо во внешней). Как уже отмечалось ранее, общая память может быть
физически распределенной (Non-UMA), либо с одинаковым временем доступа
(UMA). Проблемы возникают при синхронизации работы с общими областями
памяти (здесь задействуются механизмы семафоров, транзакций, атомарных
операций и т.д.), при организации виртуальной памяти, при ускорении доступа
к памяти в физически распределенной системе памяти и так далее. Дополнительную сложность представляет синхронизация работы разделяемой оперативной памяти и локальной кэш-памяти процессоров (проблема когерентности
кэш-памяти). Синхронизация достигается применением нетривиальных алгоритмов, например, MESI. Для упрощения синхронизации памяти и для ускорения обмена в целом предпочтительнее обмен крупными блоками данных, выполняемый реже, по сравнению с частым обменом мелкими порциями данных.
К другим способам ускорения обмена с памятью в многопроцессорных системах можно отнести коммутацию типа «точка-точка», при которой память разбивается на банки, каждый из которых связан с каждым процессором через интеллектуальный коммутатор.
При использовании логически распределенной между процессорами памяти каждый процессор работает со своим адресным пространством, а обмен
информации происходит путем передачи сообщений между процессорами. При
этом аппаратная организация параллельной системы упрощается, для построения мультипроцессорных систем подойдут даже стандартные телекоммуникационные средства, например, аппаратура и протоколы локальных сетей. С другой стороны, программирование таких систем усложняется, поскольку синхро-
129
низация сообщений, управления, потоков данных выполняется в основном программными средствами. В настоящее время используются в основном два базовых программных интерфейса параллельных систем с передачей сообщений:
PVM (Parallel Virtual Machine) и MPI (Message Processing Interface). В целом
можно отметить, что степень «зернистости» при разбиении задачи в мультипроцессорных системах может варьироваться из соображений затрат на собственно вычисления и обмен между вычислителями. В некоторых случаях потенциально высокая степень параллелизма, диктующая мелкозернистость, входит в
противоречие с большими накладными расходами на организацию такой мелкозернистости, связанными с обменом между процессорами, и тогда меньшее
дробление задачи оказывается более предпочтительным.
Среди мультипроцессорных систем большое распространение получили
архитектуры, называемые кластерными.
Термин «кластерная архитектура» трактуется в настоящее время достаточно широко. Ключевым является понятие кластера как группы каких-то относительно самостоятельных, но тесно взаимодействующих устройств. С этой
точки зрения под кластерами понимают, во-первых, вычислительные системы,
построенные по иерархическому принципу, использующие кластерную коммутацию, во-вторых, группы автономных вычислительных машин, работающих
под управлением общих вычислительных программ (вычислительные кластеры,
в том числе на базе сегментов локальных сетей), в-третьих, серверные системы
высокой готовности, включающие несколько (по крайней мере – 2 ) автономных подсистем и т.д.
Кластеры реализуются как системы с передачей сообщений. Кластеризация позволяет упростить организацию обмена и в целом повысить эффективность системы за счет разумной иерархии и оптимального разделения задач по
группам вычислителей.
С точки зрения вычислительной мощности простейшие кластеры как вычислительные комплексы на базе автономных ВМ (в том числе – ПК) могут составлять конкуренцию дорогим вычислительным системам, при этом обладая
существенным преимуществом – они намного дешевле. Здесь на первый план
выходит эффективное программное обеспечение для параллельной обработки.
Чаще всего подобные вычислительные кластеры строятся на базе систем, работающих под управлением ОС UNIX.
Анализ списка 500 самых производительных вычислительных машин, который публикуется каждые 3 месяца в Интернете (адрес: http://www.top500.org),
130
показывает, что верхние строчки списка, как правило, занимают мультипроцессорные MIMD-системы. Например, это компьютеры, строящиеся в рамках программы ASCI (Advanced Strategic Computer Initiative – Стратегическая компьютерная инициатива). Они включают, обычно, десятки тысяч процессоров (общего назначения, либо специализированных), объединенных в группы, с развитой иерархической системой коммутации. Управляются такие машины специализированным программным обеспечением для поддержки параллельных вычислений.
6.5. Потоковые вычислительные системы
Под потоковыми ВС понимают обычно ВС, управляемые потоком данных (Data Flow). Это довольно интересный класс вычислительных систем, в которых очередной поток вычислений в соответствии с алгоритмом инициируется
не очередными инструкциями программы, а готовностью к обработке необходимых данных. С каждой операцией в программе связан набор ее операндов,
которые снабжаются флагами готовности к обработке. При установке всех флагов операция отправляется на выполнение. Потенциально такой подход позволяет достичь высокой степени параллелизма, так как потоковая архитектура
пытается извлечь максимальный параллелизм из всех заданных вычислений.
Эффективность подобных структур во многом определяется эффективным программированием, задачей которого является формулировка задачи в
терминах параллельных и независимых операций. На первый план выходит не
эффективное построение процедуры вычислений, а выявление взаимосвязей
между потоками данных в задаче. В значительной степени это задача соответствующего оптимизирующего компилятора.
Известно много проектов потоковых вычислительных систем, среди них
можно отметить Манчестерскую ВС (Манчестерский университет), Tagged
Token, Monsoon (Массачусетский технологический институт), Sigma, EMS,
EMC-4 (Тсукуба, Япония), RAPID (проект Sharp-Mitsubishi – университет Осаки, Япония) и др. Как утверждает ряд авторов, многие интересные проекты Data
Flow не были по достоинству оценены производителями вычислительной техники, в силу нетрадиционности подхода.
С другой стороны, потоковые вычисления нашли применение в современных суперскалярных процессорах и процессорах с длинным командным
словом. Причем если в VLIW-структурах задача выявления параллельных потоков в большей степени решается программным обеспечением, то в суперска-
131
лярных процессорах логика управления многопотоковым конвейером как раз и
реализует механизм, напоминающий управление потоком данных, но средствами самого процессора. Действительно, последовательный поток инструкций
программы в суперскалярном процессоре транслируется в параллельные потоки внутренних инструкций, операнды которых снабжаются признаками готовности, которые, в том числе, зависят и от работы механизма динамической оптимизации команд.
Так что системы, управляемые потоком данных, так или иначе, находят
применение в современной вычислительной технике.
Глава 7.ОБЩИЕ СВЕДЕНИЯ О ВЫЧИСЛИТЕЛЬНЫХ СЕТЯХ
7.1. Назначение вычислительных сетей
Сетью называют группу компьютеров, соединенных между собой при
помощи специальной аппаратуры, обеспечивающей обмен данными между любыми компьютерами данной группы. Компьютеры могут соединяться друг с
другом непосредственно либо через промежуточные узлы связи.
Компьютер, подключенный к сети, называют рабочей станцией. Компьютер, предназначенный для управления сетью и концентрации данных, называют сервером.
Сервер (обычно высокопроизводительный компьютер) запускает сетевую
операционную систему и управляет потоком данных, передаваемых по сети.
Отдельные рабочие станции и периферийные устройства подключаются к серверу.
Рабочая станция представляет собой обычный компьютер, работающий
под управлением собственной операционной системы (произвольной), но содержащий плату сетевого интерфейса (сетевой адаптер) и физически соединенный кабелями с сервером. Кроме того, рабочая станция запускает специальную
программу, называемую сетевой оболочкой, которая позволяет ей обмениваться данными с сервером, другими рабочими станциями и прочими устройствами
в сети. Сетевая оболочка позволяет рабочей станции использовать файлы, хранящиеся на сервере, так же легко, как и находящиеся на ее собственных дисках.
В локальной вычислительной сети (ЛВС или LAN – Local Area Network)
компьютеры расположены недалеко друг от друга и соединены высокоскоростными адаптерами (со скоростями передачи данных 1-10 или 100 Мбит/с).
Преимущества ЛВС:
132
- возможность совместного использования дорогостоящих периферийных устройств (принтеры, сканеры, коммуникационные устройства);
- возможность организации и улучшения связи между людьми, использование общих данных;
- возможность объединения средств обслуживания обработки данных.
Самая простая сеть (network) состоит из нескольких ПК, соединенных
между собой сетевым кабелем (рис. 58). При этом в каждом ПК устанавливается специальная плата сетевого адаптера (NIC), осуществляющая связь между
системной шиной компьютера и сетевым кабелем.
NIC – network interface card (карта сетевого интерфейса)
Сетевой кабель
Рис. 58. Структура простейшей вычислительной сети
Кроме этого, все компьютерные сети работают под управлением специальной сетевой операционной системы (NOS – Network Operation System). Основное назначение компьютерных сетей – совместное использование ресурсов
и осуществление интерактивной связи как внутри одной фирмы, так и за ее
пределами (рис. 59).
Основное назначение ВС
Совместное использование ресурсов
Интерактивная связь внутри
фирмы и за ее пределами
данных (в т. ч. БД и БЗ)
программ (в т. ч. различных
сетевых приложений)
Периферийных устройств
(диск, принтер, модем и т. д.)
Использование программ:
- электронной почты;
- планирования рабочего дня.
Повышение
оперативности
Сокращение
затрат за
счет совместного использования
1). Эффективность взаимодействия между собой и партнерами по бизнесу.
Рис. 59. Назначение вычислительной сети
Ресурсы – представляют собой данные (в т. ч. корпоративные базы данных и знаний), приложение (в т. ч. различные сетевые программы), а также пе-
133
риферийные устройства, такие как принтер, сканер, модем и т. д.
До объединения ПК в сеть каждый пользователь должен был иметь свой
принтер, плоттер и другие периферийные устройства, а также на каждом из ПК
должны были быть установлены одни и те же программные средства, используемые группой пользователей.
Использование компьютерных сетей позволяет: а) повысить эффективность работы персонала фирмы; б) снизить затраты за счет совместного использования данных, дорогостоящих ПУ и программных средств (приложений).
7.2. Локальные и глобальные сети
Локальные сети – ЛВС (LAN – Local Area Network)объединяют находящиеся недалеко друг от друга (в соседней комнате или здании) компьютеры.
Иногда компьютеры могут находиться на расстоянии нескольких миль и все
равно принадлежать локальной сети.
Компьютеры глобальной сети – ГВС (WAN – Wide Area Network) могут
находиться в других городах или даже странах. Информация проделывает
длинный путь, перемещаясь в данной сети. Интернет состоит из тысячи компьютерных сетей, разбросанных по всему миру. Однако пользователь должен рассматривать Интернет как единую глобальную сеть.
Соединяя компьютеры между собой и давая им возможность общаться
друг с другом, вы создаете сеть. Соединяя две и более сетей, вы создаете межсетевое объединение, называющееся «интернет» (internet). На рис. 60 показано
как соотносятся сети и межсетевое объединение.
ЛВС1
>
ЛВС2
>
>
ЛВС3
>
- пакет
Рис. 60. Межсетевое объединение
Интернет – самое большое и популярное межсетевое объединение в мире.
Оно объединяет более 20 тыс. компьютерных сетей, расположенных в 130
странах. При этом объединены компьютеры тысяч различных видов, оснащен-
134
ных раазличным
м програм
ммным об
беспечени
ием. Однако, полььзуясь сеттью, мож
жно
не обрращать вн
нимания на
н эти различия.
7.3. Паакет как основнаая единиц
ца инфор
рмации в ВС
При обмеене данны
П
ыми как между
м
ПК
К в ЛВС, так и между ЛВС
С любое ини
формаационное сообщен
ние разби
ивается пр
рограммаами перед
дачи данных на нен
больш
шие блоки
и данных, которые называюттся пакет
тами (рисс. 61).
Рис. 61. Информац
Р
И
ционное сообщени
с
ие
С
Связано
э с тем,, что данн
это
ные обычн
но содерж
жатся в боольших по
п размерам
файлахх, и если передаю
ющий компьютер пошлет
п
егго целикоом, то он надолго заз
полнит канал связи
с
и «свяжет»
«
работу всей
в
сети
и, т. е. буудет преп
пятствоваать
ю другихх участников сети.. Кроме этого,
э
воззникновен
ние ошиб
бок
взаимоодействию
при пеередаче крупных
к
в
большие
б
з
затраты
ввремени, чем на его
е
блоков вызовет
повторрную передачу.
П
Пакет
– основнаяя единица информа
ации в ком
мпьютеррных сетяях. При раазбиении
и данныхх на пакетты скороссть их пер
редачи воозрастает на столькко, что кааждый компьютер
к
р сети поолучает возможно
в
ость прин
нимать и передавать данны
ые
практи
ически од
дновремен
нно с остаальными ПК.
П разби
При
иении дан
нных на пакеты
п
сеетевая ОС
С к собстввенно пер
редаваемы
ым
данны
ым добавлляет специ
иальную добавляю
д
ющую инф
формацию
ю:
- заголловок, в котором
к
у
указывает
тся адрес отправиттеля, а таккже инфоормация по сборуу блоков данных
д
в исходно
ое информ
мационноое сообщеение при их
ме получаттелем;
прием
- трейл
йлер, в коотором соодержитсяя информ
мация дляя проверки безош
шибочноссти в передаче паккета. При
и обнаруж
жении оши
ибки переедача паккета долж
жна
повторриться.
7.4. Пеереключение соед
динений
Переключ
П
чение соединений
й использзуется сеетями дляя передач
чи данны
ых.
Оно поозволяет средством сети раазделить один
о
и тоот же физический канал
к
свяязи
135
междуу многими
и устройсствами. Различаютт два осноовных споособа пер
реключен
ния
соедин
нений:
•
перреключени
ие цепей (каналов));
•
перреключени
ие пакетоов.
П
Переключ
чение цеепей созд
дает един
ное непррерывное соединение меж
жду
двумя сетевыми
и устройсствами. Пока
П
эти устройств
у
ва взаимоодействую
ют, ни од
дно
оединениеем для пеередачи собственн
ной
другоее не можеет восполльзоватьсяя этим со
инфоррмации – оно вынууждено ждать,
ж
покка соединение освоободится и наступ
пит
его очередь при
инимать данные.
д
Рис. 62. Переключ
Р
П
чение цепей
П
Простейш
ший прим
мер перекллючения цепей – это
э перекключатели
и для при
интеров, позволяю
ющие несскольким
м ПК испо
ользоватьь один прринтер (ри
ис. 62). ОдО
менно с принтеро
п
м может работатьь только один ПК
К. Какой именно,
и
р
реноврем
шит пеереключаатель, котторый проослушиваает сигналлы ПК, и как толькко поступ
пает сигн
нал с одн
ного из ни
их, он авттоматически его подсоедин
п
няет и сох
храняет это
э
соедин
нение, поока не заккончится печатная серия этого ПК. О
Образуетсся соедин
нение ти
ипа «точкка-точка» (point too point), при
п которром други
ие ПК не могут вооспользооваться сооединени
ием, пока оно не освободиттся и не н
наступит их
и очеред
дь.
Больш
шинство современн
с
ных сетей
й, включая Интеррнет, испоользуют переключ
чение кааналов, яввляясь сеттями с паккетной ко
оммуникаацией.
И
Исходное
е информационноее сообщен
ние от ПК
К1 к ПК2 в зависим
мости от его
е
размерра может следоватть одновременно одним
о
паккетом или
и несколькими. Ноо т.
к. в загголовке каждого
к
и них естть адрес получател
из
п
ля, все он
ни прибуд
дут в одноо и
то же место наззначения,, несмотрря на то, что
ч они слледовали совершен
нно разли
ичными маршрутаами (рис. 63).
Р 63. Переключ
Рис.
П
чение канаалов
136
Для сравн
Д
нения перреключен
ния цепей и пакетоов допусти
им, что мы
м прерваали
канал в каждом
м из них. Напримеер, отключ
чив прин
нтер от ПК
К1 мы воввсе лиши
или
его воозможностти печатаать. Соеди
инение с переключ
чением ц
цепей треб
бует непррерывноого каналаа связи.
Н
Наоборот
т, данныее в сети с переклю
ючением пакетов
п
м
могут дви
игаться раазными путями, и разрыв не привеедет к поттере соед
динения, тт. к. есть множесттво
альтеррнативныхх маршруутов. Кон
нцепция адресации пакетовв и их маршрутиз
м
зации – одна из важнейши
в
их в ГВС, в том чиссле и в Ин
нтернет.
пособы организац
о
ции перед
дачи дан
нных меж
жду ПК
7.5. Сп
Передачаа данных между коомпьютер
П
рами и пррочими уустройстввами прои
исходит параллелльно или последова
п
ательно.
Т болььшинство ПК полльзуется параллелльным поортом дляя работы
Так
ы с
принтеером. Террмин «паараллельн
но» означает, что данные
д
п
передаютсся одноврременно по нескоольким прроводам.
Ч
Чтобы
поослать бай
йт данны
ых по парааллельном
му соедин
нению, ПК
П одноврременно устанавлливает веесь бит на
н восьми
и проводаах. Схемуу параллеельного сос
единен
ния можн
но иллюсттрироватьь рис. 64:
Рис. 64. Параллель
Р
П
ьное соед
динение
К видн
Как
но из рисуунка, парааллельноее соединеение по ввосьми пр
роводам поп
зволяеет передатть байт даанных одн
новремен
нно.
Н
Напротив
в, последоовательноое соедин
нение под
дразумеваает передаачи данны
ых
по очеереди, бит за битоом. В сетяях чаще всего
в
исп
пользуетсяя именно такой сп
пособ рааботы, когда биты
ы, выстраи
иваются друг
д
за дрругом и п
последоваательно пеп
редаются (и при
инимаютсся тоже), что иллю
юстрируетт рис. 65.
динение
Рис. 65. Послледователльное соед
137
При соед
П
динении по
п сетевы
ым каналаам исполььзуют три
и различн
ных метод
да.
Соеди
инение бы
ывает: сим
мплексноее, полудуп
плексное и дуплекксное.
О симплеексном сооединении
и говорятт, когда данные
д
пееремещаю
ются тольько
в одноом направвлении (ррис. 66). Полудупл
П
лексное сооединени
ие позволяяет данны
ым
перемеещаться в обоих направлен
ниях, но в разное врремя.
Рис. 66. Типы
Р
Т
соед
динений
И након
И,
нец, дуплеексное сооединени
ие позволляет данн
ным перем
мещатьсяя в
обоих направлеениях одн
новременн
но.
7.6. Оссновные характер
ристики ВС
Основным
О
ми характтеристикаами ВС яввляются:
- операцио
о
онные воззможности
и сети;
- временны
в
ые характеристики
и;
- надежнос
н
сть;
- производ
п
дительность;
- стоимост
с
ь.
О
Операцио
онные воозможноссти сети характерризуются такими условиям
ми,
как:
п
вление дооступа к прикладны
п
ым прогрраммным средствам
м, БД, БЗ
З, и
- предостав
т. д.;
у
ый ввод зааданий;
- удаленны
- передача
п
файлов между
м
узллами сети
и;
- доступы
д
к удаленн
ным файллам;
- выдача
в
сп
правок об
б информаационных
х и программных рресурсах;
- распредел
р
ленная об
бработка данных
д
на
н несколььких ЭВМ
М и т. д.
В
Временны
ые характтеристики
и сети оп
пределяю
ют продоллжительно
ость обсллуживан
ния запроссов польззователей:
- среднее
с
в
время
досступа, кооторое заввисит от размеровв сети, удаленнос
у
сти
пользоователей, загрузки
и и пропусскной спо
особности
и каналовв связи и т.
т д.;
- среднее
с
в
время
обслуживани
ия.
138
Надежносстные харрактеризууют надежность, как
Н
к отделльных элеементов сес
ти, такк и сеть в целом.
Глава 8.
8 ПРИН
НЦИПЫ ФУНКЦ
ЦИОНИР
РОВАНИ
ИЯ ЛОК
КАЛЬНЫ
ЫХ
ВЫЧИ
ИСЛИТЕ
ЕЛЬНЫХ
Х СЕТЕЙ
Й
8.1. Оссновные компонеенты и ти
ипы ЛВС
С
ЛВС на базе
Л
б
ПК получили
п
и в настояящее врем
мя широккое распр
ространен
ние
из-за небольшо
н
ой сложноости и неввысокой стоимостти. Они исспользую
ются при ава
томати
изации коммерчесской, бан
нковской деятельн
ности, а ттакже дл
ля создан
ния
распрееделенны
ых, управляющих и инфор
рмационн
но-справоочных си
истем. ЛВ
ВС
имеютт модульн
ную орган
низацию. Их основвные комп
поненты ((рис. 67) – это:
- Серверы
С
– это ап
ппаратно-программ
мные ком
мплексы, которые исполняю
ют
фун
нкции упрравления распредеелением сетевых
с
ресурсов ообщего до
оступа.
- Рабочие
Р
с
станции
– это ком
мпьютеры
ы, осущесствляющи
ие доступ
п к сетевы
ым
рессурсам, прредоставлляемым сеервером.
- Физическ
Ф
кая среда передачи
и данных (сетевой кабель) – это коакксиальныее и
опттоволокон
нные кабеели, виты
ые пары проводов,
п
а также беспрово
одные кан
налы связи (ин
нфракрасн
ное излуч
чение, лаззеры, ради
иопередачча).
Рис. 677. Компон
ненты ЛВ
ВС
Выделяеттся два оссновных типа ЛВС
В
С: однораанговые ((peer-to-p
peer) ЛВС
Си
ЛВС на
н основее сервера (server baased). Раззличия меежду ним
ми имеют принцип
пиальноее значени
ие, т. к. оп
пределяю
ют разные возможн
ности этих сетей. Выбор
В
ти
ипа
ЛВС зависит
з
отт:
- размеров
р
предприяятия;
139
- необходи
н
имого уроовня безоп
пасности;;
- объема
о
сеетевого тррафика;
- финансов
ф
вых затратт;
- уровня
у
дооступностти сетевой админи
истративн
ной поддержки.
П этом
При
м в задачи
и сетевогоо админисстрирован
ния обычн
но входитт:
- управлен
у
ие работоой пользоователей и защитой
й данных;
- обеспечен
о
ние достуупа к ресуурсам;
- поддержк
п
ка прилож
жений и данных;
д
- установка
у
а и модеррнизация прикладн
п
ного ПО.
8.2. Од
днорангоовые сети
и
В этих сеетях все компьюте
к
еры равно
оправны: нет иераархии сред
ди них; нет
н
выделенного сеервера. Как
К прави
ило, каждый ПК функциони
ф
ирует и как
к рабоч
чая
ия (РС), и как серввер, т. е. нет ПК ответстве
о
енного за администрирован
ние
станци
всей сети
с
(рис. 68). Всее пользовватели реешают сам
ми, какиее данныее и ресурссы
(каталлоги, прин
нтеры, фаакс-модем
мы) на своем комп
пьютере ссделать об
бщедостуупными по сети
Р 68. Одноранго
Рис.
О
овая сеть
Рабочая группа
Р
г
– это неболльшой ко
оллектив, объединеенный об
бщей цельью
и интеересами. Поэтому
П
в однораанговых сетях
с
чащ
ще всего н
не более 10 компьютеров. Эти сети
и относиттельно прросты. Таак как кааждый ПК
К являетсся одновррем. Нет нееобходим
мости в мощном
м
ц
центральн
ном сервеере
менно и РС, и сервером
д
коомпоненттах, обязаттельных для
д болеее сложныхх сетей.
или в других
О
Одноранг
говые сетти обычноо дешевлее сетей наа основе сервера, но требую
ют
более мощных, а стало быть, и более до
орогих, ПК.
П Требоование к производ
диу
заащиты дляя сетевого
о ПО в ни
их также значителььно нижее.
тельноости и к уровню
В такие операцион
о
нные систтемы, какк: MS Wiidows NT for Work
kstation; MS
M
Widow
ws 95/98, Widows
W
2
2000
встроена подд
держка од
днорангоовых сетей
й. Поэтом
му,
чтобы установи
ить однорранговую сеть, доп
полнителььного ПО
О не требу
уется, а для
д
140
объеди
инения коомпьютерров прим
меняется простая
п
к
кабельная
я системаа. Однораанговая сеть
с
вполлне подхоодит там, где:
г
- количеств
к
во пользоователей не
н превыш
шает 10-115 человек;
- пользоват
п
тели расп
положены
ы компакттно;
- вопросы
в
з
защиты
д
данных
нее критичн
ны;
- в обозрим
мом будуущем не ожидается
о
я расширрения фиррмы, и, сл
ледователльно, увеличен
ния сети.
Н
Несмотря
я на то, чтто однораанговые сети
с
вполлне удовллетворяютт потребн
ности неебольшихх фирм, возникаю
в
ют ситуации, когдаа их испоользовани
ие являеттся
неумесстным. В этих сеттях защитта предпо
олагает усстановку пароля на
н разделяяемый ресурс
р
(наапример, каталог).. Централ
лизованноо управляять защиттой в одн
норанговвой сети очень
о
слоожно, т. к..:
- пользоват
п
тель устан
навливаетт ее самосстоятельн
но ;
- «общие»
«
ресурсы могут нааходитьсяя на всех ПК,
П а не только на централльном
м сервере.
Т
Такая
ситтуация – угроза длля всей сети;
с
кром
ме того, н
некоторые пользовватели могут
м
воообще не установит
у
ть защиту
у. Если вопросы кконфиденциальноссти
являются для фирмы
ф
прринципиаальными, то такие сети при
именять не
н рекомеенП работтает и какк РС, и как
к
дуетсяя. Кроме того, такк как в эттих ЛВС каждый ПК
серверр, пользовватели доолжны обладать достаточн
д
ным уроввнем знан
ний, чтоб
бы
работаать и как пользоват
п
тели, и каак админи
истраторы
ы своего ккомпьютеера.
8.3. Сеети на осснове серв
вера
При подкключении
П
и более 100 пользоввателей одноранго
о
овая сеть может окказаться недостатточно прооизводитеельной. Поэтому
П
б
большинс
ство сетей
й использзуы (рис. 69)). Выделеенными наазываютсся такие серверы,
с
к
коют выделенныее серверы
т
каак сервер (исключаая функции РС ил
ли клиентта).
торые функциоонируют только
но оптими
изированы
ы для бы
ыстрой обрработки ззапросов от сетевы
ых
Они специальн
ния защиттой файло
ов и каталлогов.
клиенттов и для управлен
Р 69. Структура
Рис.
С
а сети на основе сеервера
141
С увеличением размеров сети и объема сетевого трафика необходимо
увеличивать количество серверов. Распределение задач среди нескольких серверов гарантирует, что каждая задача будет выполняться самым эффективным
способом из всех возможных.
Круг задач, которые выполняют серверы, многообразен и сложен. Чтобы
приспособиться к возрастающим потребностям пользователей, серверы в ЛВС
стали специализированными. Так, например, в операционной системе Windows
NT Server существуют различные типы серверов (рис. 70):
¾
Файл-серверы и принт-серверы. Они управляют доступом пользователей к файлам и принтерам. Так, например, для работы с текстовым документом Вы прежде всего запускаете на своем компьютере (РС) текстовый процессор. Далее требуемый документ текстового процессора, хранящийся на
файл-сервере, загружается в память РС и таким образом Вы можете работать с
этим документом на РС. Другими словами, файл-сервер предназначен для хранения файлов и данных.
¾
Серверы приложений (в том числе сервер баз данных, WEB –
сервер). На них выполняются прикладные части клиент серверных приложений
(программ). Эти серверы принципиально отличаются от файл-серверов тем, что
при работе с файл-сервером нужный файл или данные целиком копируются на
запращивающую РС, а при работе с сервером приложений на РС пересылаются
только результаты запроса. Например, можно по запросу можно получить только список работников, родившихся в сентябре не загружая при этом в свою РС
всю базу данных персонала.
¾
Почтовые серверы – управляют передачей электронных сообщений
между пользователями сети.
¾
Факс-серверы – управляют потоком входящих и исходящих факсимильных сообщений через один или несколько факс-модемов.
¾
Коммуникационные серверы – управляют потоком данных и почтовых сообщений между данной ЛВС и другими сетями или удаленными пользователями через модем и телефонную линию. Они же обеспечивают доступ к
Интернет.
¾
Сервер служб каталогов – предназначен для поиска, хранения и
защиты информации в сети. Windows NT Server объединяет PC в логические
группы-домены, система защиты которых наделяет пользователей различными
правами доступа к любому сетевому ресурсу.
142
Рис. 70. Типы
Р
Т
сервверов в ЛВ
ВС
П этом
При
м каждый
й из сервееров может быть реализова
р
ан как наа отдельноом
компьютере, таак и в неб
больших по объем
му ЛВС, быть
б
совм
мещенным
м на одноом
к
ибо други
им сервером. Северр и ОС рработают как един
ное
компьютере с каким-ли
мый мощ
щный серввер предсставляет ссобой гру
уду железа.
целое. Без ОС даже сам
р
ать потенц
циал аппааратных ресурсов
р
сервера. К наиболлее
ОС поозволяет реализова
распроостраненн
ным сетеввым ОС следует
с
оттнести:
- Novelll NetWaree 4.0 и выш
ше;
- OS/2;
- Unix;
- Windoows NT 4.00 и выше.
чную мн
П
Последня
яя обеспеечивает симметри
с
ногопроцеессорную
ю обработтку
(системные зад
дачи расп
пределяются межд
ду всеми доступны
ыми проц
цессорами
и),
м
во аппараатных плаатформ (P
Pentium, R4000, RISE
R
и Digit
поддеррживает множеств
Alpha)), длина имени
и
фай
йла до 2225 байт, размер
р
фаайла и дисска – до 16 эксабаайт
(милли
иард гигаабайт).
П
Преимущ
щества сеттей на осн
нове сервеера
С
Сравнени
ия двух основных
о
типов ЛВ
ВС провеедем с тоочки зрен
ния возмоожности разделен
ния ресуррсов, защи
иты данн
ных, возм
можности резервно
ого копиррочности и аппаратно
а
ой обеспееченности
и. Рассмоттрим каж
ждое из эттих
вания,, избыточ
направвлений боолее подрробно.
1 Раздееление реесурсов. Сервер
1.
С
сп
проектироован так, чтобы пр
редостави
ить
доступ
п к множеству фай
йлов и прринтеров,, обеспеч
чивая при
и этом вы
ысокую прроизводи
ительностть и защи
иту. Адми
инистрирование и управлен
ние досту
упом к даанным осуществлляется цен
нтрализовванно, что
о обеспеч
чивает ихх поиск и поддержкку.
(Так, в Widowss NT разделение каталоговв осуществляется через File Managger.
143
Чтобы
ы разреши
ить совмеестное исп
пользован
ние каталлога, надоо выделитть его в мем
ню Dissk и выбррать коман
нду Shavee As).
2 Защиита. Это основной
2.
й аргумен
нт при выборе ЛВС
С на осно
ове серверра.
Пробллемой безопасности может заниматьс
з
ся один администр
а
ратор: он формируует
полити
ику безоп
пасности и примен
няет ее в отношен
нии каждоого польззователя сес
ти. Еслли в однооранговыхх сетях возможна защита только
т
на уровне ресурсов,
р
то
в ЛВС
С на основве сервераа основноой являетсся защитаа на уровн
не пользо
ователя.
3 Резеррвное коппированиее данных.. Посколььку важная инфор
3.
рмация раасполож
жена центтрализован
нно, т. е. сосредотточена наа одном и
или неско
ольких сеерверах, то нетруудно обесп
печить еее регулярн
ное резеррвное коп
пированиее, что поввын
ть ее сохрранения.
сить надежност
4 Избы
4.
ыточност
ть. Благод
даря избы
ыточным системам
м данныее на любоом
серверре могут дублиров
д
ваться в реальном времени. Поэтомуу в случаее поврежд
дения оссновной области
о
хрранения данных
д
информаци
ия не буд
дет потеряяна, так как
к
легко воспользо
в
оваться ее резервн
ной копиеей.
5 Аппарратное обеспечен
5.
о
ие. Так как PC не выполняет функц
ций серверра,
требоввания к егго характтеристикаам зависят от потрребностей
й самого пользоват
п
теля. Он
н может иметь, по крайней
к
м
мере,
486-й процесссор и ОЗЗУ от 8 до
о 16 Мбай
йт.
8.4. Коомбинированныее сети
Существууют и ком
С
мбинировванные сеети, сочеттающие ллучшие качества
к
о
однорангговых сеттей и сетеей на основе сервеера. Многгие админ
нистратор
ры считаю
ют,
что таакая сеть наиболеее полно удовлетвворяет ихх запросы
ы, т. к. в ней моггут
функц
ционироваать оба ти
ипа ОС.
С
Сетевые
ОС на основе Noovell NetW
Ware или
и Window
ws NT Serrver в этоом
случаее отвечаю
ют за совм
местное использоваание осноовных при
иложений
й и данны
ых.
На раб
бочих стаанциях ЛВС
Л
устан
навливаю
ют Window
ws NT W
WorkStation или Wiindows 95/98,
9
котторые буд
дут управллять досттупом к реесурсам ввыделенного сервеера
и в то же времяя предоставлять в совместн
с
ое исполььзование свои жесткие дискки,
уп и к своим данны
ым (рис. 71).
7
а по мере необхходимости разрешать досту
Р 71. Структура
Рис.
С
а комбини
ированной ЛВС
144
Комбинированные сети – наиболее распространенный тип ЛВС, но для их
правильной и надежной защиты необходимы определенные знания и навыки
планирования. Одноранговые сети и сети на основе серверов объединяет общая
цель – это разделение ресурсов и коллективное их использование. А вот различия между одноранговыми сетями и ЛВС с выделенными серверами существенно определяют:
- требования к аппаратному обеспечению ЛВС;
- а также способ поддержки пользователей.
Обратим особое внимание на требования к аппаратным и информационным ресурсам отдельных элементов ЛВС для каждого из рассматриваемых типов организации сетевого взаимодействия (табл. 7):
Таблица 7
Требования к характеристикам ПК, выполняющего роль сервера ЛВС
Компонент
Одноранговая ЛВС
Местонахождение
Компьютеры пользователя
разделяемых ресурсов
Зависит от потребностей
Оперативное
запо- пользователя.
минающее устройст- Для Windows 95 – 8Мб,
во (ОЗУ)
Windows98 – 16 Мб.
Для WindowsNT WorkStation порядка 12-16 Мб.
Центральный
Зависит от потребностей
процессор
пользователя.
Не ниже Intel 486.
ЛВС на основе сервера
Выделенные серверы
Как можно больше.
Минимум 128 Мб (Windows 2000 Server и NT).
При большом числе PC не
менее 1024 Мб.
Зависит от нагрузки на
сервер, но не ниже Pentium
III.
Высокопроизводительные
серверы
поддерживают
многопроцессорные системы.
Объем
дискового Зависит от потребностей Зависит от потребностей
пространства
пользователя, но не менее организации, но не менее
400 Мб.
10 Гбайта. В суперсерверах
счет идет не на гигобайты,
а на количество поддерживаемых жестких дисков.
145
Глава 9. КОМПАНОВКА ЛОКАЛЬНЫХ ВЫЧИСЛИТЕЛЬНЫХ
СЕТЕЙ
9.1. Понятие топологии сети и базовые топологии
Существует большое число способов, которыми можно соединить компьютеры между собой в единую компьютерную сеть. Чем больше разных компьютеров, тем больше таких способов соединения. Каждое соединение – это
новый маршрут для передачи данных.
Термин «топология сети» или просто «топология» характеризует физическое расположение компьютеров, сетевых сред передачи данных и других
компонентов сети. Топология – это стандартный термин, который:
- используется при описании основной компоновки сети;
- дает способ сравнивать и классифицировать различные сети.
Топология сети обуславливает ее технические характеристики. В частности, выбор той или иной топологии влияет на:
- состав необходимого сетевого оборудования и его характеристики;
- возможность расширения сети и ее надежность;
- способ управления сетью.
При построении сети просто подключить компьютер к сетевому кабелю,
соединяющему другие компьютеры, недостаточно. Различные типы кабелей в
сочетании с различными сетевыми адаптерами, сетевыми ОС и другими компонентами требуют и различного взаимного расположения компьютеров.
Любая топология сети может диктовать не только тип кабеля, но и способ
его прокладки, а также определять метод доступа компьютеров в сеть. Все сети
строятся на основе трех базовых топологий: шина (bus); звезда (star); кольцо
(ring). Если компьютеры подключены вдоль одного кабеля (сегмента), топология называется "шина". В том случае, когда компьютеры подключены к сегментам кабеля, исходящим из одной точки (или концентратора), топология называется "звезда". Если кабель, к которому подключены компьютеры, замкнут, то
такая топология носит название "кольцо".
9.2. Топология типа «шина»
Данная топология относится к наиболее простым и широко распространенным топологиям. В ней используется один сетевой кабель, именуемый магистралью или сегментом, вдоль которого подключены все РС сети (рис. 72).
146
1. При передаче
п
п
пакетов
д
данных
каждый
к
к
компьютер
р адресуеет его коонкретноому комп
пьютеру ЛВС
Л
(РС
Ск), перед
давая его по сетеввому кабеелю в ви
иде
электррических сигналовв.
2 Пакет в виде эллектричесских сигн
2.
налов перредается п
по шине в обоих нан
правлеениях всеем компью
ютерам сеети.
3 Однакоо информ
3.
мацию прринимает только тоот адрес, который
й соответсствует адресу
а
поллучателя,, указанному в загголовке пакета.
п
Таак как в каждый
к
м
момент времени
в
в сети моожет вести
и передач
чу толькоо одна РС
С, то прои
изводителльности ЛВС зависит от количеств
к
ва РС, по
одключенн
ных к ши
ине. Чем их больш
ше,
жидающихх передач
чи данных
х, тем ниж
же произзводителььности сетти.
тем боольше ож
Однакко нельзя указать прямую зависимо
ость проп
пускной сспособноссти сети от
количеества РС, так как на
н нее таккже влияеет:
- характтеристики
и аппаратного обесспечения РС сети;
- частотта, с которрой перед
дают сооб
бщения РС
С;
- тип рааботающи
их сетевых прилож
жений;
- тип каабеля и раасстояниее между РС
Р в сети.
Ш
Шина
– пассивнаяя топологгия. Это значит, что
ч компььютеры то
олько «сллушают»» передавваемые поо сети даанные, но
о не перем
мещают и
их от отп
правителяя к
получаателю. Поэтому, если
е
один
н из комп
пьютеров выйдет и
из строя, это не сккажется на работее всей сетти.
Рис. 72. Топология
Р
Т
я типа «ш
шина»
4 Данные в виде электриче
4.
э
еских сиггналов рааспространяются по
п всей сеети
от одн
ного конц
ца кабеля к другом
му, и, достигая кон
нца кабелля, будут отражатьься
и зани
имать шин
ну, что не
н позволи
ит другим
м компью
ютерам оссуществлять перед
дачу.
147
55. Чтобы
ы предотвратить оттражениее электри
ических сигналов, на каждоом
конце кабеля устанавли
у
иваются терминато
т
оры (Т), поглощаю
ющие сиггналы, прроие по шин
не.
шедши
6 При зн
6.
начительн
ном расстоянии меежду РС (например
(
р, 180 м для
д тонкоого
коакси
иального кабеля) в сегментте шины может нааблюдатьься ослабл
ление элеектричесского сигнала, чтоо может привести к искажен
нию или п
потере пеередаваем
мого паккета данных. В этоом случаее исходны
ый сегмент следуеет раздел
лить на двва,
устаноовив меж
жду ними дополниттельное устройств
у
во – репиитер (поввторителль),
которы
ый усили
ивает принятый сигнал перед
п
тем
м, как п
послать его
е
дальш
ше
(рис. 73).
7
Рис. 73. Подключе
Р
П
ение репи
итера (поввторителяя)
П
Правильн
но размещ
щенные на
н длине сети поввторители
и позвол
ляют увелличить длину
д
обсслуживаем
мой сети и расстояяние межд
ду соседн
ними комп
пьютерам
ми.
Следуует помни
ить, что все
в концы
ы сетевогго кабеляя должны
ы быть к чему-ли
ибо
подклю
ючены: к РС, терм
минатору или повто
орителю.
Р
Разрыв
сеетевого кабеля или
и отсоеди
инение од
дного из еего концо
ов привод
дит
к преккращению
ю функциоонирован
ния сети. Сеть
С
«пад
дает». Сам
ми РС сетти остаюттся
полносстью раб
ботоспосообными, но
н не моггут взаим
модействоовать дру
уг с другоом.
Если ЛВС
Л
на основе
о
серрвера, гдее большаяя часть пррограммн
ных и инф
формациоонных реесурсов хранится
х
на серверре, то РС
С, хотя и остаются
о
работосп
пособным
ми,
но дляя практической раб
боты малоопригодн
ны.
9.3. Тоопология
я типа «зв
везда»
При топоологии «ззвезда» все
П
в компььютеры с помощью
ю сегмен
нтов кабееля
подклю
ючаются к централльному коомпонентту – концеентраторуу (Hub) (р
рис. 74).
П
Пакеты
д
данных
о каждогго компью
от
ютера нааправляюттся к цен
нтральном
му
концен
нтратору.. Он, в свою очереедь, перен
направляеет пакеты к месту назначени
н
ия.
Основвное достооинство этой
э
топоологии в том, что если поввреждена какая-ли
ибо
РС илли отдельн
ное соеди
инение между
м
РС и концен
нтратором
м, вся сееть остаеттся
работооспособноой. Положительны
ым являеется и то, что под
дключени
ие кабеляя и
148
управлление кон
нфигурац
цией сети централи
изовано, а также п
просто кон
нфигурирровать сееть при добавлени
ии новых РС.
Р
Рис. 74. Топология
Р
Т
я типа «зввезда»
К недоостатки оррганизаци
Как
ии такой топологи
ии следуеет отмети
ить следующее:
- так какк все РС подключеены к цен
нтральной
й точке, тто для бол
льших ЛВ
ВС
значиттельно увеличиваеется расхо
од кабеля.
- если поврежден
п
нным окаазался сам
м конценттратор, тоо наруши
ится и раб
бота всей
й сети, хоотя РС осттанутся работоспо
р
особными
и.
К
Концентр
раторы яввляются центральн
ц
ным узлоом в топоологии «звезда». ОдО
нако в настоящ
щее врем
мя они сттановятся одним из
и стандаартных ко
омпоненттов
больш
шинства ЛВС.
Л
С
Среди
коонцентратторов выд
деляют акктивные и пассивн
ные. Акт
тивные коонцентрааторы реггенерирую
ют и переедают сиггналы, таккже как этто делаютт репитерры.
Иногд
да их назы
ывают ещ
ще многоппортовым
ми репитеерами. Он
ни имеютт от 8 до 12
портовв для подключенияя компью
ютеров.
П
Пассивны
ые концен
нтраторы – это монтажные панели и
или комму
утирующ
щие
блоки.. Они проосто проп
пускают через
ч
себяя сигнал, не усили
ивая и нее восстанаавливая его. Пасссивные, в отличие от активных, не надо
н
подкключать к источни
ику
149
питани
ия. Гибриидными называют концентр
раторы, к которым
м можно подключи
п
ить
кабели
и различн
ных типовв.
Рис. 75. Возможно
Р
В
ое соединение конц
центраторров
К
Концентр
раторы можно
м
соединить между собой.
с
Прри такой топологгии
разрывв кабеля, подключ
ченного к концентр
ратору, наарушит работу тол
лько одноого
конкреетного сегмента сеети (рис. 75).
7
9.4. Тоопология
я типа «к
кольцо»
При этой топологи
П
ии сеть заамкнута, образуя
о
н
неразрывн
ное кольц
цо (рис. 76).
Поэтому у каб
беля простто не может бытьь свободн
ного конц
ца, к кото
орому наадо
ючить террминаторр. Начав движение
д
е в какой--либо точчке кольц
ца (РС1), пап
подклю
кет даанных в конце
к
концов поп
падает в его началло. Из-заа такой особеннос
о
сти
данны
ые в кольц
це движуттся всегдаа в одном направлеении.
Рис. 76. Топология
Р
Т
я типа «коольцо»
В отличи
ие от пассивной топологии «шина»,
«
з
здесь
каж
ждый ком
мпьютер выв
ступаеет в роли
и репитера, усиливвая сигнаалы и перредавая и
их следую
ющему коомпьютеру. В отлличие от «звезды»
«
«кольцу»
» необход
дим нераззрывный путь
п
меж
жду
ми РС. Пооэтому прри выход
де из стояя какой-ллибо одной РС сееть
всеми сетевым
нкционирровать.
прекраащает фун
150
Другое слабое место «кольца» состоит в том, что данные проходят через
каждый сетевой компьютер, давая возможность "не очень хорошим" людям заниматься перехватом информации, не предназначенной посторонним. Кроме
того, изменение конфигурации сети или подключение новой РС требует остановки всей сети.
9.5. Комбинированные топологии
В настоящее время используются топологии ЛВС, которые комбинируют
компоновку сети по принципу шины, звезды и кольца. При этом широкое применение находят концентраторы, использование которых дает ряд существенных преимуществ:
- простота изменения или расширения сети, так как достаточно просто
подключить еще один компьютер или концентратор;
- возможность подключения кабелей различных типов;
- централизованный контроль за работой сети и сетевым трафиком, так как
во многих сетях активные концентраторы наделены диагностическими
возможностями, позволяющими определить работоспособность соединения.
Звезда – шина (star-bus) – это комбинация топологий «шина» и «звезда»
(рис. 77). Чаще всего это выглядит так: несколько сетей с топологией «звезда»
объединяются при помощи магистральной шины.
Рис. 77. Топология “звезда-шина”
В этом случае выход из стоя одного компьютера не окажет никакого
влияния на сеть. Остальные компьютеры по-прежнему взаимодействуют друг с
другом. Выход из стоя концентратора повлечет за собой остановку подключенных только к нему компьютеров и концентраторов. Такая топология очень
удобна даже для небольших офисов, когда компьютеры в одном помещении
подключаются к собственным концентраторам с помощью витой пары, а помещения (концентраторы) между собой соединяются только одним сетевым кабелем (витой парой, коаксиальным или оптическим кабелем).
151
Рис. 78. Топология
Р
Т
я “звезда--кольцо”
З
Звезда-ко
ольцо (star-ring) – кажется
к
похожей
п
н звездуу-шину (р
на
рис. 78). И в
том, и в другоом случаее компью
ютеры под
дключены
ы к конц
центратор
ру, которы
ый
фактич
чески форрмирует кольцо
к
илли шину.
9.6. Ср
равнител
льные характерисстики топ
пологий
Существуует множ
С
жество фаакторов, которые необход
димо учиттывать при
п
выборре подходящей топ
пологии. Однако
О
многие
м
из этих факкторов пр
ротивореч
чивы. В приведен
нной ниж
же табл. 8 собраны
ы основны
ые достои
инства и недостаттки
каждой из топоологий.
Таблицаа 8
С
Сравните
ельные хаарактеристики расссмотренных тополлогий.
Топоология
Шина
Кольцоо
Звезда
реимущесства
Пр
- экономн
ный расход
д кабеля;
- недорогаая и неслоожная в
использоввании сред
да
передачи;;
- простотаа и надежн
ность;
-легкая раасширяемоость.
в РС имеют равны
все
ый доступ;
н
количествво пользоователей не
сказываеттся на производ
дительности
и.
Нед
достатки
- при значителььных объеемах трафи
именьшаетсся пропусскная споока ум
собноость;
- труд
дная локаллизация пр
роблем;
- выхход из стрроя кабеляя останови
ит
работту пользователей.
- выхоод из строоя одной РС
Р выводи
ит
из стрроя всю сееть;
- труд
дно локали
изовать пр
роблемы;
- изм
менение конфигур
рации сетти
требуует остановвки всей сети.
с
- легко модифицир
м
ровать сетть, Выход
д из стояя централ
льного кон
ндобавляя новые РС;
центрратора, вы
ыводит из строя всю
ый контроль сеть.
- централлизованны
и управлеение;
в
выход
из строя
с
РС не
н влияет на
н
работу сетти.
152
9.7. Методы
М
дооступа
Если связи междуу локальн
Е
ными сеттями стояятся соед
динением локальны
ых
сетей с помощ
щью трансспортныхх функций
й некоторрой глобальной сети, то для
д
изации удаленногго доступ
па могут использооваться рразличны
ые схемы и
органи
продуккты. Прод
дукты удаленного доступа могут существенн
но отличааться реаллизованн
ными в ни
их функц
циями, а значит,
з
и возможн
ностями ррешения конкретн
к
ной
практи
ической задачи.
з
С
Схемы
дооступа
У
Удаленны
ый доступ
п – очень широко
ое поняти
ие, которрое включ
чает в сеебя
различ
чные типы и вари
ианты взааимодейсттвия ком
мпьютеровв, сетей и прилож
жений. Для
Д удалеенного доступа
д
х
характерн
а несимм
метричноссть взаим
модействи
ия,
когда с одной стороны
ы, имеетсяя централ
льная круупная сетть или цеентральны
ый
ленный терминал, компьюттер или нен
компьютер, а с другой – отдельный удал
шая сеть, которые хотят поолучить доступ
д
к информационным
м ресурсам
больш
центраальной сеети. Соврременныее средства удаленного доступа расссчитаны на
поддерржку большого количества удаленны
ых клиенттов.
Т
Типы
взаиимодейст
твующих систем
Н
Ниже
на рис. 79. приведен
ны основн
ные схем
мы удален
нного досступа, отлличающи
иеся типоом взаимоодействую
ющих сисстем:
ƒ
терминал - терминал
т
- (1)
ƒ
ком
мпьютер - компьюттер - (2)
ƒ
ком
мпьютер - сеть - (3))
ƒ
сетьь - сеть - (4)
Р 79. Основные
Рис.
О
е схемы уд
даленного доступаа
153
Общая схема удаленного доступа
Первые три вида удаленного доступа объединяют понятием индивидуального доступа, а схемы доступа сеть-сеть иногда делят на два класса – ROBO
и SOHO. Класс ROBO (Regional Office/Branch Office) соответствует случаю
подключения к центральной сети сетей средних размеров – сетей региональных
подразделений предприятия, а классу SOHO (Small Office/Home Office) соответствует случай удаленного доступа сетей небольших офисов и домашних сетей.
Доступ компьютер-сеть
В связи с широким распространением на предприятиях локальных сетей
наиболее часто встречающийся вид удаленного доступа – это доступ не к отдельному компьютеру, а к сети в целом. Для этой цели в центральной сети
предприятия устанавливается специальная система – сервер удаленного доступа (Remote Access Server, RAS), который выполняет большой спектр функций
по обслуживанию многочисленных удаленных клиентов.
Сервер удаленного доступа обслуживает не локальных, а удаленных
пользователей, предоставляя им доступ к ресурсам локальной сети – файлам,
принтерам и т.п. – извне. Сервер удаленного доступа поддерживает режим dialin, который позволяет пользователю, работающему на удаленном компьютере,
устанавливать связь с локальной сетью по его инициативе. Удаленный доступ
это эффективный способ разделения ресурсов централизованных серверов между удаленными клиентами.
Часто коммуникационный сервер и сервер удаленного доступа являются
одним и тем же продуктом, выполненным либо в качестве дополнительного
программного обеспечения в среде какой-либо популярной ОС, либо в качестве
отдельного устройства. Название "сервер удаленного доступа" обычно закрепляют именно за таким комбинированным продуктом. Примерами программных
серверов удаленного доступа являются сервер Microsoft RAS, работающий в
составе ОС Windows, и сервер NetWare Connect, работающий в среде ОС
NetWare.
Удаленный доступ через промежуточную сеть
Общая схема двухступенчатого доступа
Раньше удаленный международный или междугородный доступ отдельных пользователей реализовывался по схеме, основанной на международной
или междугородной телефонной связи. Публичные территориальные сети с
коммутацией пакетов (в основном – сети Х.25) не были так распространены,
154
чтобы, находяссь в любом город
де, послан
нный в командиро
к
овку сотр
рудник мог
м
ить достууп к этой сети, а через
ч
нее – к марш
шрутизатоору или сеерверу уд
даполучи
ленногго доступ
па своего предприяятия.
О
Однако
с
сегодня
оч
чень частто службаа междун
народной сети с ко
оммутаци
ией
пакетоов имеетсся во мноогих гороодах, и чааще всегоо это слуужба Интеернета. ПоП
этому стала воззможной двухступ
пенчатая связь
с
удалленного п
пользоваттеля со сввоной сетью
ю – сначаала выпол
лняется дооступ по городско
ой телефооней коррпоративн
ной сеети к меестному поставщи
п
ику услугг Интернеета, а заттем черезз Интерн
нет
пользоователь сооединяетсся со своеей корпор
ративной сетью.
Рис. 80. Подключ
Р
чение удааленных пользоваттелей черрез пром
межуточнуую
публич
чную сеть с коммуутацией пакетов
п
В
Выгода
о Интерн
от
нета в кач
честве про
омежуточ
чного тран
нспорта оказывает
о
тся
особен
нно ощуттимой, так как рассценки по
оставщикков услуг Интернеета намноого
ниже, чем расц
ценки посставщиковв услуг сеетей Х.255. Это обсстоятельсство являеетного расп
пространеения техн
нологии intranet,
i
и
исся не последнеей причиной бурн
ные и инф
формацио
онные слуужбы Ин
нтернета для
д внутррипользуующей трранспортн
корпорративныхх нужд.
П
Промежу
уточная теелефоннаая сеть деелает досттуп черезз Интернет к корп
поративн
ной сети весьма медленным
м
м. В посл
леднее врремя появилось нессколько рер
155
шений
й, позволляющих пользоват
п
телю получить доостаточноо быстрый
й доступ
п к
Интернету череез сущесттвующие инфрастр
руктуры абонентск
а
ких оконч
чаний теллеых сетей и сетей каабельногоо телевидеения.
фонны
Т
Технологи
ии xDSL
С
Сегодня
п
ики услугг и операаторы свяязи начал
ли активвно
многие поставщи
внедряять разли
ичные варрианты ци
ифровых абонентск
а
ких лини
ий (DSL). Набольш
шее
внимаание спец
циалистовв привлеккла техно
ология аси
имметриччной циф
фровой аб
бонентсккой лини
ии (Asymm
metric Diigital Sub
bscriber Line,
L
ADS
SL), но помимо
п
н
нее
пользоователям предлож
жены такж
же служб
бы симмеетричной цифрово
ой абонен
нтской линии
л
(S
SDSL), ци
ифровой абонентсской лини
ии с перременной скоростьью
(Rate Adaptive DSL, RA
ADSL) и сверхбы
ыстрой ци
ифровой абонентсской линии
h
d DSL, VDSL).
V
(Very high-spee
П
Перечисл
ленные теехнологии
и рассчиттаны на высокосккоростную
ю передаачу
данны
ых на короотком отррезке виттой пары, соединяю
ющей абоонента с ближайш
б
шей
телефоонной АТ
ТС, то естть на решеение проб
блемы "пооследней
й мили", отделяющ
о
щей
потреб
бителя отт поставщ
щика услугг. В то вр
ремя как обычные
о
модемы рассчитан
р
ны
на раб
боту с поллосой проопусканияя в 3100 Гц
Г через сеть с произвольным колич
чеством коммутатторов, моодемы xD
DSL могутт получитть в свое распоряж
жение поллоМ – этаа величин
на зависи
ит от длин
ны кабеляя до АТС
С и сечен
ния
су поррядка 1 МГц
исполььзуемых проводовв. Отличи
ия услови
ий работы
ы модемов xDSL от
о обычны
ых
модем
мов показааны на ри
ис. ниже на
н пример
ре ADSL--модемов..
Рис. 81. Отличия
Р
О
у
условий
р
работы
AD
DSL-модеемов от обычных модемов
м
A
ADSL-мо
одемы, поодключаеемые к об
боим кон
нцам корооткой ли
инии меж
жду
абонен
нтом и АТ
ТС, образзуют три канала: быстрый
б
к
канал
перредачи данных из сес
156
ти в коомпьютерр, менее быстрый
б
дуплексн
ный каналл передаччи данных
х из комп
пьютера в сеть и простой канал
к
теллефонной связи, поо котором
му передааются обы
ычые разговооры. На дальнем
д
конце
к
абоонентского окончан
ния долж
жен
ные теелефонны
располлагаться так
т назывваемый мультипле
м
ексор досступа AD
DSL – DSLAM. Эттот
мульти
иплексор выделяеет подканалы из об
бщего канала и оттправляетт голосоввой
подкан
нал в 31000 Гц на АТС,
А
а вы
ысокоскор
ростные каналы
к
даанных нап
правляет на
маршррутизаторр, который
й должен находитьься рядом
м с ADSLA
AM.
О
Одно
из главных
г
ществ техн
нологии ADSL
A
по сравнени
ию с аналлопреимущ
говым
ми модемаами и проотоколами
и ISDN и HDSL – то, что пооддержкаа голоса нин
как нее отражаеттся на парраллельноой передааче данны
ых по двуум быстры
ым каналаам.
Широккое распрространен
ние техноологий xD
DSL долж
жно сопрровождатьься некотторой пеерестройккой работты поставвщиков услуг
у
Инттернета и поставщ
щиков усллуг
телефоонных сеттей, так как
к их обоорудовани
ие теперьь должно рработать совместн
но.
П испоользовани
При
ии любой
й топологии, когдаа два ком
мпьютера начнут одо
новрем
менно пеередавать данные,, в сети происход
дит столккновениее (коллизиия)
(рис. 82).
8
Д решеения этихх проблем
Для
м служат методы доступаа – набор правил, по
которы
ым РС узн
нают, коггда шина свободнаа, и можноо передаввать данны
ые.
Рис. 82. Коллизия
Р
К
в сети
Н
Наибольш
шее расп
пространение при проектирровании и постро
оении ЛВ
ВС
получи
или два метода
м
досступа, этоо:
- Множественны
ый доступ
п с контро
олем несуущей и об
бнаружен
нием колллиCSMA/CD
D - Carrier--Sense Mu
ultiple Access and C
Collision Defection)
D
).
зии (C
- Доступ
п с передачей марккера.
А
Алгоритм
м работы рабочей станции, а точнее ее сетевоого адапттера при иси
пользоовании пеервого меетода досттупа заклю
ючается в следующ
щем:
1. Рабочаая станци
ия прослуушивает канал,
к
стрремясь об
бнаружитть чью-ли
ибо
передаачу данны
ых.
157
22. Если сллышит чьью-либо передачу,
п
ожидает ее окончания.
3 Если каанал своб
3.
боден, нач
чинает пеередачу паакета.
4 При об
4.
бнаружени
ии коллиззии во время перед
дачи преккращает передачу.
п
5 Через случайны
5.
с
ый промеж
жуток вреемени всее повторяяется (т.е. осущесттвляетсяя переход к п. 1).
В
Вдумайте
есь в назввание этоого доступ
па. Компьютеры ««прослуш
шивают» как
нал, оттсюда – контроль
к
несущей.. Чаще вссего сразуу несколькко РС сетти хотят пеп
редатьь данные, отсюда – множесттвенный доступ.
д
П перед
При
даче просл
лушиваеттся
канал с целью выявлени
в
ия коллизи
ии – обнааружение коллизий
й.
C
CSMA/CD
D – состяязательны
ый метод, при котоором РС кконкурируют за прраво перредачи даанных по каналу. Он
О кажеттся достатточно гроомоздким
м, но соврременны
ые CSMA//CD настолько бы
ыстры, что
о пользовватели даж
же не зам
мечают, что
ч
примееняется соостязателььный метод.
С
Суть
марркерного доступа заключаается в том, что пакет особого ти
ипа
(маркеер) перем
мещается по замкн
нутому кр
ругу, минууя по очеереди всее РС, до тех
т
пор, поока его нее получитт тот, котторый хоч
чет передаать данны
ые (рис. 83).
Рис. 83. Маркерны
Р
М
ый доступ
п (занятый
й маркер))
А
Алгоритм
м взаимод
действия рабочих станций
с
Л
ЛВС
при использо
овании мааркерногго методаа заключаается в слеедующем
м:
1. Передаающая рабочая стаанция изм
меняет сосстояние м
маркера на
н занятоее и
добавлляет к нем
му пакет данных.
д
158
22. Заняты
ый маркерр с пакетоом данных проходят через ввсе РС сеети, пока не
достиггнет адрессата.
3 После этого, прринимающ
3.
щая РС посылает
п
передающ
щей сооб
бщение, где
г
подтвеерждаетсяя факт прриема.
4 После получени
4.
ия подтвеержденияя, передаю
ющая РС создает новый сввободны
ый маркерр и возвраащает его в сеть (ри
ис. 84.).
Рис. 84. Маркерны
Р
М
ый доступ
п (свободн
ный маркер)
Н первы
На
ый взгляд, кажетсяя, что пер
редача марркера зан
нимает мн
ного врем
мени, однако на самом
с
делле он переемещается с оченьь большой
й скоростью. В колль2 м марркер может циркул
лировать с частотоой 10000 оборотовв в
це диааметром 200
секунд
ду.
Р
Рассмотр
ренный вы
ыше метооды досту
упа широкко исполььзуются в совремеенных сеетевых теехнологияях. Они реализуют
р
тся на апп
паратном
м уровне в платах сес
тевых адаптероов того илли иного сетевого стандартта. Первы
ый из расссмотренны
ых
n Ring и Arc
A
метод использууется в сеетевой теххнологии Ethernet,, второй – в Token
Net.
ГЛАВА 10.
1 ФИЗИ
ИЧЕСКА
АЯ СРЕД
ДА ПЕРЕД
ДАЧИ ДА
АННЫХ
Х
При посттроении сетей
П
с
применяютсяя линии связи,
с
исп
пользующ
щие разли
ичную физическу
ф
ую среду: телефон
нные и телеграфн
т
ные провоода, подввешенныее в
воздуххе, медные коаксиальныее кабели
и, медные витые пары, волоконн
нооптичееские каб
бели, ради
иоволны. При выб
боре того или иногго типа линий
л
свяязи
разраб
ботчики прежде
п
вссего учиттывают их
и технич
ческие хаарактеристики, стооимость,, а также простоту
п
монтажаа.
159
10.1. Типы линий связи
Среда передачи информации
Линия связи состоит в общем случае из физической среды, по которой
передаются информационные сигналы, аппаратуры передачи данных и промежуточной аппаратуры.
Физическая среда передачи данных может представлять собой кабель, то
есть набор проводов, изоляционных и защитных оболочек, соединительных
разъемов, а также земную атмосферу или космическое пространство, через которое распространяются информационные сигналы.
Назначением кабеля определяется количество и состав направляющих в
нем (витых пар и коаксиалов). Кабели для закрытых помещений не бывают
очень крупными и тяжелыми: их было бы трудно прокладывать. Кроме того,
этот вид кабелей не содержит толстых, сложных защитных оболочек и внешних
покровов: в закрытых и защищенных местах этого не требуется. В полевых условиях, в земле прокладывают кабели с множеством направляющих: так, витых
пар бывает до 2400 (и более), коаксиалов раньше встречалось до 22, но в последнее время больше 14 не бывает. Что касается защитных оболочек, то у полевых кабелей они исключительно сложны и многослойны. Еще лет десять назад мы не выделяли особо кабели связи для помещений: даже в учебных курсах
до сих пор нет такого раздела. С развитием компьютерных сетей требования к
кабелям связи для помещений резко возросло - слишком велика ответственность этих систем, да и характеристики кабелей для информационных соединений намного выше, чем у применявшихся ранее. До появления персональных
компьютеров огромные потоки информации передавать не было нужды, поэтому и применялись простые, без особых претензий, кабели связи. Исключением
были сети кабельного телевидения: в них передавались частоты до 300 МГц, а
позднее – до 600 и 900 МГц. Ранее в информационных сетях потоки не превышали десятков-сотен килобит в секунду и легко передавались по достаточно
простым кабелям. Последние 3-4 года потоки скачкообразно возросли до 100
Мбит/с, и конца этому стремительному взлету пока не видно. Для горизонтальных проводок чаще всего используют четырехпарный неэкранированный кабель из неэкранированных витых пар – так называемый UTP-кабель. Он выпускается для низкоскоростных приложений (Категории 3) и высокоскоростных
(Категории 5); это на кабеле маркируется. Вертикальные проводки можно выполнять подобными же кабелями, но специального (riser) исполнения, или мно-
160
гопарн
ными (обы
ычно до 25
2 пар) каабелями, что удобн
нее. В сам
мое послееднее время
появиллись таки
ие кабели Категори
ии 5.
Рис. 85. Четырехпа
Р
Ч
арные каб
бели для локальны
ых сетей
В зависим
мости от среды перредачи даанных лин
нии связи
и разделяю
ются на:
- провод
дные (возздушные));
- кабелььные (мед
дные и волоконно--оптическкие);
- радиокканалы нааземной и спутникковой связзи.
Рис. 86. Линии связи: 1, 2. Подземные каб
Р
бельные (1 – сим
мметричнаая,
2 – коаксиалльная); 3.– Под
дводная кабельн
ная (волоконно-оптическаая);
йная; 5.– Спутникоовые; 6. – Космичееская (раззличный цвет
ц
ради
ио4. – Раадиорелей
лучей означает различны
ые частотты)
П
Проводны
ые (воздуушные) ли
инии связзи предстаавляют сообой проввода без как
ких-ли
ибо изоли
ирующих или экраанирующи
их оплетоок, пролож
женные между
м
стоолбами и висящи
ие в воздуухе. Скорростные качества
к
и помехоозащищен
нность эттих
линий
й оставляю
ют желатьь много лучшего,
л
сегодня
с
о вытессняются кабельным
они
к
ми
линиям
ми связи..
К
Кабельны
ые линии имеют достаточн
д
но сложнуую консттрукцию. Кабель сос
стоит из провоодников, заключен
нных в несколько
н
о слоев иззоляции: электрич
чемагнитной
й, механи
ической, а также, возможно
в
о, климаттической. В
ской, электром
т
кабелля: кабели
и на осноове
компьютерных сетях применяются три основных типа
иальные кабели
к
см
медной жи
илой, такж
же
скручеенных парр медныхх проводоов, коакси
волокоонно-опти
ические кабели.
к
161
.
Рис. 87. Устройств
Р
У
во кабелей
К
Кабели
на основе витой парры называются сим
мметричн
ными кабелями из--за
того, что
ч они состоят
с
и двух од
из
динаковы
ых в консструктивн
ном отнош
шении прроводникков. Симм
метричны
ый кабельь может быть
б
как экранироованным – на осноове
экрани
ированной
й витой пары,
п
такк и неэкраанированн
ным – на основе неэкранир
н
рованной
й витой пары.
п
К
Коаксиал
льный каб
бель состоит из неесимметрричных паар провод
дников. КаК
ждая пара преедставляетт собой внутренн
нюю медн
ную жиллу и сооссную с ней
н
нюю жилуу, котораяя может быть
б
поло
ой медной
й трубой или оплееткой, отд
девнешн
ленной
й от внуттренней жилы
ж
диэллектричесской изолляцией. Внешняя жила
ж
играает
двоякуую роль – по ней передаюттся инфор
рмационн
ные сигнаалы, такж
же она явлляется эккраном, защищаю
з
ющим внуутреннюю
ю жилу отт внешнихх электро
омагнитны
ых
полей..
Р 88. Комбинир
Рис.
К
рованный
й коаксиал
льный каб
бель для п
прокладки в землее
162
Волоконн
В
но-оптичееский каб
бель состтоит из тонких
т
(5-60 микр
рон) гибкких
стекляянных воллокон (воолоконны
ых световводов), поо которым
м распространяюттся
световвые сигнаалы. Это наиболеее качестввенный ти
ип кабеляя – он об
беспечиваает
передаачу данны
ых с очень высокой скоросттью (до 10 Гбит/с и выше) и к тому же
ж
лучшее других типов
т
перредающей
й среды обеспечив
о
вает защи
иту данны
ых от внеш
шних поомех.
Рис. 89. Типичный
Р
Т
й световод
д
Т
Типичны
й световоод состои
ит из сер
рдцевины
ы и оболоочки. У сердцевин
с
ны
показаатель прелломленияя чуть-чутть большее, чем у оболочки,
о
, из-за чегго световвой
луч исспытывает практич
чески поллное внуттреннее отражение
о
е на грани
ице сердц
цевина-ооболочка. Выполн
няется и сердцевин
с
на, и обоолочка изз кварцеввого стеклла.
Поверх световоода обыч
чно наклаадывают несколько
н
о слоев ззащитных
х покрыти
ий,
шающих его
е механи
ические и оптичесские характеристики. Свето
овод со вссеулучш
ми эти
ими покррытиями называют
н
т оптичесским волоокном. Д
Делают свветоводы из
полим
мерных маатериаловв. В качесстве исто
очников излучения
и
я света в волоконн
нооптичееских каб
белях при
именяютсяя:
с
светодиод
ды, или светоизлуч
чающие диоды;
д
п
полупров
водниковы
ые лазеры
ы, или лаззерные ди
иоды.
Рис. 90. Оптическ
Р
О
ий кабельь для про
окладки в зданиях.. Оптичесский кабеель
с упакковкой воллокон в плоские
п
леенты
163
10.2. Аппаратура линий связи
Аппаратура передачи данных, или АПД (Data Circuit Terminating
Equipment, DCE) в компьютерных сетях непосредственно присоединяет компьютеры или локальные сети пользователя к линии связи и является, таким образом, пограничным оборудованием. Примерами DCE являются модемы, терминальные адаптеры сетей ISDN, устройства подключения к цифровым каналам. Обычно DCE работает на физическом уровне, отвечая за передачу информации в физическую среду (в линию) и прием из нее сигналов нужной формы и
мощности.
Аппаратура пользователя линии связи, вырабатывающая данные для передачи по линии связи и подключаемая непосредственно к аппаратуре передачи
данных, носит обобщенное название оконечное оборудование данных, или
ООД (Data Terminal Equipment, DTE). Примером DTE могут служить компьютеры, коммутаторы или маршрутизаторы.
Промежуточная аппаратура обычно используется на линиях связи
большой протяженности. Она решает две основные задачи:
- улучшение качества сигнала;
- создание постоянного составного канала связи между двумя абонентами сети.
В локальных сетях промежуточная аппаратура может совсем не использоваться. А вот в глобальных сетях необходимо обеспечить качественную передачу сигналов на расстояние в сотни и тысячи километров. Поэтому без усилителей (повышающих мощность сигналов) и регенераторов (наряду с повышением мощности восстанавливающих форму импульсных сигналов, исказившихся
при передаче на большое расстояние), установленных через определенное расстояние, построить территориальную линию невозможно. В глобальной сети
необходима также и промежуточная аппаратура другого рода – мультиплексоры, демультиплексоры и коммутаторы.
Промежуточная аппаратура канала связи прозрачна для пользователя, он
ее не замечает и не учитывает в своей работе.
10.3. Плата сетевого адаптера (СА)
Плата сетевого адаптера выступает в качестве физического интерфейса
или соединения между компьютером и сетевым кабелем. Платы вставляются в
слоты расширения системной шины всех сетевых компьютеров и серверов. Назначение платы сетевого адаптера:
164
- подготовка данных, поступающих от компьютера, к передаче по сетевому кабелю;
- передача (или прием) данных другому компьютеру;
- управление потоком данных между компьютером и кабельной системой.
1.
Подготовка данных. Плата сетевого адаптера принимает циркулирующие по системной шине параллельные данные, организует их для последовательной (побитовой) передачи. Этот процесс завершается переводом цифровых данных компьютера в электрические или оптические сигналы, которые и
передаются по сетевым кабелям. Отвечает за это преобразование трансивер.
2.
Сетевой адрес. Помимо преобразования данных плата СА должна
указать свой адрес, чтобы ее можно было отличить от других плат. За каждым
производителем СА закреплен стандартом IEEE некоторый интервал адресов.
Производители "прошивают" эти адреса в микросхеме плат. Благодаря этому,
каждый СА и, следовательно, каждый сетевой компьютер имеет уникальный
адрес в сети. При передаче данные из памяти компьютера через системную шину поступают в СА. Обычно они поступают быстрее, чем их способна передать
плата СА, поэтому она должна иметь буфер для их временного хранения. Это
позволяет согласовать скорости передачи по шине без потерь производительности и искажения данных.
3.
Передача и управление данными. Перед посылкой данных по сети
плата СА проводит "электронный диалог" с принимающим СА, во время которого они "оговаривают":
- максимальный размер блока передаваемых данных;
- объем данных, передаваемый без подтверждения о получении;
- интервалы между передачами блоков;
- объем данных, который может принять СА, не переполняясь;
- скорость передачи данных.
Все эти действия каждый СА выполняет в строго определенной последовательности в соответствие со строго определенными правилами, которые называются протоколами и подробно будут рассматриваться ниже.
Сетевые кабели и соединители. Каждый тип кабеля имеет различные сетевые характеристики, которым должен соответствовать и СА. Поэтому
платы СА рассчитаны на работу с определенным видом кабеля (коаксиал,
витая пара и т. д.). Некоторые СА могут содержать несколько типов соединителей для различных физических сред.
165
ГЛАВА
11.
ПЕРЕДА
АЧА
И КАН
НАЛЬНО
ОМ УРОВ
ВНЯХ
ДАННЫХ
Д
Х
НА
ФИЗИ
ИЧЕСКО
ОМ
Передачаа данных на физич
П
ческом и канальноом уровня
ях
П переедаче дисккретных данных
При
д
по
п каналам связи п
применяю
ются два осо
новны
ых типа физического кодироования – на основве синусоидальногго несущеего
сигналла и на основе
о
пооследоваттельности
и прямоуггольных импульсо
ов. Первы
ый
способ
б называю
ют также модуляц
цией, или аналоговвой модууляцией, второй
в
сп
пособ об
бычно наззывают ци
ифровым кодироваанием.
11.1. Аналогов
А
вая модул
ляция
Аналоговвая модулляция при
А
именяетсяя для переедачи дисскретных
х данных по
каналаам с узкоой полосоой частотт, типичны
ым предсставителеем которы
ых являеттся
канал тональноой частотты, представляемы
ый в расп
поряжениее пользоввателям обо
Т
я амплитуудно-часттотная хар
рактеристтиществеенных теллефонных сетей. Типичная
ка кан
нала тоналльной часстоты представленаа на рисунке нижее.
Рис. 91. Амплитуд
Р
А
дно-частотная хараактеристи
ика каналаа тональн
ной частотты
Э
Этот
канаал передаает частотты в диап
пазоне отт 300 до 33400 Гц, таким
т
обрразом, егго полосаа пропусккания равн
на 3100 Гц.
Г Хотя человечес
ч
ский голо
ос имеет боб
лее ши
ирокий сп
пектр – прримерно от 100 Гц
ц до 10 кГ
Гц, –для п
приемлем
мого качесства перредачи реч
чи диапаззон в 3100 Гц являяется хорошим реш
шением. Строгое
С
о
ограничеение полосы проп
пускания тонально
ого каналла связан
но с использованием
аппараатуры упллотнения и коммуттации кан
налов в теелефонны
ых сетях.
У
Устройст
тво, которрое выполлняет фун
нкции моодуляции несущей синусоид
ды
на перредающей
й сторонее и демод
дуляции на
н приемной стороне, носи
ит назван
ние
модем
м (модуляттор-демод
дулятор)..
166
11.2. Методы
М
а
аналогов
ой модул
ляции
При физи
П
ическом кодирован
к
нии спосо
обом аналлоговой м
модуляции
и информ
мация коодируетсяя изменением амп
плитуды, частоты
ы или фаззы синуссоидальноого
сигналла несущеей частотты. Основвные споссобы аналлоговой м
модуляци
ии показан
ны
на рисс. ниже:
Р 92. Различные
Рис.
Р
е типы моодуляции
и
аа) Потенц
циальное кодироваание – пр
редставляяется потеенциалам
ми высокоого
уровняя для един
ницы и потенциаллом нулеввого уровн
ня для нууля.
б Ампли
б)
итудная модуляция
м
я – для логическо
л
ой единиц
цы выбир
рается один
уровен
нь амплиттуды син
нусоиды несущей
н
частоты, а для логгического
о нуля дрругой. Использует
И
тся редкоо из-за низкой помехоустойчивости.
в Частоттная модууляция – значенияя 0 и 1 исходных данных передают
в)
п
тся
синусооидами с различноой частоттой f1 и f2. Обычноо примен
няется в низкоскор
н
ростных модемахх, работаю
ющих на скорости
с
300 или 1200
1
бит/сс.
г Фазоваая модуляяция – прри данном
г)
м способее значени
иям 0 и 1 соответсствуют сигналы
с
о
одинаков
ой частотты, но раззличной фазы,
ф
нап
пример 0 и 1800 или
и
0, 90, 180 и 27000.
11.3. Цифровое
Ц
е кодирование
П цифрровом коодировани
При
ии дискреетной инф
формации
и примен
няют потеенциальн
ные и им
мпульсныее коды. В потенци
иальных кодах дляя предстаавления лол
гическких едини
иц и нулеей исполььзуются только знаачение поотенциалаа сигналаа, а
его пеерепады, формируующие закконченны
ые импулльсы, во ввниманиее не прин
нимаютсся. Импулльсные кооды позвооляют представитьь двоичны
ые данны
ые либо ими
пульсаами опред
деленной полярности, либо
о частью импульса
и
а – перепаадом потеенциала определеенного направлени
ия.
167
Требования к метоодам циф
Т
фрового ко
одирования
П испоользовани
При
ии прямоуугольных
х импульссов для п
передачи дискретн
ной
инфоррмации нееобходим
мо выбратть такой способ кодирова
к
ания, кото
орый одн
новремен
нно дости
игал бы нескольких целей:
- имел при
п одной
й и той же битовой
й скоростти наимен
ньшую ши
ирину спеектра реззультирую
ющего си
игнала;
- обеспеечивал си
инхронизаацию меж
жду перед
датчиком и приемн
ником;
- обладаал способ
бностью распознав
р
вать ошиб
бки;
- обладаал низкой
й стоимосстью реализации.
Т
Требован
ния, предъ
ъявляемы
ые к мето
одам коди
ированияя, являюттся взаим
мно
противворечивы
ыми, поэтоому кажд
дый из раассматривваемых ни
иже попу
улярных мем
тодов цифрового кодироования об
бладает своими
с
прреимущесствами и своими нен
с
ю с други
ими.
достаттками по сравнени
П
Потенциа
альный коод без воззвращенияя к нулю
Н рисун
На
нке нижее иллюстррируется метод потенциал
п
льного ко
одировани
ия,
называаемый таакже коди
ированием
м без возвращенияя к нулю (Non retu
urn to Zero,
NRZ). При перредаче посследоватеельности единиц сигнал
с
нее возвращ
щается к нун
т
т
такта.
Меттод NRZ прост в реализаци
ии, облад
дает хоро
ошей расп
полю в течение
знаваеемостью ошибок,
о
н обладаает свойсттвом синххронизаци
но
ии. Поэто
ому при выв
соких скоростяях обменаа данными и длинных послледователльностей единиц
е
и
или
шое рассоггласовани
ие тактовы
ых частотт может п
привести к ошибкее в
нулей небольш
й такт и, соответсственно, считыван
нию некоорректногго значен
ния бита. В
целый
чистом
м виде коод NRZ в сетях
с
не используе
и
ется.
Р 93. Способы
Рис.
С
д
дискретно
ого кодир
рования данных
д
168
Метод биполярного кодирования с альтернативной инверсией
Одной из модификаций метода NRZ является метод биполярного кодирования с альтернативной инверсией (Bipolar Alternate Mark Inversion, AMI). В
этом методе (см. рис. 93, б) используются три уровня потенциала – отрицательный, нулевой и положительный. Для кодирования логического нуля используется нулевой потенциал, а логическая единица кодируется либо положительным потенциалом, либо отрицательным, при этом потенциал каждой новой
единицы противоположен потенциалу предыдущей.
В целом, для различных комбинаций битов на линии использование кода
AMI приводит к более узкому спектру сигнала, чем для кода NRZ, а значит, и к
более высокой пропускной способности линии.
Потенциальный код с инверсией при единице
Существует код, похожий на AMI, но только с двумя уровнями сигнала.
При передаче нуля он передает потенциал, который был установлен в предыдущем такте (то есть не меняет его), а при передаче единицы потенциал инвертируется на противоположный. Этот код называется потенциальным кодом с
инверсией при единице (Non return to Zero with ones Inverted, NRZI). Он удобен
в тех случаях, когда наличие третьего уровня сигнала весьма нежелательно, например, в оптических кабелях, где устойчиво распознаются два состояния сигнала – свет и темнота.
Биполярный импульсный код
Кроме потенциальных кодов в сетях используются и импульсные коды, в
которых данные представлены полным импульсом или же его частью – фронтом. Наиболее простым случаем такого подхода является биполярный импульсный код, в котором единица представлена импульсом одной полярности, а
нуль – другой (см. рис. 93, в). Каждый импульс длится половину такта. Такой
код обладает отличными самосинхронизирующимися свойствами, но постоянная составляющая может присутствовать, например, при передаче длинной последовательности единиц или нулей. Кроме того, спектр у него шире, чем потенциальных кодов, из-за этого он используется редко.
Манчестерский код
В локальных сетях до недавнего времени самым распространенным методом кодирования был так называемый манчестерский код (см. рис. 93, г). Он
применялся в технологиях Ethernet и Token Ring.
В манчестерском коде для кодирования нулей и единиц используется перепад потенциала, то есть фронт импульса. Единица кодируется перепадом от
169
низкого уровня сигнала к высокому, а ноль – обратным перепадом. В начале
каждого такта может происходить служебный перепад сигнала, если нужно
представить несколько единиц или нулей подряд. В среднем ширина полосы
манчестерского кода в полтора раза уже, чем у биполярного импульсного кода.
Манчестерский код имеет еще одно преимущество перед биполярным импульсным кодом. В последнем для передачи данных используется три уровня
сигнала, а в манчестерском – два.
Потенциальный код 2B1Q
Выше на рис. 93, д потенциальный код с четырьмя уровнями сигнала для
кодирования данных. Это код 2B1Q, название которого отражает его суть – каждые два бита (2B) передаются за один такт сигнала, имеющего четыре состояния (1Q). Паре бит 00 соответствует потенциал 2,5 В; паре бит 01 – потенциал
0,833 В; паре 11 – потенциал +0,833; паре 10 – потенциал +2,5 В. При этом способе кодирования требуются дополнительные меры по борьбе с длинными последовательностями одинаковых пар битов, так как при этом сигнал превращается в постоянную составляющую. При случайном чередовании битов спектр
сигналов в два раза уже, чем у кода NRZ, так как при той же битовой скорости,
длительность такта увеличивается в два раза. Таким образом, с помощью кода
2B1Q можно по одной и той же линии передавать данные в два раза быстрее,
чем с помощью кода AMI или NRZI. Однако для его реализации мощность передатчика должно быть выше, чтобы четыре уровня четко различались приемником на фоне помех.
Глава 12. БЕСПРОВОДНЫЕ СЕТИ
12.1. Типы и компоненты беспроводных сетей
Трудность установки кабеля – фактор, который дает беспроводной сети
неоспоримое преимущество. В зависимости от технологии беспроводные сети
подразделяют на:
- локальные вычислительные сети;
- мобильные вычислительные сети.
Промежуточным этапом перехода от кабельных сетей к беспроводным
является способ передачи «точка-точка». Эта технология предусматривает обмен данными только между компьютерами, в отличие от взаимодействия между несколькими компьютерами и периферийными устройствами. Чтобы организовать сеть с беспроводной передачей, необходимо в ее состав включить дополнительные компоненты, такие как:
170
- одиноч
чные тран
нсиверы;
- хост-ттрансиверры.
И можноо устанаввливать каак на авто
Их
ономно рааботающи
их компьютерах, так
т
и на коомпьютеррах, подкллюченны
ых к сети.
Т
Трансивер
р – это устройств
у
во для по
одключен
ния компььютера к сети, т. е.
устрой
йство, осууществляющее при
ием и пер
редачу си
игналов. Т
Термин об
бразован от
двух английски
а
их слов пеередатчикк-приемни
ик (TRAN
NSmitter-rreCEIVER
R).
Е
Если
в каабельных сетях траансивер в большин
нстве слуучаях встр
роен в сеттевой ад
даптер, тоо в беспроводных сетях он
н обычно выполнен
н в виде отдельноого
устрой
йства.
О
Основное
е отличиее между различны
р
ыми типам
ми беспрооводных сетей – пап
раметрры передаачи. Локаальные сеети и их расширени
р
ия исполььзуют пер
редатчики
ии
прием
мники, при
инадлежаащие той организаации, в которой
к
ф
функцион
нирует сетть.
Для мообильныхх сетей наа базе перреносных
х компью
ютеров в ккачестве среды
с
перредачи выступаю
в
ют либо теелефонны
ые компан
нии, либо держателли соотвеетствующ
щих
каналоов связи (AT&T,
(
Sprint и т. д.).
12.2. Передача
П
а «точка-тточка»
П
Подобны
ые системы
ы позволяяют перед
давать си
игналы меежду двум
мя компьютерами
и или ком
мпьютероом и друггими устр
ройствами
и, наприм
мер, прин
нтерами или
и
сканеррами штри
их-кода (рис. 94).
Т
Трансиве
ер, называаемый ин
ногда точккой достуупа (accesss point) обеспечив
о
вает обм
мен данны
ыми межд
ду компью
ютерами с беспрооводным п
подключеением и осо
тальноой сетью.
В беспрооводных сетях
с
исп
пользуютсся неболььшие насстенные трансивер
т
ры.
Они устанавли
у
ивают рад
диоконтаккт между
у переноссными усттройствам
ми. Однаако
такую сеть наззвать полн
ностью беспровод
б
дной нелььзя именн
но из-за использов
и
ваиверов.
ния эттих транси
Р 94. Передача
Рис.
П
«точка-тоочка»
171
Технологгия передачи «точкка-точка»
Т
» основан
на на послледовател
льной перредаче данных
д
и обеспечи
о
вает:
- высокооскоростн
ную и беезошибоч
чную передачу, пррименяя радиокан
нал
типа «точка-точ
«
чка»;
- проникновениее сигнала через стеены и переекрытия;
- скороссть перед
дачи от 1,2 до 38,4
4 Кбит/с на
н расстояяние до 60
6 м внуттри
зданияя и 550 м в условияях прямой
й видимости.
12.3. Локальны
Л
ые вычисслительн
ные сети (беспров
водные Л
ЛВС)
Т
Типичная
я беспровводная сетть выгляд
дит и фун
нкциониррует практтически так
т
же, каак и обы
ычная, за исключеением срееды переедачи. Бесспроводн
ной сетеввой
адаптеер установлен в кааждом ком
мпьютерее, и польззователи работаютт так, буд
дто
их ком
мпьютеры
ы соединеены обычн
ным кабелем.
Рис. 95. Беспровод
Р
Б
дная ЛВС
С
Б
Беспрово
одные локкальные сети
с
испо
ользуют 4 способ
ба передач
чи данны
ых:
инфраакрасное излучени
и
ие, лазерн
ное излуч
чение, рад
диопередаачу в узкком спекттре
(одноч
частотнаяя передачаа) и радиоопередачу
у в рассеяянном спеектре.
12.3.1.. Инфрак
красные и лазерны
ые беспр
роводныее ЛВС
В инфрракрасныее беспровводные сеети исполльзуют длля передаачи данны
Все
ых
инфраакрасные лучи. В подобны
ых систем
мах необ
бходимо генериро
овать очеень
сильны
ый сигналл, т. к. наа него окаазывают влияние
в
д
другие
иссточники, напримеер,
окна.
Э
Этот
способ обесп
печивает большую
ю скоростть передаачи, т. к. инфракраасный свет
с
имееет широккий диап
пазон часстот. Инф
фракрасные сети нормалььно
функц
ционирую
ют на скоррости 10 Мбит/с.
М
Различаютт 4 типа и
инфракрассных сетеей:
1) Сети
С
прям
мой види
имости (меежду при
иемником и передаатчиком).
172
2) Сети
С
на рассеянно
р
ом излучеении. Сиггнал отраж
жается отт стен и потолка
п
и в
и,
конце концов, достигает
д
т приемни
ика. Далььность до 30 м. Сккорость пеередачи нен
ы отражен
нные.
великаа, т. к. всее сигналы
3) Сети
С
на отраженн
ном излуучении. Оптически
О
ие транси
иверы ко
омпьютерров
передаают сигнаалы в опрределенное место,, откуда они
о переаадресуюттся другом
му
компьютеру.
Ш
полосные оптическкие сети предоставвляют усслуги, соо
ответствую4) Широкоп
щие жестким
ж
т
требовани
иям мульттимедийн
ной среды
ы и практтически не
н уступаю
ют
кабелььным систтемам.
С
Среди
осн
новных достоинст
д
тв инфраккрасных сетей мож
жно отметтить:
- скоростть;
- удобствво использования.
К недостааткам исп
пользован
ния этого класса сеетей можн
но отнестти:
- трудноссти при пеередаче сигналов
с
на
н расстоояние болеее 30 м;
- подверж
женность помехам
м со сторо
оны силььных истоочников света,
с
котторые естьь в больш
шинстве организац
о
ий.
Рис. 96. Беспровод
Р
Б
дная ЛВС
С с исполььзованием
м лазерного излучеения
Л
Лазерная
технологгия (рис. 96) похож
жа на инф
фракрасн
ную тем, что
ч требуует
прямой видимоости меж
жду прием
мником и передаттчиком. Е
Если по каким-ли
к
ибо
б
преерван, преервется и передачаа.
причинам луч будет
водные ЛВС
Л
с рад
диоперед
дачей дан
нных
12.3.2.. Беспров
При одноочастотноой радиоп
П
передаче пользоват
п
тели насттраивают передатч
чики и приемник
п
ки на оп
пределенн
ную часто
оту. Этотт способ похож на
н вещан
ние
обычн
ной радиоостанции.. Прямаяя видимоссть необяязательнаа; площад
дь вещан
ния
2
около 4,5 км . Сигнал высокой частоты,, использзуемый п
при этом методе, не
и желеезобетонн
ные прегррады. Досступ к таккопроникает череез металллические или
otorola.
му споособу связзи достиггается черрез поставвщика усллуг, например, Mo
П ради
При
иопередач
че в рассееянном сп
пектре си
игналы пеередаются в некотторой поолосе часттот. Доступные чаастоты раззделены на
н каналы
ы (или инттервалы)..
173
Адаптеры
А
ы в течен
ние опред
деленного
о промеж
жутка вреемени насстроены на
один интервал,
и
, после чеего перекключаютсся на друугой интеррвал. Пер
реключен
ние
всех компьютерров в сети
и происхоодит синх
хронно.
Е
Есть
сети
и, построеенные по данной технологи
т
ии, работаающие со
о скоростьью
до 2 Мбит/с
М
наа расстояяние до 3,2 км на открытом
м простраанстве и до 120 м –
внутри
и здания. Это тоот случай
й, когда технологгия позвооляет получить поп
настояящему бесспроводн
ную сеть.
Е
Если
ком
мпьютеры
ы оснасти
ить сетеввыми адааптерами
и Xircom CreditCaard
Netware и ОС Windows
W
95/98 или Window
ws NT, тоо они моггут без каабеля фун
нкировать каак однораанговые сеети.
циони
Рис. 97. Беспровод
Р
Б
дные ЛВС
С с радиоп
передачей
й данныхх
Е
Если
ужее работаеет сеть наа основе Windowss NT Servver, то к ней мож
жно
подклю
ючить сегмент бесспроводн
ной сети, если к од
дному изз компьюттеров доб
бавить устройств
у
о Netwaree Access Point
P
(рисс. 97). Этоо устройсство выпо
олняет рооль
хост-ттрансиверра.
ые сети
12.4. Мобильн
М
В беспроводных мобильны
м
ых сетях в качестве среды п
передачи выступаю
ют
телефоонные си
истемы и обществеенные слу
ужбы. Раззличают 3 основн
ных спосооба
органи
изации тааких сетей
й (рис. 98).
Р 98. Способы
Рис.
С
о
организац
ции мобил
льных сеттей
174
Работникки, которы
Р
ые постояянно нах
ходятся в разъездаах, могут воспольззоватьсяя мобильн
ными сетяями. Имеея при себе переноосной ком
мпьютер,, они моггут
обмениваться электронн
э
ной почтоой, файлами, и друугой инфоормацией
й, как с цеенным офиссом, так и между сообой.
тральн
Т
Такая
форрма связи
и удобна, но пока довольноо медленн
на. Скоро
ость перед
дачи от 8 до 34 Кбит/с. А если заапущена система
с
к
коррекции
и ошибокк, то и ещ
ще
ше. Для подключен
п
ния перен
носных компьюте
к
еров к основной сети
с
прим
меменьш
няют беспровоодные адааптеры, использую
и
ющие теххнологию сотовой связи. НеН
шие антенны перен
носных коомпьютер
ров связы
ывают их с окружаающими рар
больш
дио реетранслятторами.
П пакеетном рад
При
дио соеди
инении даанные раззбиваются на пакееты (подообные сеетевым паакетам), в которыхх содержи
ится инфоормация:
- адрес источник
и
ка;
- адрес приемник
п
ка;
- инфоррмация длля коррекц
ции ошиб
бок.
П
Пакеты
п
передаютс
ся на спуутник, котторый ихх транслиррует в ши
ироковещ
щательноом режим
ме. Затем устройствва с соотвветствую
ющим адреесом прин
нимают эти
э
пакеты
ы.
цифровы
С
Сотовые
ые пакеты
ы данных использууют ту жее техноло
огию, чтоо и
сотовы
ые телефооны. Они передаютт данные по сущесствующим
м для пер
редачи реечи
сетям в те мом
менты, коогда эти сети
с
не зааняты. Этто очень быстрая технологгия
ды, что деелает ее вполне
в
прриемлемо
ой для перресвязи с задержккой в долли секунд
м масштаабе времен
ни.
дачи в реальном
М
Микровол
лновая си
истема (ри
ис. 99) вкключает в себя: два радиотр
рансивераа –
один для
д генерации сигн
налов, дрругой для приема и две нап
правленны
ые антенн
ны.
Они нацелены
н
друг на друга,
д
чттобы осущ
ществлятьь прием ссигналов, передавааемых тррансивераами, и работают в зоне пряямой види
имости ли
ибо между
у собой (1),
либо через
ч
спуттник (2).
Р 99. Микровол
Рис.
М
лновая сисстема
175
На сегодня микроволновая технология – наиболее распространенный в
США способ передачи данных на большие расстояния. Она позволяет организовать взаимодействия между зданиями в небольших компактных системах,
например, университетских городках.
Глава 13. ФУНКЦИОНИРОВАНИЕ СЕТИ
13.1. Базовая эталонная модель архитектуры сети
Аппаратное и программное обеспечение, работающие в сети, разрабатываются в разных фирмах. Для того чтобы оно было совместимо между собой,
международной организацией по стандартам (ISO) была разработана базовая
эталонная модель открытых систем (OSI – Open System Interconnection model).
Модель OSI
Тип данных
Уровень (layer)
Функции
Данные
7. Прикладной (application)
Доступ к сетевым службам
Поток
6. Представительский
(presentation)
Представление и шифрование
данных
Сеансы
5. Сеансовый (session)
Управление сеансом связи
Сегменты /
Дейтаграммы
4. Транспортный (transport)
Прямая связь между конечными пунктами и надежность
Пакеты
3. Сетевой (network)
Определение маршрута и
логическая адресация
Кадры
2. Канальный (data link)
Физическая адресация
Работа со средой передачи,
Биты
1. Физический (physical)
сигналами и двоичными данными
Эта модель описывает многоуровневую архитектуру сети, при которой
все сетевые функции разделены на семь уровней. Каждому уровню соответствуют определенные сетевые операции, оборудование и протоколы.
Протокол – это четко определенный набор правил и соглашений для
взаимодействия одинаковых уровней сети.
Интерфейс определяет услуги, которые нижний уровень предоставляет
верхнему и способ доступа к ним.
Задача каждого уровня – предоставление услуг вышестоящему уровню,
«маскирую» детали реализации этих услуг. Когда два компьютера в сети рабо-
176
тают друг
д
с друугом, каж
ждый из сетевых
с
уровней
у
о
обменивае
ется данн
ными с сеебе
подобн
ным (на основе
о
прротокола этого
э
уро
овня).
Рис. 100. Уровни сетевой
Р
с
м
модели
Э логич
Эта
ческая илли виртуаальная сввязь изобрражена на рис. 10
00. горизоонтальноой стрелккой. Одн
нако реалльная пер
редача даанных прроисходитт на самоом
нижнеем – физи
ическом уровне,
у
гд
де находи
ится физи
ическая срреда переедачи (сеттевой каабель). Т. е. на самоом деле данные
д
пееремещаю
ются:
- сверху вниз
в
от пррикладного уровняя к физич
ческому;
- в рамках физического уроовня гори
изонтальн
но по сетеевому каб
белю к коомпьютеру – приеемнику даанных;
- получен
нные данн
ные затем
м двигаются вверхх по уроввням сетеввой модеели
(рис. 100).
1
С
Сетевая
м
модель
IS
SO/OSI определяе
о
ет сеть в терминах нескольких фун
нкционалльных урровней. Каждый
К
сеетевой ур
ровень включает строго опр
ределенны
ые
функц
ции и прим
меняет длля этого один
о
или несколькко протокоолов:
177
• физичесский уроввень переедает данн
ные по сеетевым кааналам и включаетт в
себя апп
паратныее средстваа, необход
димые дляя этого;
ный – прредохраняяет данн
ные от поврежден
п
ния на физическо
ф
ом
• канальн
уровне;
й – передаает данны
ые от одно
ого сетевоого компььютера к другому;
д
• сетевой
• транспоортный – передает данные от
о одного приложеения к дру
угому;
• сеансоввый – это сетевой интерфейс
и
с пользоввателя;
• предстаавительсккий – зан
нимается проблем
мами сетеевого инттерфейсаа к
принтеррам, мони
иторам и преобразо
п
ованием форматов
ф
в файлов;
• приклад
дной – этоо набор широко
ш
исспользуем
мых сетеввых прило
ожений.
13.2. Основны
О
е функци
ии уровней модел
ли OSI
Каждый из
К
и семи уровней
у
о
определяе
ет перечен
нь услуг, которые он предооставляеет смежны
ым уровняям, реали
изуя опред
деленный
й набор сеетевых фу
ункций.
1 Физи
1.
ический уровень
ур
- обеспечи
ивает физзический путь для передачи
и кодировванных си
игналов;
- устанавлливает хаарактерисстики эти
их сигналов (ампли
итуда, чаастота, дллительноость и т.д.);
- определяет спосооб соедин
нения СА
А с кабелеем, тип рразъемов, способ пеп
редачи
и;
- обеспечи
ивает поддержку потока битов, соодержани
ие которы
ых на этоом
уровнее не имееет значени
ия;
- отвечаетт за кодиррование данных
д
и синхрони
изацию би
итов.
2 Канаальный урровень
2.
- определяет прави
ила совмеестного использов
и
вания физзического
о уровня узу
лами сети;
с
- передаетт информ
мацию адрресованны
ыми порц
циями – каадрами;
- определяет форм
мат кадра и способ, согласноо котором
му узел сеети решаеет,
когда можно пеередать или
и приняять кадр. Использууется два основны
ых типа каадых и упраавляющиее кадры (р
рис. 101.).
ров: каадр данны
Р 101. Типы кад
Рис.
дров
178
Кадры даанных соодержат сообщени
К
с
ия верхни
их уровнеей (пакетты). Друггие
кадры, такие каак маркерры или подтвержд
дения при
иема, используют методы обо
жения и кооррекции ошибок. С точки зрения веерхних урровней, канальный
йи
наруж
физический обееспечиваю
ют безош
шибочную
ю передачуу пакетовв данных.
П
Пример.
В составв любого пакета вх
ходит ин
нформацияя для кон
нтроля прравильноости переедачи. Такк в трейллер пакетаа Интернет записы
ывается контрольн
к
ная
суммаа (КС) паакета. Она получаается путеем разбиения паккета на сеегменты по
16 битт, которы
ые предсттавляютсяя целыми
и числами
и, склады
ываются и записывваются в трейлер.
П приееме вычиссляется новая
При
н
КС и сравни
ивается с принятой
й. Если они
равны, то посы
ылается подтвержд
дение и выдается новый
н
паакет. Если
и не равн
ны,
с
ие «несовпадение»
» и передаача пакетаа повторяяется.
то поссылается сообщени
Е
Если
паккет не дош
шел или не дошел
л сигнал подтверж
ждения, передающ
п
щая
станци
ия, не поллучив паккет в течение неко
оторого времени,
в
посылаетт пакет ещ
ще
раз (рееализую, так назывваемый, режим
р
"tim
me-out") (рис.
(
102)).
Рис. 102. Пример передачи
Р
п
пакетов данных
д
Э толькко иллюсстрация подхода
Это
п
к обмену пакетами
п
С
данных в ЛВС. Существууют болеее мощны
ые методы
ы защиты
ы от ошиб
бок (цикллические коды, код
ды
Хэмин
нга и т.д.)), а также алгоритм
мы пересп
проса и поовторенияя пакетовв.
3 Сетевоой уровен
3.
нь
О
Отвечает
за буферризацию и маршру
утизация в сети. М
Маршрути
изация – сус
ществеенная фуункция прри работе в глобал
льных сеттях (с ком
ммутациеей пакетов),
когда необходи
имо опрееделить маршрут
м
передачи
и пакета, выполни
ить переввод
логичееских адрресов узлоов сети в физическкие.
Р 103. Буферизаация в сетти
Рис.
179
В ЛВС между любой парой узлов есть прямой путь (маршрут), поэтому
основная функция этого уровня сводится к буферизации пакетов (рис. 103).
4. Транспортный уровень
Транспортный уровень (англ. Transport layer) предназначен для доставки
данных. При этом не важно, какие данные передаются, откуда и куда, то есть,
он предоставляет сам механизм передачи:
с передающей стороны переупаковывает информационные сообщения:
длинные разбиваются на несколько пакетов, короткие объединяются в один;
с принимающей стороны собирает сообщения из пакетов.
Так как сетевой уровень обеспечивает буферизацию, то несколько узлов
могли передать свои сообщения в один и тот же узел сети. Моменты прибытия
пакетов могут чередоваться. Задача этого уровня – правильная сборка пакетов
каждого сообщения без смещения и потерь (рис. 104).
Рис. 104. Сборка пакетов
Транспортный уровень является границей, выше которой в качестве единицы информации рассматривается только сообщение, ниже – управляемый сетью пакет данных.
5. Сеансовый уровень
Позволяет двум приложениям на разных рабочих станциях устанавливать, использовать и завершать соединение, называемое сеансом. Сеанс создается по запросу процесса пользователя. В запросе определены: назначение сеанса связи (адрес); партнер, например, соответствующий прикладной процесс в
другом узле.
Сеанс может начаться только в том случае, если прикладной процесс
партнера активен и согласен связаться. На этом уровне выполняются такие
функции, как распознавание имен и защита, необходимые для связи двух при-
180
ложений в сети. Любой пользователь, введя имя и пароль и вошедший в сеть,
создает сеанс.
6. Уровень представления
Его функция заключается в преобразовании сообщений, используемых
прикладным уровнем, в некоторый общепринятый формат обмена данными
между сетевыми компьютерами.
Целью преобразования сообщения является сжатие данных и их защита.
В интерфейсе выше этого уровня поле данных сообщения имеет явную смысловую форму; ниже этого уровня поле данных сообщений и пакетов рассматривается как передаточный груз и их смысловое значение не влияет на обработку (рис. 105).
Рис. 105. Сообщение на уровне представления
На этом уровне работает утилита ОС, называемая редиректор. Ее назначение – переадресовать операции ввода/вывода к ресурсам сервера.
7. Прикладной уровень
Представляет собой окно для доступа прикладных процессов к сетевым
услугам. Он обеспечивает услуги, напрямую поддерживающие приложение
пользователей, такие как программное обеспечение для передачи файлов, доступа к БД и электронной почтой. Прикладной уровень управляет:
- общим доступом к сети;
- потоком данных;
- обработкой ошибок.
Основная идея модели OSI заключается в том, что каждому уровню отводится конкретная роль. Благодаря этому общая задача передачи данных расчленяется на ряд отдельных легкообозримых задач.
181
13.3. Назначение протоколов
Операционная система управляет ресурсами компьютера, а сетевая операционная система обеспечивает управление аппаратными и программными ресурсами всей сети. Тем не менее, для передачи данных в сети нужен еще один
компонент – протокол.
Протокол – это правила и технические процедуры, позволяющие нескольким компьютерам при объединении в сеть общаться друг с другом. Отметим три основных момента, касающихся протоколов:
Существует множество протоколов. И хотя все они участвуют в реализации связи, каждый протокол имеет:
различные цели;
выполняет определенные задачи;
обладает своими преимуществами и ограничениями.
Функции протокола определяются уровнем, на котором он работает. Если, например, какой-то протокол работает на физическом уровне, то это означает, что он обеспечивает прохождение пакетов через плату СА и их поступление в сетевой кабель. В общем случае каждому уровню присущ свой набор правил (табл. 9).
Таблица 9
Уровень
Набор правил (протокол)
Прикладной
Представительский
Инициация или прием запроса
Добавление в сообщение форматирующей, отображающей и шифрующей информации
Добавление информации о трафике – с указанием
момента отправки пакета
Добавление информации для обработки ошибок
Добавление адресов и информации о месте пакета в
последовательности передаваемых пакетов
Добавление информации для проверки ошибок
(трейлера пакета) и подготовка данных для передачи
по физическому соединению
Передача пакета как потока битов в соответствии с
определенным способом доступа
Сеансовый
Транспортный
Сетевой
Канальный
Физический
182
Несколькко протокколов моггут работаать совмеестно каж
Н
ждый на своем
с
уроовне. Этто так наазываемый
й стек илли набор протокоолов (напрример, сттек TCP/IIP,
объеди
иняющий
й транспорртный и сетевой
с
протоколы
п
ы).
13.4. Работа
Р
пр
ротоколоов
Протоколлы реализзуются чеерез загол
П
ловки, котторые доб
бавляютсяя к пакетам
по мерре того, как
к они пеередаютсяя по уроввням. Каж
ждый загооловок свяязываетсяя с
конкреетным урровнем и в каждоом послеедующем уровне ввосприни
имается как
к
часть пакета
п
(ри
ис. 106).
Рис. 106. Формироование, пеередача и прием пакета
Р
п
П посттуплении пакета в принимаающий уззел, заголловки соо
При
ответствующих уровней
у
и
использую
ются для вызова
в
зааданной функции
ф
в приним
мающем узу
ле. Прри перед
даче пакеета выше этот заголовок
з
к изымаеется. И компьюте
к
еротправвитель, и компью
ютер-полуучатель должны
д
в
выполнят
ть каждо
ое действвие
одинакковым сп
пособом с тем, чтообы приш
шедшие по сети даанные, со
овпали с ото
правлеенными.
Е
Если,
нап
пример, два
д протоокола буд
дут по-раазному разбивать данные на
пакеты
ы или по--разному добавлятть данныее (о послеедователььности паакетов, си
инхрониззации и т.
т д.), то тогда
т
комп
пьютер, использую
и
ющий оди
ин из протоколов, не
сможеет связатьься с комп
пьютером
м, на котор
ром работтает другой протоккол.
Н работуу протокоолов рядаа уровней оказываеет влияни
На
ие, является ли сетьь с
коммуутацией соединени
ий или с коммутац
к
цией пакеетов. Ширрокое раззвитие меежсетевы
ых объед
динений («интерне
(
ет»), ком
мпонентам
ми которрых являются ЛВ
ВС,
183
привело к тому, что данные из одной ЛВС в другую могут передаваться по одному из возможных маршрутов. Протоколы, которые поддерживают такую передачу, называются маршрутизируемыми протоколами. И их роль постоянно
возрастает.
13.5. Основные типы протоколов
Существует несколько стандартных стеков протоколов, разработанных
разными фирмами. Протоколы этих стеков выполняют работу, специальную
для своего уровня. Однако коммуникационные задачи, которые возложены на
сеть, приводят к разделению протоколов на три типа (рис. 107): прикладные
протоколы; транспортные протоколы и сетевые протоколы.
Прикладной
Представительский
Прикладные
протоколы
Сеансовый
Транспортный
Транспортные
протоколы
Сетевой
Канальный
Сетевые протоколы
Физический
Рис. 107. Уровни модели OSI и соответствующие им типы протоколов
Прикладные протоколы работают на верхнем уровне модели OSI и обеспечивают взаимодействие приложений и обмен данными между ними.
Транспортные протоколы поддерживают сеансы связи между компьютерами и гарантируют надежный обмен данными между ними.
Сетевые протоколы обеспечивают услуги связи. Эти протоколы управляют: адресацией, маршрутизацией, проверкой ошибок и запросами на повторную передачу.
Наиболее распространенные стеки протоколов
Наиболее популярными в настоящее время являются стеки протоколов:
TCP/IP разработанный более 20 лет назад по заказу МО США; IPX/SPX фирмы
Novell и NETBEUI / NetBIOS фирмы IBM.
1.
Стек TCP/IP включает в себя два основных протокола:
¾ TCP (Transmission Control Protocol) – протокол для гарантированной
доставки данных, разбитых на последовательность фрагментов. Соответствует транспортному уровню.
184
¾ IP (Internet Protocol) – протокол для передачи пакетов, относится к разряду сетевых протоколов.
Стек TCP/IP является промышленным стандартным набором протоколов,
которые обеспечивают связь в неоднородной среде, т. е. обеспечивают совместимость между компьютерами разных типов. Кроме того, TCP/IP:
- представляет доступ к ресурсам Интернет;
- поддерживает маршрутизацию и обычно используется в качестве
межсетевого протокола.
Благодаря своей популярности TCP/IP стал стандартом де-факто для
межсетевого взаимодействия. К другим специально созданным для стека
TCP/IP протоколам относятся: SMTP (Simple Mail Protocol) – электронная почта; FTP (File Transfer Protocol) – обмен файлами между ЭВМ и др. Эти протоколы относятся к разряду прикладных протоколов.
2.
Стек IPX / SPX (Novell) включает:
¾ IPX (Internetwork Packet Exchange) – протокол межсетевой передачи пакетов, соответствует транспортному уровню и определяет формат передаваемых по сети кадров. На уровне IPX рабочие станции обмениваются
блоками данных без подтверждения.
¾ SPX (Sequenced Packet Exchange) – протокол последовательного обмена
пакетами. Соответствует сетевому уровню. Перед началом обмена РС
устанавливают между собой связь. На уровне протокола SPX гарантирована доставка передаваемых по сети кадров. При необходимости
выполняются повторные передачи.
Стек IPX / SPX поддерживает маршрутизацию и используется в сетях
Novell.
3.
Протокол NetBIOS (Network Basic Input/Output System) – базовая система ввода/вывода.
Предназначен для передачи данных между РС, выполняет функции сетевого, транспортного и сеансового уровней. Этот протокол предоставляет программам средства осуществления связи с другими сетевыми программами.
NetBEIU – расширенный интерфейс NetBIOS – небольшой быстрый и
эффективный протокол транспортного уровня, который поставляется со всеми
сетевыми продуктами Microsoft. Основной недостаток – он не поддерживает
маршрутизацию. NWLink – реализация IPX / SPX фирмой Microsoft. Это транспортный маршрутизируемый протокол.
185
Сетевые службы и протоколы
Каждый сетевой уровень подчиняется определенному сетевому протоколу, определяющему набор сетевых служб, присущих данному уровню. Короче
говоря, сетевая служба – это набор функций, которые уровень выполняет для
вышележащего уровня (например, коррекция ошибок).
С другой стороны, протокол – это правила, которым должен следовать
уровень, чтобы реализовать сетевую службу.
Пример. Чтобы отправить кому-либо письмо, мы пишем адрес на конверте. Таким образом, функция адреса заключается в обеспечении правильной доставки. Формат, в котором пишется адрес, строго определен:
1-я строка – город,
2-я строка – улица, дом,
3-я строка – кому.
Почтовые работники ожидают, что на второй строке будет указана улица,
а за ней – номер дома. Формат адреса на конверте следует определенному протоколу. Сетевая служба таким же образом определяет выполнение какой-либо
функции или задачи (определение ошибки или доставки сообщения).
Сетевой протокол описывает формат данных или пакетов данных, т. е.
правила оформления, которым данные должны подчиняться, чтобы программное обеспечение выполняло ту или иную функцию или сетевую службу (для
случая коррекции ошибок протокол описывает, какие ошибки сетевая служба
должна исправлять).
Набор свойств и функций, которым обладает определенный сетевой уровень, называется сетевой службой. Каждый сетевой уровень запрашивает определенную сетевую службу от нижележащего уровня. Протокол уровня определяет структуру данных и формат пакета для выполнения запрашиваемой сетевой службы.
Процесс, который называется привязкой, позволяет с достаточной гибкостью настраивать сеть, т. е. сочетать протоколы и платы сетевых адаптеров, как
того требует ситуация.
Так, например, Ваш компьютер является членом рабочей группы одноранговой сети на базе Windows 95, и обмен данными осуществляется по протоколу NetBEIU. Если помимо этого Вам необходим доступ на сервер Вашей организации, работающей под управлением Novell NetWare, то первое, что необходимо сделать – установить на Вашем компьютере соответствующий протокол – IPX/SPX.
186
Таким об
Т
бразом, два стека протокол
лов долж
жны быть привязан
ны к одн
ной
плате сетевого адаптераа – NetBE
EUT и IPX
X / SPX. При
П подкключении
и к глобалльВ
коомпьютер
ре дополн
нительноо должен быть усттаной сеети Интеррнет на Вашем
новлен
н еще оди
ин протоккол TCP / IP.
П
Порядок
привязки
и определляет очереедность, с которой
й операци
ионная си
истема выполняет
в
т програм
ммы. Если
и с одной
й платой СА
С связан
но нескол
лько проттоколов,, то поряд
док привяязки определяет оч
чередностть, с которой буду
ут использзоватьсяя протокоолы при попытках
п
установи
ить соеди
инение. Обычно пр
ривязку выв
полняю
ют при усстановке ОС или добавлени
д
ии и настрройке проотокола.
Н
Например
р, если TC
CP/IP – первый
п
пр
ротокол в списке п
привязки,, то имен
нно
он буд
дет исполльзоватьсяя при поп
пытке усттановить связь. Ессли попыттка неудаачна, то компьюттер попыттается усттановить соединен
ние, исполльзуя следующий по
порядкку протоккол в списске привяязки.
П
Привязка
а (binding)) не огран
ничиваетсся устаноовкой сооттветствияя стека прротоколаа плате СА.
С Стек протоколла должен
н быть прривязан к компонентам, урровень которых
к
и выше, и ниже егоо уровня. Так, TCP
P/IP наверрху можетт быть прривязан к сеансоввому уроввню NetB
BIOS, а вн
низу – к драйверу
д
платы СА
А. Драйвеер,
ю очередьь, привязаан к платее СА.
в свою
13.6. Передача
П
а данных по сети
Пакет – основнаяя единицаа информации в сеетях. Он ввключаетт в себя: неП
н
больш
шие управвляемые блоки,
б
наа которыее разбиваю
ются инф
формацио
онные соообщенияя, передавваемые по
п сети; заголовокк, включ
чающий в себя ин
нформаци
ию
протокколов всеех уровнеей; трейлеер, содерж
жащий ин
нформаци
ию для об
бнаружен
ния
ошибоок. Рассмоотрим прример исп
пользован
ния пакетов в сетевых комм
муникаци
иях
на при
имере их использов
и
вания при
и печати (рис.
(
108)).
Р 108. Пример передачи
Рис.
п
данных
187
1 – Компьютер-отправитель устанавливает соединение с принт-сервером.
2 – Компьютер-отправитель разбивает большое задание для печати на пакеты, указывая в заголовке адрес получателя и отправителя.
3 – Платы СА всех компьютеров проверяют адрес получателя каждого
пакета, передаваемого по сегменту сети. А так как плата СА имеет уникальный
номер, то она прерывает работу компьютера лишь при обнаружении пакета, адресуемого только этому компьютеру.
4 – На компьютере-получателе (у нас это принт-сервер) пакеты из кабеля
поступают в плату СА.
5 – Сетевое программное обеспечение обрабатывает пакет, сохраненный
в приемном буфере СА. Вычислительная мощь СА достаточна для приема и
проверки адреса каждого принимаемого пакета. Т. е., проверяя адрес пакета,
СА ресурсы компьютера не используют.
6 – Сетевая ОС получателя собирает из пакетов (восстанавливает) исходный текстовый файл и помещает в память ПС.
7 – Из памяти ПС документ выдается на печать.
В данном примере рассмотрен случай использования простейшего протокола без обнаружения ошибок, когда все пакеты от источника последовательно
передаются приемнику без ожидания подтверждения.
Если бы использовался более сложный протокол и соответствующие ему
сетевые службы, то время передачи увеличилось бы, но зато повысилась бы
достоверность передачи. Указанный в пакете адрес отправителя в этом случае
использовался бы сетевой службой для формирования «подтверждения» и передачи его соответствующему приемнику.
14. СЕТЕВЫЕ АРХИТЕКТУРЫ
Сетевая архитектура – это комбинация стандартов, топологий и протоколов, необходимых для создания работоспособной сети. В соответствии со стандартными протоколами физического уровня выделяют три основные сетевые
архитектуры: Ethernet (протокол 802,3) и Fast Ethernet (протокол 802,30);
ArcNet (протокол 802,4); Token Ring (протокол 802.5). Рассмотрим каждую из
сетевых архитектур более подробно.
14.1. Ethernet
Это самая популярная в настоящее время сетевая архитектура. Она использует:
188
; физические топологии «шина», «звезда» или «звезда –шина»;
; логическую топологию «шина»;
; узкополосную передачу данных со скоростями 10 и 100 Мбит/с;
; метод доступа – CSMA/CD.
Среда передачи является пассивной, т. е. получает питание от РС. Сеть
прекратит работу из-за физического повреждения или неправильного подключения терминатора. Передает информацию кадрами, формат которых представлен на рис. 109.
Начало кадра
Адрес
Приемника
(преамбула)
Источника
Тип
протокола
Циклический
избыточный
Данные
код для проверки ошибок
Рис. 109. Формат кадра в Ethernet
Поле «Тип протокола» используется для идентификации протокола сетевого уровня (IPX и IP) – маршрутизируемый или нет. Спецификация Ethernet
выполняет функции физического и канального уровня модели OSI. Различают
несколько стандартов сетевых архитектур Ethernet:
; 10BaseT – на основе витой пары;
; 10Base2 – на тонком коаксиале;
; 10Base5 – на толстом коаксиале;
; 10BaseFL – на оптоволокне;
;
10BaseX – со скоростью передачи 100 Мбит/с, который включает в
себя ряд спецификаций в зависимости от среды передачи.
Рассмотрим наиболее распространенные стандарты данной архитектуры,
применяемые при построении ЛВС.
14.1.1. Стандарт 10BaseT
Физическая топология представляет собой «звезду» на основе витой пары, соединяющей все узлы сети с концентратором, используя две пары проводов: одну для передачи, другую – для приема (рис. 110).
Логически (т.е. по системе передачи сигналов) данная архитектура представляет собой «шину» как и все архитектуры Ethernet. Концентратор выступает как многопортовый репитер. Длина сегмента от 2,5 до 100 м. ЛВС стандарта
10BaseT может обслуживать до 1024 компьютеров.
189
Рис. 110. Сеть стан
Р
ндарта 100BaseT
Д
Достоинс
ством явлляется воозможностть исполььзования распредеелительны
ых
стоек и панелей
й коммуттации, чтоо позволяяет легко перекомм
мутироваать сеть или
и
ить новый
й узел без остановвки работты сети. Новейшие
Н
е конценттраторы поп
добави
зволяю
ют расширять топоологию сеети, соеди
инив отдеельные коонцентратторы меж
жду
собой магистраалью на основе
о
коааксиально
ого или оптоволок
о
конного кабеля
к
и поп
лучитьь топологгию «звезда – шинаа».
14.1.2.. Стандар
рт 10Basee2
Сеть такоого типа ориентир
С
о
к
ный кабеель с макссиована на тонкий коаксиаль
мальноой длиноой сегмен
нта 185 м и возможностью подключчения к одному
о
сеегменту до 30 ЭВ
ВМ (рис. 111).
1
Рис. 111. Архитекттура сети
Р
и стандартта 10Base2
Э сетеввая архитеектура фи
Эта
изически и логически предсставляет собой «ш
шину». С использоованием репитеро
р
б
увелличена об
бщая проттяженноссть
в может быть
сети введением
м дополни
ительных сегменто
ов. Однакко при этоом необх
ходимо уч
чиС
на тонком коааксиале может состтоять макксимум изз 5
тыватьь правилоо 5-4-3. Сеть
сегмен
нтов кабееля, соеди
иненных 4 репитер
рами. При этом тоолько к 3 сегментам
можноо подключ
чать рабоочие станц
ции. Два из пяти сегментов
с
в являютсся межреп
питерными связям
ми и служ
жат толькко для увеличенияя длины ссети (рис. 112). Маакютеров доо 1024, а общая
о
длина сети до 925 м..
сималььное числло компью
Рис. 112. Праавило 5-4-3 для сетти стандаарта 10Basse2
190
14.1.3.. Стандар
рт 10Basee5
Сетевая архитекту
С
а
ура на тоолстом Ethernet
E
лоогически и физич
чески преедставляяет собой «шину» (рис.
(
7.5). Магистр
ральный сегмент
с
(тт. е. главн
ный кабелль,
к котоорому под
дключаюттся трансиверы дл
ля связи с РС) имееет длину до 500 м и
возмож
жность подключен
ния до 1000 компью
ютеров. С использзованием репитероов,
которы
ые такжее подключ
чаются к магистр
ральному сегментуу через трансивер
т
ры,
общаяя длина сеети можетт составитть 2500 м.
м
Рис. 113. Сеть стан
Р
ндарта 100Base5
П расш
При
ширении сети
с
спрааведливо правило 5–4–3 и возможно комбин
нировани
ие тонкогго и толсттого кабееля. В это
ом случаее в качесттве магисстрали, сп
пособной
й передаввать данн
ные не боольшие расстояни
р
ия, используется толстый
т
к
кабель, а в качесттве ответввляющих сегменто
ов используют тонккий.
14.1.4.. Стандар
рт 10BaseeFL
Данная аррхитектурра строиттся на оп
Д
птоволокоонном каб
беле, досттуп к котторому со
с сторон
ны компью
ютеров и репитеро
ов осущесствляетсяя с помощ
щью транссиверов (рис. 114). На сегодняшн
ний день в основвном исп
пользуютсся внешн
ние
иверы.
транси
Р 114. Сеть стан
Рис.
ндарта 100BaseFL
191
Особенноость этихх трансивверов в то
О
ом, что их
и передаатчики пр
реобразую
ют
электррические сигналы от ЭВМ в световы
ые импульсы, а прриемники – световы
ые
в электтрические. Популяярность использов
и
вания 10B
BaseFL обусловлен
на:
щенностью
ю;
- высоккой помехозащищ
- возмоожностью
ю проклад
дки кабел
ля между репитераами на бо
ольшие раасстоян
ния, т. к. длина
д
сеггмента до 2-4 км;
- исполльзованиее повтори
ителей, позволяющ
п
щих реаллизовать «каскадны
ые
звезд
ды», путем
м соединеения опти
ических ответвител
о
лей.
Н рынкее предлаггаются оттветвители
На
и типа кооаксиал-волокно и ответвиттели тип
па волокн
но-коаксиаал.
14.1.5.. Стандар
рт 100BaseX Etherrnet
Этот стан
Э
ндарт, ин
ногда называемый Fast Ethhernet, явлляется раасширением
сущесттвующей
й сетевой архитекттуры Etheernet и соответствуует прото
околу физзическогго уровняя IEEE 8002.30. Егоо особенн
ностью является
я
тто, что он сохран
нил
стандаартный длля Ethernet метод доступа CSMA/CD
C
D, от котторого отх
ходили раазработч
чики друггих техноологий поовышенно
ой скорости передаачи в сети
и. Сохран
нение меетода досступа означает, чтоо имеющ
щиеся в нааличие дррайверы для
д Ethernnet
будут работать без изменений.
П
Преимущ
ществом этой
э
технологии, появивше
п
ейся в кон
нце 1993 года, явлляется тоо, что стеепень ее совмести
имости с Ethernet-с
E
сетями, позволяет интегрирровать ее в эти сети с пом
мощью дввухскоросстных сеттевых адааптеров или
и мостоов.
пользует физическкую тополлогию «ззвезда» или
и
Даннаая сетеваяя архитекктура исп
«звезд
да – шинаа» (подобн
но 10BaseeT), где все кабели
и подключчаются к концентрратору (ррис. 7.7). Различаю
ют три спеецификац
ции среды
ы:
1
4 (UTR каатегории 3, 4 или 5 с 4-мя п
парами);
¾ 100BaseT4
¾ 100BaseTX
1
X (UTR или
и STP категории 5 с 2-мя парами);
¾ 100BaseFX
1
X (двужилльный оп
птоволокоонный каб
бель).
Д реаллизации этой
Для
э
техн
нологии необходи
имо две пары про
оводов или
и
двуужильны
ый оптокаб
бель, чтоб
бы
организоватть дуплеексную пеп
дачу сигн
налов по традициоонред
ной CSMA//CD, испо
ользуя од
дну
ю–
парру для пеередачи, а другую
для приема.
Р 115. Сеть стан
Рис.
ндарта 1000BaseX Enternet
E
192
14.1.6.. Сегменттация сетти
Мы уже рассматри
М
р
ивали зад
дачу посттроения сеети из нескольких
х сегментоов.
В часттности, ессли не хваатает дли
ины одногго сегмента для соединенияя всех полльзоватеелей сети,, то можн
но через репитер
р
по
одключитть еще од
дин сегмеент. Но ин
ногда возникает и другая задача.
з
П
Пусть
имеем сегмен
нт сети с очень ин
нтенсивны
ым
жает прои
изводител
льность всей
в
сети. Повыситть ее прои
изтрафикком, котоорый сниж
водитеельность можно, если
е
разделить пер
регружен
нный сегм
мент на два и соед
динить их
и с помоощью мосста или мааршрутиззатора (ри
ис. 116). Т
Тогда траафик в кааждом сеегменте уменьшит
у
тся, т.к. меньшее
м
число компьютероов в кажд
дом из сеегментовв попытаается осущ
ществить передачу
у, и времяя доступаа к кабелю
ю сокращ
щается. Сегментац
С
ция можеет помочьь и при огграничени
ии доступ
па к конф
фиденциалльной ин
нформаци
ии.
Р 116. Сегментаация сети
Рис.
и
14.2. Сетевые
С
а
архитект
туры ArccNet и ArcNet Pluss
Это просстая, гибккая и нед
Э
дорогая сеетевая аррхитектурра, поддер
рживающ
щая
протоккол физич
ческого уровня
у
IEE
EE 802.4:
9 физзическая топологи
т
ия - «звезд
да», «шин
на», «звезд
да – шинаа»;
9 логгическая топология
т
я – упорядоченноее «кольцо»;
9 ширрокополоосная переедача дан
нных 2,5 Мбит/с
М
и 20 Мбит//с (для ArrcNet Pluss);
9 меттод доступа маркеррный;
9 среедой перед
дачи мож
жет быть:
• коаксиальный кабель
к
(дллиной 600
0 м при «ззвезде» и 300 м при
и «шине»»);
• витая пара
п
(макссимальнаая длина 244
2 м – прри «звездее» и «шин
не»);
К
Компьют
теры могуут быть коаксиаль
к
ьным каб
белем свяязаны в шину
ш
или
и в
иных случаях подключе
п
ены к кон
нцентрато
орам, котторые моггут быть:: пассивн
ны-
193
ми; акктивными
и; интеллеектуальны
ыми. Пасссивные концентрааторы про
осто осущ
ществляю
ют коммуутацию каабельныхх соединений сети. Активны
ые – воссстанавливвают и ретрансли
р
ируют сиггнал.
И
Интеллек
ктуальныее – обнарруживаютт изменен
ния в сети
и и удалеенно упраавляют работой
р
с
сетевых
усстройств..
Р 117. Архитекттура Arc Net
Рис.
N
9
9
9
9
Особенноость марккерного дооступа ArrcNet (рисс. 117) состоит в то
О
ом, что:
всее компьюттеры имею
ют свои сетевые
с
ад
дреса;
марркер передается меежду комп
пьютерам
ми согласно их ном
мерам;
марркер двиггается от компьютера с мен
ньшим ноомером к компьюттеру с боллее
выссоким ном
мером, хоотя тот моожет нахо
одиться на
н другом конце сетти;
при
иемник, получив
п
м
маркер,
дообавляет к нему сввой пакетт, который, дойдя до
адрресата, осввобождаеет маркер.
Ф
Формат
п
пакета
ArccNet Plus имеет ви
ид, предсттавленный
й на рис. 118.
Рис. 118. Пакт перредачи информации
Р
и в ArcNeet
О
Общее
кооличествоо узлов: 255
2 – ArcN
Net; 20477 – Arc Net Plus. ArcNet
A
– это
э
одна из
и самыхх старых сетевыхх архитекктур, реаллизованная недавно фирм
мой
DataPooint в более
б
соовременнуую ArcN
Net Plus. Однако на см
мену эти
им
архитеектурам приходятт более современн
с
ные и производи
ительные. Одной из
таких архитекттур являеется FDDI, котораая будет рассмотр
р
рена нижее. А сейч
час
шо зарекоомендоваавшей сеебя
познаккомимся с давноо исполььзуемой и хорош
архитеектурой.
194
14.3. Token
T
Rin
ng (Марк
керное коольцо)
Данная сетевая
Д
с
аррхитектурра была разработа
р
ана и внеедрена фи
ирмой IB
BM
еще в 1984 г. как
к часть предложенного ею
ю способа объедин
нить в сееть весь ряд
р
I
комп
пьютеровв: персонаальные компьютерры; средн
ние ЭВМ
М и
выпускаемых IBM
фреймы. Разрабаты
Р
ывая эту технологгию, IBM
M ставилаа задачу обеспечи
ить
мейнф
простооту монтаажа кабеля – витоой пары – соедин
няющего компьюттер с сетьью
через розетку.
р
T
Token
Rinng являеттся реализзацией прротокола физическкого уроввня
IEEE 802.5:
8
ф
ая тополоогия – «звезда»;
¾ физическа
¾ логическа
л
ая топологгия – «кол
льцо»;
¾ узкополос
у
сный тип передачи
и;
¾ скорость
с
п
передачи
4 и 16 Мб
бит/с;
¾ соединени
с
ие неэкран
нированн
ной и экраанированн
ной витой
й пары;
¾ метод
м
доступа – мааркерное кольцо.
Ф
Формат
к
кадра
имееет вид, прредставлеенный на рис. 119.
Р 119. Формат кадра,
Рис.
к
исп
пользуемый в сетяях Token R
Ring
14.3.1.. Аппаратные ком
мпоненты
ы
Л
Логическ
кое колььцо в этой сетевой
с
архитекктуре ор
рганизуеттся
концен
нтратором
м, которрый назы
ывается модулем
м множеественногго достуупа
(MSAU
U – MultyStatio
M
on Access Unit)) или интеллект
и
туальным
м модулем
множеественногго доступ
па (SMAU
U – Smaart Multystation A
Access Un
nit). Кабеели
(витыее пары) соединяю
с
ют клиенттов и сервверов с MSAU,
M
ккоторый работает
р
по
принц
ципу други
их концен
нтраторовв.
П соед
При
динении компьюте
к
еров он включает
в
тся в колььцо (рис.. 120). IB
BM
MSAU
U имеет 10 порттов соед
динения. К нему можно подключ
чить до 8
компьютеров. Каждое
К
коольцо мож
жет содер
ржать до 33 концен
нтраторовв.
195
Р 120. Логическкое кольц
Рис.
цо
Общее число
О
ч
ком
мпьютероов – 72 при испоользовани
ии UTP и 260 при
п
исполььзовании STP. Друугие прои
изводител
ли выпусккают MSA
AU больш
шей емкоссти
(в заввисимостти от модели).
м
Расширеение логгическогоо кольцаа на баазе
концен
нтраторовв позволяяет увелич
чить общее количеество узлоов в сети (рис. 121).
П этом
При
м расстоян
ние межд
ду концен
нтраторам
ми до 45 м (152 м),
м а кажд
дая
РС соеединяетсяя с MSAU
U: при UT
TP – сегмеентом до 45
4 м; при
и STR - сеегментом до
100 м. Расстоян
ние междуу MSAU можно
м
уввеличить до 365, усстановив репитер.
Рис. 121. Расширен
Р
ние логич
ческого кольца
к
И
Известны
ы две модели сетеввых плат на
н 4 и 16 Мбит/с. Платы наа 16 Мбитт/с
могут обеспечи
ить перед
дачу болеее длинны
ых кадровв, что сокращает количесттво
ного и тогго же объ
ъема данн
ных.
передаач для одн
14.3.2.. Монитооринг сисстемы
К
Компьют
тер, которрый первым начал
л работу,, наделяется систеемой Tokken
Ring особыми
о
ф
функциям
ми. Этот компьюте
к
ер:
• должен
д
н
наблюдать
ь за работтой всей системы;
с
• осуществ
о
вляет текуущий ее контроль;
к
• проверяет
п
т корректтность отп
правки и получени
ия кадров;
• отслежив
о
вает кадры
ы, проход
дящие по кольцу боолее одноого раза;
• гарантиру
г
ует, что в кольце одновреме
о
енно нахоодится ли
ишь один маркер.
196
После появления в сети нового компьютера система инициирует его,
чтобы он стал частью кольца. Это включает в себя: проверку уникальности
адреса; уведомление всех узлов сети о появлении нового узла.
В «теоретической» кольцевой топологии вышедший из строя компьютер
останавливает движение маркера, что в свою очередь останавливает работу
всей сети. В реальных сетевых архитектурах Token Ring используются
интеллектуальные концентраторы, которые в состоянии обнаружить
отказавшую сетевую плату (РС) и во время отключить ее.
Эта процедура позволяет “обойти” отказавший компьютер, поэтому
маркер продолжает свое движение. Таким образом, отказавший компьютер не
влияет на работу сети.
14.4. FDDI - распределенный волоконно-оптический интерфейс передачи
данных
14.4.1. Общие характеристики
Одной из современных сетевых архитектур является архитектура FDDI
(Fiber Distributed Data Interface), которая определяет:
• двухкольцевую топологию на основе оптоволокна;
• с маркерным методом доступа;
• со скоростью передачи 100 Мбит/с;
• при общей длине колец до 200 км.
Эта архитектура обеспечивает совместимость с Token Ring, поскольку у
них одинаковые форматы кадров. Однако есть и различия. В сети FDDI
компьютер:
• захватывает маркер на определенный интервал времени;
• за этот интервал передает столько кадров, сколько успеет;
• завершает передачу либо по окончании выделенного интервала времени, либо из-за отсутствия передаваемых кадров.
Поскольку компьютер, завершив передачу, сразу освобождает маркер,
могут остаться несколько кадров, одновременно циркулирующих по кольцу.
Этим объясняется более высокая производительность FDDI, чем Token Ring,
которая позволяет циркулировать в кольце только одному кадру.
FDDI основана на технологии совместного использования сети. Это
означает, что передавать данные одновременно могут несколько компьютеров.
Хотя FDDI работает со скоростью 100 Мбит/с, технология совместного
использования может стать причиной ее перегрузки. Так, если 10 компьютеров
197
начнутт передаввать данны
ые со скооростью 10
1 Мбит/сс каждый, общий поток
п
буд
дет
равен 100 Мбит/с. А при
и передач
че видеои
информац
ции или д
данных му
ультимед
диа
п
и окажетсяя потенци
иально узким месттом систем
мы.
среда передачи
14.4.2.. Топологгия и апп
паратныее компон
ненты
F
FDDI
использует передач
чу маркер
ра в двоойном коольце. Тр
рафик сеети
состои
ит из двух
д
поххожих потоков,
п
движущ
щихся в противоположны
ых
направвлениях по двум кольцам
м: основн
ному и дополните
д
ельному (рис. 122).
Обычн
но данныее передаю
ются по основному
у кольцу. Если в оссновном происход
п
дит
сбой, сеть
с
автоматическки реконф
фигурируеется, и даанные наччинают пеередаватьься
по втторому коольцу в другом направлеении. Од
дно из д
достоинсттв FDDI –
избытоочность: одно колььцо являеется резер
рвным.
Р 122. Топологи
Рис.
ия FDDI
При отказе коольца илли разр
П
рыве каабеля сееть авто
оматичесски
перекоонфигури
ируется и передачаа продолж
жится. Сущ
ществуютт огранич
чения:
• длина кабеля
к
об
бъединенн
ных колец
ц до 200 км;
к
• общее количесттво компььютеров до
д 1000 штук;
• через каждые
к
2 км необхходима усстановка репитера.
р
Т
Так
как второе кольцо
к
п
предназна
ачено дляя защиты
ы от сбо
оев, то для
д
высокоонадежноой передаачи эти пооказатели
и надо деллить на двва (500 ко
омпьютерров
при длине
д
каж
ждого кольца в 100
1
км). Компьюттеры моггут подкл
лючатьсяя к
одном
му или обоим колььцам (рис. 123): сттанции клласса А п
подключен
ны к обои
им
кольцаам; станц
ции классса В тольько к осн
новному. Если прооисходит сбой сетти,
станци
ии классаа А участвуют в переконф
фигураци
ии, а стан
нции класса В – не
участввуют.
Ф
Физическ
ки FDDI имеет
и
топ
пологию «звезда».. При этоом отдельные комп
пьютеры
ы могут иметь
и
соединение «точка-то
очка» с концентра
к
атором. Такое
Т
реш
шение позволяет использовать ин
нтеллекту
уальные концентра
к
аторы дл
ля сетевоого
п
неи
исправностей.
управлления и поиска
198
Р 123. Подключ
Рис.
чение РС к кольцам
м в FDDI
14.4.3.. Монитооринг сисстемы
В
Все
компьютеры в средее FDDI отвечаю
ют за моониторингг передаачи
маркерра. Чтобы
ы изолирровать сеерьезные сбои в кольце,
к
и
используеется метоод,
которы
ый называется «исспусканиее маяка» («beaconiing») (рисс. 7.16). Суть
С
метоода
заключ
чается в следующе
с
ем:
1. Компьюте
К
ер, обнаруживший
й сбой, по
осылает в сеть сиггнал, который поллучи
ил назван
ние «маякк».
2. Он
О посыллает его до
д тех порр, пока не приметт маяк преедшеству
ующего ем
му
коомпьютерра в кольц
це.
3. Процесс
П
п
продолжа
ается до теех пор, по
ока в кольце не осстанется только
т
один
коомпьютерр, испусккающий маяк
м
(т.е. тот, котоорый нахходится заа неиспраавны
ым).
4. Когда
К
ком
мпьютер примет
п
сввой собсттвенный маяк,
м
он «понимаеет», что нен
иссправностть устран
нена, воссстанавливвает марккер кольцаа и сеть возвращае
в
етсяя к нормаальной раб
боте.
Р
Рассмотр
рим примеер (рис. 124) функц
ционироввания FDD
DI при сб
бое в рабооте
одногоо из ком
мпьютеровв сети. Предполо
П
ожим, чтоо произоошел сбой в рабооте
компьютера 1.
мпьютер 1 отказалл. Компью
ютер 3 обн
наружил сбой, изъ
ъял из кол
льца марккер
¾ Ком
(обозначен символом
с
м "м" на рисунке)
р
и посылаеет маяк (ообозначен
н символоом
нке). Он будет поосылать маяк
м
до теех пор, п
пока не примет
п
сввой
"с" на рисун
м
от коомпьютерра 2 (рис. 124, а).
сиггнал или маяк
¾ Ком
мпьютер 2, не поллучив норрмального
о маркерн
ного сообщения, об
бнаруживвает сбой
с
и поосылает новый сигнал - свой
й маяк - в сеть. Коомпьютер
р 3, получ
чив
маяяк от комп
пьютера 2,
2 прекращ
щает переедавать свой маяк (рис. 124
4, б).
199
¾ Такк как ком
мпьютер 1 неиспраавен, то компьютерр 2 продоолжает по
осылать мам
як. Этот си
игнал укаазывает на
н то, что сбой произоше
п
л на ком
мпьютерее 1
ис. 124, в).
(ри
¾ Еслли компью
ютер 1 восстанов
в
вил свою работосп
пособностть или оттключен от
сети, компью
ютер 2 прринимаетт свой соб
бственный маяк, ччто приво
одить к воосю работы сети (рисс. 124, г).
становлению
чи маркер
ра
Рисс. 124. Моониторинг передач
14.4.4.. Области
и примен
нения FD
DDI
1. FDD
DI обеспеечивает высокоско
в
оростную
ю связь меежду сетями различ
чных тип
пов
и может
м
при
именятьсяя в сетях городског
г
го масштааба.
2. Исп
пользуетсся для сооединенияя больши
их или ми
ини-комп
пьютеров в традиц
ционн
ных комп
пьютерных залах, обслужив
о
вая очень интенсивную пер
редачу фаайловв.
3. Выступает в качестве магистрральных сетей,
с
к которым
к
подключ
чаются ЛВ
ВС
П
ать все об
борудование фирм
мы к одн
ной
маллой произзводителььности. Подключа
ЛВС – не самое мудррое решен
ние. Это может
м
перрегрузитьь сеть, а сбой какоггобо компон
нента – осстановитьь работу всей
в
фирм
мы.
либ
4. Локкальные сети,
с
где нужна
н
вы
ысокая ско
орость пеередачи д
данных. Это
Э сети, сос
стооящие из инженерн
и
ных РС и компьюттеров, гдее ведется видеообр
работка, рар
боттают систтемы автоматизиррованного
о проекти
ирования,, управлеения прои
извод
дством.
5. Лю
юбое учрееждение, нуждающ
щееся в высокоск
в
оростной
й обработтке. Дажее в
офи
исах ком
ммерчески
их фирм производ
дство граафики илли мульти
имедиа для
д
преезентаций
й и другихх докумен
нтов нереедко вызы
ывает переегрузку сеети.
200
Глава 155. РАСШИ
ИРЕНИЕ
Е ЛОКАЛ
ЛЬНЫХ СЕТЕЙ
155.1. Прич
чины рассширения
я ЛВС и использууемые дл
ля этого устройств
у
ва
ЛВС им
Л
меют своойство перераста
п
ть началльные п
проекты. С ростоом
компаний расттут и ЛВС
С. Измен
нение про
офиля деятельностти или организац
о
ии
ы компан
нии могутт потребоовать пер
реконфигуурации сеети. Это становиттся
работы
очевид
дным, коггда:
¾ недоопустимо долго доккументы стоят в оч
череди наа сетевой принтер;;
¾ увеличилось время
в
зап
проса к БД
Д;
ия по защи
ите инфоррмации и т. д.
¾ измеенились трребовани
С
Сети
не могут
м
расш
ширятьсяя за счет простого
п
д
добавлен
ния рабочи
их станци
ий
и проккладки кабеля. Любая тополлогия или
и архитекттура имееет свои огграничения. Однако
О
сущ
ществуютт устройсства, кото
орые могуут:
¾
сегм
ментироввать ЛВС так, что каждый сегмент
с
сстанет сам
мостоятелльной ЛВ
ВС;
ъединять две
д ЛВС в одну;
¾
объ
¾
под
дключать ЛВС к дрругим сеттям для об
бъединен
ния их в ин
нтернет.
К таким устройств
у
вам относсятся: реп
питеры, моосты, марршрутизатторы, моссты-марршрутизааторы и шлюзы.
ш
1
15.2.
Репи
итеры
Это устроойства, которые
Э
к
п
принимаю
ют затухаающий си
игнал из одного
о
сеегмента сети, воссстанавли
ивают егоо и передают в слеедующий
й сегмент,, чем поввычи сигналлов межд
ду отдельн
ными узллами сети
и (рис. 125).
шают дальностть передач
дают весьь трафик в обоих направлеениях и рработают на физиччеРепитееры перед
ском уровне
у
моодели OS
SI. Это оззначает, что
ч кажды
ый сегмен
нт должен
н использзовать одинаковы
о
ые: форм
маты пакеетов, проттоколы и методы доступа. То есть, с
помощ
щью репи
итера мож
жно объед
динить в единую сеть два сегментаа Ethernett и
невозм
можно Ethhernet и Token
T
Ring.
Р 125. Подключ
Рис.
чение реп
питера в ЛВС
Л
201
Однако репитеры позволяют соединять два сегмента, которые используют различные физические среды передачи сигналов (кабель – оптика, кабель –
пара и т. д.). Некоторые многопортовые репитеры работают как многопортовые
концентраторы, соединяющие разные типы кабелей.
Применение репитеров оправдано в тех случаях, когда требуется преодолеть ограничение по длине сегмента или по количеству РС. Причем ни один из
сегментов сети не генерирует повышенного трафика, а стоимость ЛВС – главный фактор. Связано это с тем, что репитеры не выполняют функций: изоляции
и фильтрации.
Так, передавая из сегмента в сегмент каждый бит данных, они будут
передавать и искаженные пакеты, и пакеты, не предназначенные этому
сегменту. В результате проблемы одного сегмента скажутся и на других. Т.е.
применение репитеров не обеспечивает функцию изоляции сегментов.
Кроме того, репитеры будут распространять по сети все
широковещательные пакеты. И если устройство не отвечает на все пакеты или
пакеты постоянно пытаются достичь устройств, которые никогда не
отзываются, то производительность сети падает, т. е. репитеры не
осуществляют фильтрацию сигналов.
15.3. Мосты
Мост – это устройство комплексирования ЛВС. Эти устройства, как и
репитеры, могут
¾
увеличивать размер сети и количество РС в ней;
¾
соединять разнородные сетевые кабели.
Однако принципиальным их отличием является то, что они работают на
канальном уровне модели OSI, т. е. на более высоком, чем репитеры и
учитывают больше особенностей передаваемых данных, позволяя:
¾
восстанавливать форму сигналов, но делая это на уровне пакетов;
¾
соединять разнородные сегменты сети (например, Ethernet и
Token Ring) и переносить между ними пакеты;
¾
повысить производительность, эффективность, безопасность и
надежность сетей (что будет рассмотрено ниже).
15.3.1. Принципы работы мостов
Работа моста основана на принципе, согласно которому все узлы сети
имеют уникальные сетевые адреса, и мост передает пакеты исходя из адреса
узла назначения (рис. 126).
202
Рис. 126.. Примерр комплекксировани
Р
ия сегмен
нтов ЛВС
С с использованием
мостовв
У
Управляя
я доступом к сети, мост:
¾
слуушает весьь трафик;;
¾
прооверяет ад
дрес источ
чника и получател
п
ля пакета;;
¾
строит табли
ицу марш
шрутизаци
ии;
реса узла назначения.
¾
перредает паккеты на осснове адр
М
Мост
об
бладает некоторы
н
ым «интееллектом»», посколльку изу
учает, кууда
направвить данн
ные. Когд
да пакеты
ы передаю
ются череез мост, аадреса пеередатчикков
сохран
няются в памяти моста,
м
и наа их основе создаеется табли
ица маршр
рутизации.
В начале работы таблица
т
п
пуста.
Заатем, когд
да узлы п
передают пакеты, их
адресаа копирую
ются в тааблицу. Имея
И
эти данные, мост изуучает рассположен
ние
компьютеров в сегментаах сети.
П
Прослуш
ивая траф
фик всех сегменто
ов, и прин
нимая паккет, мост ищет адррес
передаатчика в таблице
т
м
маршрути
изации. Ессли адресс источни
ика не най
йден, он дод
бавляеет его в таблицу.
т
З
Затем
сраавнивает адрес поолучателяя с БД таб
блицы мааршрути
изации.
и адрес поолучателяя есть в таблице
т
и адресатт находиттся в одноом
¾ Если
сегмен
нте с истоочником, пакет оттбрасываеется. Эта фильтрац
ция уменььшает сеттевой тррафик и иззолирует сегменты
ы сети.
¾ Если
и адрес поолучателяя есть в таблице,
т
но адресат и исто
очник нахходятся в разныхх сегментаах, мост передает пакет чеерез соотвветствующ
щий портт в
ый сегмен
нт.
нужны
¾ Если
и адреса нет
н в таб
блице, паккет ретраанслируеттся во всее сегментты,
исклю
ючая тот, откуда
о
бы
ыл принятт.
К
Короче
г
говоря,
ессли мост знает о местополложении узла – ад
дресата, он
передаает пакет ему. В прротивном
м случае – транслиррует пакеет во все сегменты
с
.
203
Рассмотренный вариант соответствует наиболее простым, так называемым прозрачным мостам. В настоящее время находят применение мосты с алгоритмом остовного дерева, мосты с маршрутизацией от источника и др.
15.3.2. Назначение мостов
1. Мосты позволяют увеличить дальность охвата сети, работая в качестве повторителей. При этом допускается каскадное соединение ЛВС через
мосты. Причем эти ЛВС могут быть разнородны.
2. Использование мостов повышает производительность сети вследствие возможности ее сегментации. Т. к. мосты способны фильтровать пакеты
согласно некоторым критериям, то большая сеть делится на несколько сегментов, соединенных мостами. Два небольших сегмента будут работать быстрее,
чем один большой, т. к. трафик локализуется в пределах каждого сегмента.
3. Применение мостов повышает эффективность работы сети, т. к. для
каждой подсети (сегмента) можно использовать разные топологии и среды передачи, а затем их объединять мостами.
Так, например, если в отдельных отделах ПК соединены витыми парами,
то мостом эти подсети можно соединить с корпоративной ЛВС оптической магистралью. Т. к. витые пары стоят дешево, то это сэкономит средства, а в базовой магистрали (на которую приходится большая часть трафика) будет использована среда высокой пропускной способности.
4. Мосты позволяют увеличить безопасность (защиту) данных за счет
того, что их можно программировать на передачу только тех пакетов, которые
содержат адреса определенных отправителей и получателей. Это позволяет ограничить круг РС, способных посылать и принимать информацию из другой
подсети.
Например, в сети, обслуживающей бухучет можно поставить мост, который позволит принимать информацию лишь некоторым внешним станциям.
5. Мосты увеличивают надежность и отказоустойчивость сети. При
сегментировании сети отказ какой-либо подсети не приведет к остановке всех
других. Кроме этого, когда выходит из строя единственный файл-сервер, прекращает работу вся сеть. Если с помощью внутренних мостов связать два файлсервера, страхующих друг друга, то:
¾
возрастет отказоустойчивость сети;
¾
снизится уровень трафика.
204
Рис. 127. Использоование дввух удален
Р
нных мосстов
Р
Различаю
ют локалььные и уд
даленные мосты. Удаленны
ые мосты
ы использзуются в большихх сетях, когда
к
ее отдельные
о
е сегментты связывваются тел
лефонным
ми
(или иными)
и
кааналами связи.
с
О
Однако
если для соединени
с
ия двух кабельных
к
х сегменттов ЛВС использую
и
ют
толькоо один лоокальный мост, то в крупны
ых сетях приходит
п
тся испол
льзовать два
д
удален
нных мосста, подкллюченныхх через си
инхронны
ые модемы
ы к выдел
ленному как
налу связи
с
(рисс. 127).
1
15.4.
Мар
ршрутизааторы
Маршрут
М
тизатор – это усттройство для соеди
инения сеетей, использующ
щих
различ
чные архи
итектуры
ы и протоколы. Раб
ботая на сетевом уровне модели
м
OSI,
они моогут:
коммутировать и направляять пакеты
ы через неесколько сетей;
¾
и;
определяять наилучший путть для их передачи
¾
обходитьь медленн
ные и неи
исправныее каналы;
¾
отфильтрровывать широковвещательн
ные сообщ
щения;
¾
действоввать как барьер беззопасностти между сетями.
¾
М
Маршрут
тизатор в отличие от мостаа имеет сввой адресс и испол
льзуется как
к
промежуточный пункт назначени
н
ия.
15.4.1.. Принци
ип работы
ы маршр
рутизатор
ра
Работа мааршрутиззатора осн
Р
новываеттся на храанимой в его памятти таблиц
це.
Однакко эта таб
блица сущ
щественноо отличаеется от тааблиц мосстов тем, что она сос
держи
ит не адрееса узлов,, а адресаа сетей (р
рис. 128). Для каж
ждого про
отокола, иси
пользууемого в сети,
с
строоится свояя таблицаа, котораяя включаеет:
¾
все известны
ые адреса сетей;
ими сетям
ми;
¾
споособы связи с други
¾
возм
можные пути
п
марш
шрутизац
ции;
¾
стоимости передачи данных
д
по
о этим пуутям.
205
Маршруттизаторы, принимаая пакеты
М
ы, не проверяют адррес узла назначени
н
ия,
а выдееляют толлько адресс сети. Он
ни пропусскают паккет, если адрес сетти известеен,
передаавая его маршрути
м
изатору, который
к
обслужива
о
ает сеть н
назначени
ия.
Р 128. Пример соединени
Рис.
с
ия ЛВС с использоованием м
маршрути
изаторов
Восприни
В
имая только адресованныее сетевыее пакеты, они препятствую
ют
проникновению
ю в сеть некоррект
н
тных и ши
ироковещ
щательныхх пакетовв, уменьш
шая
с
тем саамым нагррузку на сеть.
М
Маршрут
тизатор может «пррослушиваать» сеть и опредеелять, каккие ее чассти
сильнеее загруж
жены. Он устанавлливает ко
оличествоо транзиттов между
у ЛВС. ИсИ
пользууя эту ин
нформаци
ию, марш
шрутизато
ор выбираает марш
шрут переедачи. Ессли
один перегруж
п
ен, он уккажет друугой. Испо
ользуютсся различн
ные алгор
ритмы мааршрути
изации:
¾ на осснове состояния каанала (в IPX);
¾ дисттанционноо-векторн
ные (в TCP/IP);
¾ открытый прротокол предпочттения крратчайшеего пути (OSPF и
TCP/IP
P), которы
ый вычиссляет маршрут с уч
четом колличества транзито
ов, скороссти
линии
и, трафикаа и стоимоости.
15.4.2.. Типы маршрути
м
изаторов и их отличие от мостов
м
Так же каак и мосты
Т
ы, маршррутизатор
ры бывают локальн
ными и уд
даленным
ми.
По тип
пу работы
ы выделяю
ют статич
ческие и динамиче
д
еские марш
шрутизатторы:
¾ стат
тические требуют, чтобы администр
а
ратор сетти вручну
ую создаввал
и конф
фигурировал табли
ицу марш
шрутизаци
ии, а также указал ккаждый маршрут;
м
206
¾ динаамическиее автоматтически определяю
о
ют маршрруты и по
оэтому трребуют минимальной настройки и конфигу
урации. Они
О
слож
жнее и до
ороже, т. к.
имают отд
дельное реешение по
п каждом
му пакету.
прини
О
Отличие
мостов и маршруттизаторовв в том, чтто:
у
и «видит» только адрес узлла;
¾ Мостт работаеет на каннальном уровне
распоззнавая егоо, передает в нужн
ный сегмент сети; не опред
делив адр
рес, перессылает воо все сегм
менты;
¾ Марш
шрутизаттор работтает на сетевом
с
у
уровне,
оопределяяя и то, что
ч
нужноо передатьь, и то, куда
к
нужн
но; т. е. он
о распозн
нает не только адр
рес (но уж
же
сети!),, но и тип
п протокоола; кромее этого мааршрутиззатор мож
жет установить адрреса друугих марш
шрутизаторов и решить, какие пакееты каки
им маршр
рутизаторам
переад
дресоватьь.
М
Мост
мож
жет распоознать толлько один
н путь меж
жду сетям
ми, а марш
шрутизаттор
из мноогих нахоодит лучш
ший. В наастоящее время сттали испоользоватьсся мосты
ы–
маршррутизатооры – усттройства,, которыее соедини
или в себ
бе лучши
ие свойсттва
мостовв и марш
шрутизатооров: для одних пр
ротоколоов они действуют как мостты;
для дрругих – каак маршруутизаторы
ы.
15.5. Шлюзы
Ш
вают связь между
Ш
Шлюзы
– это устрройства, которые
к
обеспечи
о
у различн
ными арххитектураами и среедами. Главное их назначен
ние – осущ
ществить связь меежду ПК
К и средой
й мини-коомпьютерров или меейнфрейм
мов (рис. 129).
О
Обычно
р
роль
шлю
юзов в ЛВ
ВС выпол
лняют вы
ыделенны
ые сервераа, а все осо
тальны
ые рабочи
ие станци
ии ЛВС работают
р
с мейнфрреймом ттакже про
осто, как со
своими
и ресурсаами.
Р 129. Связь ЛВ
Рис.
ВС с круп
пной ЭВМ
М через шлюз
Шлюз свяязывает две
Ш
д систем
мы, котор
рые исполльзуют раазные:
¾ коммууникацион
нные проттоколы;
¾ структтуры и фоорматы даанных;
¾ языки и архитекктуры.
207
Шлюзы принимаю
Ш
п
ют данные из одно
ой среды,, удаляютт протоко
ольный сттек
и перееупаковы
ывают их в протоккольный стек сисстемы наззначения (рис. 130).
Обраб
батывая даанные, шллюз выпоолняет слеедующиее операции
и:
Рис. 130. Работа шлюза
Р
ш
их пакетоов, пропууская их снизу
с
ввеерх
1) извлеекает данные из прриходящи
через полный
п
с
стек
протооколов пеередающеей среды;
2 зановво упаковвывает поолученны
2)
ые данныее, пропусская их сверху
с
вн
низ
через стек
с
проттоколов сеети назнаачения.
Глава 166. УДАЛЕ
ЕННЫЙ ДОСТУП
П К РЕСУРСАМ СЕТЕЙ
16.1. Модемы
М
К
Когда
ком
мпьютеры
ы находяттся далекко друг от друга и их нево
озможно сос
единитть сетевы
ым кабелеем, то встаает задачаа обеспеч
чения удааленного доступа.
д
Д
До
сих поор для уд
даленной связи ПК
К с ЛВС или
и ЛВС
С с осталььным мир
ром исполльзуютсяя в основвном не доорогостояящие циф
фровые кааналы свяязи, а обы
ычные теллефонны
ые линии, которые служат для
д передаачи аналооговых си
игналов.
М
Модем
(М
МОдулятор – ДЕМ
Модулято
ор) – это устройсттво связи,, позволяющее коомпьютерру передаавать данн
ные по об
бычной теелефонноой линии. Он выпоолняет модуляци
м
ю аналоггового сигнала тел
лефонной
й линии в соответсствии с поп
ступаю
ющими отт компью
ютера циф
фровыми данными. При при
иеме сооб
бщений мом
дем прреобразуеет аналогоовые сигн
налы в ци
ифровые (рис.
(
131).
Рис. 131. Работа модемов
Р
м
М
Модем
– оборудоование длля передаачи данны
ых – имееет два сттандартны
ых
физических инттерфейса:
й интерфеейс перед
дачи данн
ных (RS–2232);
1. последоввательный
йс с телеф
фонной ли
инией RJ–
–11 (четы
ырехконтаактный раазъем).
2. интерфей
208
Существууют внут
С
тренние и внешниее модемы
ы. Внутрен
нние устаанавливаю
ют
в слотты расширрения сисстемной платы,
п
вн
нешние вы
ыполняюттся в виде отдельн
ного блоока.
О
Основной
й характееристикой
й модема являетсяя его прои
изводител
льность, изи
меряем
мая количеством битов, пеереданны
ых за 1 сеекунду. И
Изначальн
но скороссть
модем
ма измеряллась в бодах (1 бод = 1 битт/с). Однаако бод исспользуеттся в техн
нике свяязи и относится к частоте изменени
ий аналоггового си
игнала, пеереносящ
щей
биты данных
д
поо телефон
нной лини
ии.
В 80-х гоодах скоррость бодов равнял
лась скоррости перредачи мо
одемов (3300
бод бы
ыло эквиввалентно 300 бит//с). Затем инженерры связи разработаали метод
ды
сжатияя и коди
ирования данных. В резулььтате каж
ждая мод
дуляция аналогово
а
ого
сигналла могла переноси
ить больш
ше одного
о бита информации
и. Это оззначает, что
ч
скороссть в битт/с больш
ше скоростти в бод.. Так мод
дем со сккоростью модуляции
28800 бод можеет в дейсттвительноости переедать до 115200 би
ит/с.
М
Междуна
ародные стандарты
с
ы, опредееляющие скорость модема, использууемые методы
м
к
кодирован
ния и сж
жатия, опр
ределяютт совместтимость модемов
м
от
разныхх произвоодителей (табл. 10).
Таблица 10
Стандарт модемовв
С
V. 322bis
V.334
V.442
V.42bis / MNP5
Скоорость пеередачи
14400 би
ит/с
28800 би
ит/с
57600би
ит/с
276600 – 7580
00 бит/с
Функци
ии
Передач
ча
Передач
ча
Кон
нтроль ош
шибки
Сжатиее
16.2. Типы
Т
мод
демов
В различ
чных лини
иях перед
дачи данн
ных испоользуютсяя различн
ные метод
ды
передаачи: асинхронные и синхроонные. Ти
ип модемаа зависитт от метод
да передаачи
и назн
начения сеети.
16.2.1.. Асинхроонные моодемы
Стандарттные телеефонные линии нааиболее часто
С
ч
исп
пользуютт асинхроонную связь,
с
при
и которой
й данные передаю
ются послледователььным поттоком (ри
ис.
132).
Р 132. Асинхронная переедача (последоватеельный поток) дан
Рис.
нных
209
При старт-стопной передаче отсутствует синхронизация между приемником и передатчиком. Передающий модем просто шлет данные, а принимающий
– принимает, а затем проверяет, что они приняты без ошибок. Для обнаружения
ошибок выделяется дополнительный бит – бит четности. Если информационные биты имеют нечетное число «1», то в бит четности заносится «1», если
четное – «0». При приеме осуществляется контроль четности. Если в процессе
передачи произошло искажение какого-либо разряда («1» → «0» или «0» →
«1»), то будет получено нечетное количество «1» и обнаружена ошибка.
Стандарт модемов V.32 не предусматривает аппаратного контроля ошибок, и он возлагается на специальное программное обеспечение, работающее с
модемом. Модемы V.42 используют аппаратную коррекцию ошибок (и поддерживают MNP4). Недостатком асинхронной связи является то, что ≈ 25 %
трафика данных состоит из управляющей и контролирующей информации.
Сжатие уменьшает время, необходимое для передачи данных (за счет
удаления избыточных элементов или пустых участков). Наиболее распространенными стандартами сжатия являются V.42bis и MNP5 (Microsoft Network Protocol class 5). Различные стандарты определяют различные аспекты работы модема. Поэтому один и тот же модем, чтобы увеличить производительность,
иногда использует комбинацию протоколов передачи данных и контроля ошибок.
Например, при использовании модемов на асинхронном аналоговом канале связи между ЛВС хорошие результаты может дать следующая комбинация: V.32bis – передача; V.42 – контроль ошибок; V.42bis – сжатие. Однако необходимо, чтобы модемы на обеих сторонах поддерживали одни и те же протоколы. Асинхронные или последовательные модемы дешевле синхронных, поскольку не нуждаются в схемах и компонентах для управления синхронизацией.
16.2.2. Синхронные модемы
Синхронная связь основана на согласованной работе двух устройств. Ее
цель – выделить биты из группы при передаче их блоками. Эти блоки называют
кадрами. Для установки синхронизации и периодической проверки ее правильности используются специальные символы.
Поскольку биты передаются в синхронном режиме, стартовые и стоповые
биты не нужны (рис. 133). Передача завершается в конце одного кадра и начинается вновь на следующем кадре. Этот метод более эффективнее, чем асин-
210
хронная передаача, т. к. доля перредаваемо
ой полезн
ной инфоормации может прренной переедаче не б
более 75 – 80 %).
вышатть 95 % (вв то времяя как при асинхрон
Р 133. Синхрон
Рис.
нная перед
дача данн
ных
В случае обнаруж
жения ош
шибки син
нхронная схема рааспознаваания и кооррекции
и ошибокк просто повторяет
п
т передачу
у кадра. Синхронн
С
ные прото
околы:
¾
разб
бивают данные наа блоки;
¾
доб
бавляют управляющ
у
щую инф
формацию
ю;
¾
устанавливают соединение;
д
наа наличиее ошибок.
¾
прооверяют данные
О
Основные
е протокоолы синххронной связи:
с
SD
DLC – проотокол си
инхронноого
управлления кан
налом (Syynchronouus Data Lin
nk Controol); HDLS – высоко
оуровневы
ый
протоккол управвления каналом (High Datta Link Control);
C
B
BISYNC – протоккол
двоичн
ной синхрронной сввязи (Binaary Synch
hronous Coommunicaation proto
ocol).
С
Синхронн
ная связь использууется праактически
и во всех цифровы
ых систем
мах
связи. Если дляя соединеения удалленных ПК
П исполььзуются ц
цифровыее линии, то
м
Следует отм
метить, чтто из-за выв
необхоодимо усттанавливаать синхрронный модем.
сокой стоимостти и слож
жности синхронны
с
ые модем
мы для доомашних
х условий
й и
С, как праавило, не предлагааются.
неболььших ЛВС
16.3. Линии
Л
св
вязи, испоользуемы
ые модем
мами
Связь с помощью модемов всегда оссуществляяется по ккакой-либ
С
бо коммууникаци
ионной ли
инии. Исп
пользован
ние той или
и иной линии
л
опрределяетсся такими
и
факторрами, какк:
¾
проопускная способно
с
ость;
¾
расстояние;
¾
стоимость.
С
Существу
ует два ти
ипа телеф
фонных ли
иний, по которым
к
может оссуществлятьсяя модемнаая связь: каналы
к
об
бщедосту
упной ком
ммутируемой телеф
фонной сети (ком
ммутируеемые линии), аренд
дуемые (ввыделенн
ные) лини
ии.
К
Коммути
ируемые – это обы
ычные теелефонны
ые линии. Они треебуют усттановлен
ния соеди
инения длля каждогго сеанса связи. Медленны
М
и не очен
нь надежн
ны
при пеередаче данных.
д
(
(Диапазон
н частот от 0,3 – 3,4 кГц, несущая – 1,8 кГц
ц).
211
Однако некоторые компании используют их для передачи файлов или обновления БД, ежедневно на некоторое время устанавливая связь. Это практически
единственные линии для связи с фирмами сотрудников из дома, поездок или
командировок.
Телефонные компании постоянно улучшают качество предоставляемых
коммутируемых товаров. На некоторых цифровых линиях достигается скорость
до 56 Кбит/с (при использовании стандартов V.90). Однако на длинных каналах, например, между странами, качество каналов может резко изменяться от
сеанса к сеансу.
Арендуемые линии обеспечивают круглосуточно связь, при которой чтобы установить соединение, последовательность коммутаторов не нужна. Качество выделенных линий обычно выше, чем телефонных, которые были созданы
только для передачи речи. Типичный диапазон скоростей – от 56 Кбит/с до 45
Мбит/с. Являясь более надежными и быстродействующими, арендуемые линии
дороже, т. к. коммуникационная компания выделяет ресурсы этому каналу вне
зависимости от того, используется линия или нет. Поставщики коммуникационных услуг предлагают линии различных типов и качества (табл. 11).
Таблица 11
Тип
Тип
Передача
Передача
линии
линии
Речи
6
Речи и данных по магистралям
1
Речи с контролем качества
7
Речи и данных по частным линиям
2
Речи/радио с подавлением по8
Речи и данных по магистралям
3
4
5
мех
Данных со скоростью до 1200
бит/с
Данных (основной тип)
9
между компьютерами
Речи и видео
10
Ретрансляция приложений
16.4. Методы удаленного доступа
Если связи между локальными сетями стоятся соединением локальных
сетей с помощью транспортных функций некоторой глобальной сети, то для
организации удаленного доступа могут использоваться различные схемы и
продукты. Продукты удаленного доступа могут существенно отличаться реализованными в них функциями, а значит, и возможностями решения конкретной
практической задачи.
212
16.4.1.. Схемы доступа
д
Удаленны
У
ый доступ - оченьь широко
ое поняти
ие, которрое включ
чает в сеебя
различ
чные типы и вари
ианты взааимодейсттвия ком
мпьютеровв, сетей и прилож
жений. Для
Д удалленного доступа
д
х
характерн
на несимм
метричноссть взаим
модействи
ия,
когда с одной стороны
ы, имеетсяя централ
льная круупная сетть или цеентральны
ый
компьютер, а с другой - отдельн
ный удал
ленный теерминал, компьюттер или нен
больш
шая сеть, которые хотят поолучить доступ
д
к информационным
м ресурсам
центраальной сеети. Соврременныее средства удаленного доступа расссчитаны на
поддерржку большого количества удаленны
ых клиенттов.
Т
Типы
взааимодейсствующи
их систем
м
Н
Ниже
на рис.
р 134 приведены
п
ы основн
ные схемы
ы удаленн
ного досту
упа, отли-чающи
иеся типоом взаимоодействую
ющих сисстем:
ƒ
терминал - терминал
т
- (1)
ƒ
ком
мпьютер - компьюттер - (2)
ƒ
ком
мпьютер - сеть - (3))
ƒ
сетьь - сеть - (4)
Рис. 134. Общая сххема удалленного доступа
Р
д
П
Первые
т
три
вида удаленноого досту
упа объед
диняют п
понятием индивид
дуальногго доступ
па, а схемы доступ
па сеть-сетть иногдаа делят наа два классса - ROB
BO
и SOH
HO. Классс ROBO (Regionaal Office/B
Branch Office)
O
сооответству
ует случааю
подклю
ючения к централььной сети
и сетей ср
редних раазмеров - сетей реггиональны
ых
подраззделений предпри
иятия, а классу
к
SO
OHO (Small Officee/Home Office)
O
сооответстввует случаай удален
нного досступа сетеей неболььших офи
исов и домашних сес
тей.
213
16.4.2. Доступ компьютер-сеть
В связи с широким распространением на предприятиях локальных сетей
наиболее часто встречающийся вид удаленного доступа – это доступ не к отдельному компьютеру, а к сети в целом. Для этой цели в центральной сети
предприятия устанавливается специальная система – сервер удаленного доступа (Remote Access Server, RAS), который выполняет большой спектр функций по
обслуживанию многочисленных удаленных клиентов.
Сервер удаленного доступа обслуживает не локальных, а удаленных
пользователей, предоставляя им доступ к ресурсам локальной сети – файлам,
принтерам и т.п. – извне. Сервер удаленного доступа поддерживает режим dialin, который позволяет пользователю, работающему на удаленном компьютере,
устанавливать связь с локальной сетью по его инициативе. Удаленный доступ
это эффективный способ разделения ресурсов централизованных серверов между удаленными клиентами.
Часто коммуникационный сервер и сервер удаленного доступа являются
одним и тем же продуктом, выполненным либо в качестве дополнительного
программного обеспечения в среде какой-либо популярной ОС, либо в качестве
отдельного устройства. Название "сервер удаленного доступа" обычно закрепляют именно за таким комбинированным продуктом. Примерами программных
серверов удаленного доступа являются сервер Microsoft RAS, работающий в
составе ОС Windows, и сервер NetWare Connect, работающий в среде ОС
NetWare.
16.4.3. Удаленный доступ через промежуточную сеть
Общая схема двухступенчатого доступа
Раньше удаленный международный или междугородный доступ отдельных пользователей реализовывался по схеме, основанной на международной
или междугородной телефонной связи. Публичные территориальные сети с
коммутацией пакетов не были так распространены, чтобы, находясь в любом
городе, посланный в командировку сотрудник мог получить доступ к этой сети,
а через нее – к маршрутизатору или серверу удаленного доступа своего предприятия.
Однако сегодня очень часто служба международной сети с коммутацией
пакетов имеется во многих городах, и чаще всего это служба Интернета. Поэтому стала возможной двухступенчатая связь удаленного пользователя со своей корпоративной сетью – сначала выполняется доступ по городской телефон-
214
ной сеети к меестному поставщи
п
ику услугг Интернеета, а заттем черезз Интерн
нет
пользоователь сооединяетсся со своеей корпор
ративной сетью.
Рис. 135. Подключение уд
Р
даленных пользоваателей черрез пром
межуточнуую
публич
чную сеть с коммуутацией пакетов
п
В
Выгода
о Интерн
от
нета в кач
честве про
омежуточ
чного тран
нспорта оказывает
о
тся
особен
нно ощуттимой, так как рассценки по
оставщикков услуг Интернеета намноого
ниже, чем расц
ценки посставщиковв услуг сеетей Х.255. Это обсстоятельсство являеется не последнеей причи
иной бурн
ного расп
пространеения техн
нологии intranet,
i
и
используующей трранспортн
ные и инф
формацио
онные слуужбы Ин
нтернета для
д внутррикорпорративныхх нужд.
П
Промежу
уточная теелефоннаая сеть деелает досттуп черезз Интернет к корп
поративн
ной сети весьма медленным
м
м. В посл
леднее врремя появилось нессколько рер
шений
й, позволляющих пользоват
п
телю получить доостаточноо быстрый
й доступ
п к
Интернету череез сущесттвующие инфрастр
руктуры абонентск
а
ких оконч
чаний теллефонны
ых сетей и сетей каабельногоо телевидеения.
16.4.4.. Технолоогии хDS
SL
Сегодня многие поставщи
С
п
ики услугг и операаторы свяязи начал
ли активвно
внедряять разли
ичные варрианты ци
ифровых абонентск
а
ких лини
ий (DSL). Набольш
шее
внимаание спец
циалистовв привлеккла техно
ология аси
имметриччной циф
фровой аб
бонентсккой лини
ии (Asymm
metric Diigital Sub
bscriber Line,
L
ADS
SL), но помимо
п
н
нее
пользоователям предлож
жены такж
же служб
бы симмеетричной цифрово
ой абонен
нтской линии
л
(S
SDSL), ци
ифровой абонентсской лини
ии с перременной скоростьью
215
(Rate Adaptive DSL, RA
ADSL) и сверхбы
ыстрой ци
ифровой абонентсской линии
(Very high-spee
h
d DSL, VDSL).
V
П
Перечисл
ленные теехнологии
и рассчиттаны на высокосккоростную
ю передаачу
данны
ых на короотком отррезке виттой пары, соединяю
ющей абоонента с ближайш
б
шей
телефоонной АТ
ТС, то естть на решеение проб
блемы "пооследней
й мили", отделяющ
о
щей
потреб
бителя отт поставщ
щика услугг. В то вр
ремя как обычные
о
модемы рассчитан
р
ны
на раб
боту с поллосой проопусканияя в 3100 Гц
Г через сеть с произвольным колич
чеством коммутатторов, моодемы xD
DSL могутт получитть в свое распоряж
жение поллосу поррядка 1 МГц
М – этаа величин
на зависи
ит от длин
ны кабеляя до АТС
С и сечен
ния
исполььзуемых проводовв. Отличи
ия услови
ий работы
ы модемов xDSL от
о обычны
ых
модем
мов показааны на ри
ис. 136 ни
иже на при
имере AD
DSL-модеемов.
Р 136. Отличия условий работы ADSL-мод
Рис.
A
демов от обычных
х модемовв
ADSL-моодемы, поодключаеемые к об
A
боим кон
нцам корооткой ли
инии меж
жду
абонен
нтом и АТ
ТС, образзуют три канала: быстрый
б
к
канал
перредачи данных из сес
ти в коомпьютерр, менее быстрый
б
дуплексн
ный каналл передаччи данных
х из комп
пьютера в сеть и простой канал
к
теллефонной связи, поо котором
му передааются обы
ычные теелефонны
ые разговооры. На дальнем
д
конце
к
абоонентского окончан
ния долж
жен
располлагаться так
т назывваемый мультипле
м
ексор досступа AD
DSL – DSLAM. Эттот
мульти
иплексор выделяеет подканалы из об
бщего канала и оттправляетт голосоввой
подкан
нал в 31000 Гц на АТС,
А
а вы
ысокоскор
ростные каналы
к
даанных нап
правляет на
маршррутизаторр, который
й должен находитсся рядом с ADSLA
AM.
О
Одно
из главных
г
преимущ
ществ техн
нологии ADSL
A
по сравнени
ию с аналлоговым
ми модемаами и проотоколами
и ISDN и HDSL – то, что пооддержкаа голоса нин
как нее отражаеттся на парраллельноой передааче данны
ых по двуум быстры
ым каналаам.
216
Широккое распрространен
ние техноологий xD
DSL долж
жно сопрровождатьься некотторой пеерестройккой работты поставвщиков услуг
у
Инттернета и поставщ
щиков усллуг
телефоонных сеттей, так как
к их обоорудовани
ие теперьь должно рработать совместн
но.
16.5. Совместн
С
ное испол
льзование модемо
ов
на
Посколькку очень немноги
П
ие пользо
ователи загружаю
з
ют свои модемы
м
100 %,
% то, какк с технич
ческой, так
т и с эккономичееской точчки зрени
ия, выгод
дно
объеди
инить мод
демы, раб
ботающиее в ЛВС предприя
п
ятия, в грууппы для коллекти
ивного использов
и
вания (рисс. 137).
К
Кроме
тоого, многи
ие удален
нные офисы являю
ются отделлениями банков или
и
фирм, их отделлами проодаж. Есттественно
о, их сотррудники должны иметь воозываться со
с штаб-квартиро
ой. В общ
щем объеме удалеенной свяязи
можноость связы
больш
шая часть приходиттся на кон
нтакты со
отрудникоов с офиссами из до
ома или кок
манди
ировок. Чттобы обесспечить этти потреб
бности, трребуется:
¾ комм
муникаци
ионный сеервер;
¾ многгопортовы
ый адаптер – платта, подкллючаемаяя к системной ши
ине
серверра, обеспеечивающаая несколлько выходных посследоватеельных по
ортов;
¾ модеемный пуул – групп
па модем
мов, кажды
ый из котторых под
дключаеттся
к соответствую
ющему посследоватеельному порту
п
мноогопортоввого адап
птера;
¾ допоолнительн
ное серверрное и кл
лиентскоее ПО.
Рис. 137. Совместн
Р
ное исполльзованиее модемовв
П выбооре архиттектуры построени
При
п
ия таких систем
с
ип
поддержи
ивающих их
ПО нееобходимоо обратитть вниман
ние на воззможностть:
¾ поддержк
п
ки Window
ws и конф
фигураци
ии Window
ws/NetWaare;
¾ интеграци
и
ии средсттв защиты
ы сервераа и аутенф
фикации в среде пр
редприяти
ия;
¾ способно
с
ость отсеи
ивания поользовател
лей на уровне порттов;
¾ возможно
в
ость подрробной реегистраци
ии статисстической
й информ
мации и выв
п
полняемы
ых операц
ций.
217
БИБЛИОГРАФИЧЕСКИЙ СПИСОК
1. Гук, М. Аппаратные интерфейсы ПК [Текст] / М. Гук. – СПб. : Питер,
2002. – 528 с.
2. Гук, М. Аппаратные средства локальных сетей. Энциклопедия [Текст] /
М. Гук. – СПб. : Питер, 2000. – 572 с.
3. Гук, М. Процессоры intel от 8086 до Pentium 2. Архитектура, интерфейс,
программирование [Текст] / М. Гук. – СПб. : Питер, 1997. – 222 с.
4. Гук, М. Процессоры Pentium 2, Pentium Pro и просто Pentium.
Архитектура, интерфейс, программирование [Текст] / М. Гук. – СПб. : Питер,
1999. – 288 с.
5.Егунов, В. А. Системы памяти [Текст] : учеб. пособие /
В. А. Егунов. – ВолгГТУ, 2000. – 66 с.
6. Каган, Б. М. Электронные вычислительные машины и системы [Текст] /
Б. М. Каган.– М. : Энергоатомиздат, 1991. – 258 с.
7. Корнеев, В. В. Современные микропроцессоры [Текст] / В. В. Корнеев,
А. В. Киселев. – М. : Нолидж, 2000. – 320 с.
8. Корнеев, В. В. Параллельные вычислительные системы [Текст] /
В. В. Корнеев. – М. : Нолидж, 1999. – 320 с.
9. Мелехин, В. Ф. Вычислительные машины, системы и сети [Текст] : учеб. /
В. Ф. Мелехин, Е. Г. Павловский. – 2-е изд., стер. – М. : Академия, 2007. –
560 с.
10.
Нортон, П. Внутренний мир персональных компьютеров.
Избранное от Питера Нортона [Текст] / П. Нортон, Д. Гудман ; пер. с англ. –
8-е изд. – К. : ДиаСофт, 1999. – 584 с.
11.
Пятибратов,
А.
Вычислительные
системы,
сети
и
телекоммуникации [Текст] / А. Пятибратов. – М. : Финансы и статистика, 2002.
– 365 с.
12.
Столингс,
У.
Структурная
организация
и
архитектура
компьютерных систем [Текст] / У. Столингс. – 5-е изд. – М. : Вильямс, 2002. –
896 с.
13.
Таненбаум, Э. С. Архитектура компьютера [Текст] /
Э. С. Таненбаум. – 4-е изд. – СПб. : Питер-пресс, 2002. – 704 с.
14.
Фролов, А. В. Аппаратное обеспечение персонального компьютера
[Текст] / А. В.Фролов, Г. В. Фролов. – М. : Диалог – Мифи, 1997. – 304 с.
15.
Хамахер, К. Организация ЭВМ [Текст] / К. Хамахер, З. Вранешич,
218
С. Заки. – 5-е изд. – СПб. : Питер, 2003. – 848 с.
16.
Хорошевский, В. Г. Архитектура вычислительных систем [Текст] :
учеб. пособие / В. Г. Хорошевский. – Изд. 2-е, перераб. и доп. –
М. : МГТУ им. Н.Э. Баумана, 2008. – 520 с.
17.
Цилькер, Б. Я. Организация ЭВМ и систем [Текст] : учеб. /
Б. Я. Цильгер, С. А. Орлов. – СПб. : Питер, 2004. – 668 с.
219
Учебное издание
Юдина Надежда Юрьевна
ВЫЧИСЛИТЕЛЬНЫЕ МАШИНЫ, СИСТЕМЫ И СЕТИ
Учебное пособие
Редактор А.С. Люлина
Подписано в печать 20.01.2015. Формат 60х90/16.
Усл. печ. л. 13,75. Уч.-изд. л. 14,0. Тираж 180 экз. Заказ
ФГБОУ ВПО «Воронежская государственная лесотехническая академия»
РИО ФГБОУ ВПО «ВГЛТА». 394087, г. Воронеж, ул. Тимирязева, 8
Отпечатано в УОП ФГБОУ ВПО «ВГЛТА»
394087, г. Воронеж, ул. Докучаева, 10
Документ
Категория
Без категории
Просмотров
364
Размер файла
11 369 Кб
Теги
система, сети, вычислительной, учебно, пособие, машина, юдина
1/--страниц
Пожаловаться на содержимое документа