close

Вход

Забыли?

вход по аккаунту

?

МОЙ

код для вставкиСкачать
Министерство образования и науки Украины
Севастопольский национальный технический университет
Кафедра ИС
ПОЯСНИТЕЛЬНАЯ ЗАПИСКА
к курсовому проекту по дисциплине
"Архитектура компьютеров"
Выполнила:
ст. гр.И-33д
Аджигельдиева Н.И.
Проверил:
Овчинников А.Л.
Севастополь
2012
ВВЕДЕНИЕ
В современной вычислительной и измерительной технике часто возникает ситуация необходимости гибкого интеллектуального контроля. Вызывается это изменениями параметров работы при невозможности или дороговизне постоянной замены оборудования. Для реализации гибких алгоритмов управления применяются модули на основе микропроцессоров и микроконтроллеров. Современная промышленность предлагает достаточно широкий спектр вспомогательных и периферийных устройств, выполненных в виде отдельных интегральных схем (обычно это БИС или СБИС) или уже готовых модулей. Аппаратно реализуются только необходимые цепи ввода, вывода, управления и контроля, а сами алгоритмы выполняются в виде программ, написанных в машинных кодах. Несмотря на различную мнемонику команд, принцип программирования остается одним и тем же. Таким образом, достаточно освоить процедуры организации циклов работы одного из комплектов, чтобы иметь представление о процессе программирования микромодулей в целом.
Микропроцессорный модуль (МП-модуль) является завершенной конструктивной единицей, состоящей из одного или нескольких микропроцессоров, оперативной памяти, программируемых контроллеров прерывания и прямого доступа в память и ряда портов ввода/вывода. При необходимости они дополняются другими специализированными контроллерами и функциональными узлами. Микропроцессорные модули являются основой системных блоков персональных и специализированных ЭВМ, используются для управления в периферийном оборудовании (принтерах, плоттерах, сканерах и клавиатурах). МП-модули также широко применяются в различных измерительных приборах и системах, устройствах управления и автоматики и сложных бытовых приборах. К наиболее распространенным комплектам относятся микросхемы серий 580, 1810 - микропроцессорные комплекты. Их электрическая совместимость позволяет конструировать схемы, не замыкаясь на микросхемах одной серии, что значительно облегчает процесс разработки модулей.
1 Постановка задачи
В данном курсовом проекте необходимо разработать микропроцессорный модуль с разрядностью линий данных 8 бит. Разрабатываемый модуль должен состоять из ОЗУ емкостью 32К, спроектированной на микросхемах динамической памяти. ПЗУ емкостью 8К. Согласно варианту задания в качестве устройств ввода информации должен использоваться стык С2, а вывода - стык С3. Для правильного функционирования отдельных элементов схемы необходимо проанализировать работу модуля с помощью временных диаграмм. Результаты этого анализа используются при разработке программного обеспечения для проектируемого изделия. Временные диаграммы сигналов модуля строятся для всех режимов работы: запись/чтение памяти. В процессе выполнения курсового проекта необходимы системные подпрограммы, обеспечивающие управление модулем. В состав этих программ входят: программа инициализации программируемых БИС и начальной установки функциональных узлов; программа самоконтроля (тестирования) отдельных блоков схемы и всего модуля в целом; программа формирования сигналов обмена с устройствами ввода/вывода.
2 Обоснование структурной схемы системы
В основе разрабатываемого модуля должен лежать микропроцессор (ЦП). Он вырабатывает сигналы, необходимые для работы остальных устройств, входящих в состав модуля, и получает данные от этих устройств.
Для обеспечения синхронизации работы микропроцессора необходим генератор тактовых импульсов (ГТИ), совместимый с выбранным МП.
Микропроцессорный модуль должен включать ПЗУ для хранения программ самоконтроля и проверки правильности функционирования модуля и ОЗУ, представленное для хранения переменной информации.
Для передачи информации об адресуемой ячейке и соответствующего выбора блока, к которому происходит обращение необходимо использовать шину адреса (ША).
Для передачи данных между ЦП и блоками необходимо использовать шину данных (ШД).
Для передачи управляющих сигналов от процессора к другим блокам и сигнала готовности от памяти и внешних устройств необходимо использовать шину управления (ШУ)
На рисунке 2.1 приведена структурная схема микропроцессорного модуля. Микропроцессорный модуль разработан на базе КР580.
Связь между устройствами системы осуществляется с помощью 8-разрядного канала адресов, данных и состояний МП КР580ВМ80А. Подключение запоминающих устройств и устройства ввода/вывода непосредственно к каналу практически используется редко из-за возникновения искажений адресов и малой нагрузочной способности микропроцессора. Для обеспечения стабильного адреса в процессе цикла работы канала обычно используют шинные формирователи К580ВА86. Повышение нагрузочной способности шины данных производится с помощью системного контроллера К580ВК28.
Ввод информации осуществляется через стык С2, управлением обмена по которому осуществляет микросхема КР580ВВ51. Вывод информации осуществляется через стык С3, который в свою очередь управляется микросхемой КР580ВВ55.
Рисунок 2.1 - Структурная схема системы
ГТИ - Генератор тактовых импульсов;
ЦП - Центральный процессор;
ШФ - Шинный формирователь;
СК - Системный контроллер;
С2 - Стык С2; С3 - Стык С3; ША - Шина адреса;
ШУ - Шина управления;
ШД - Шина данных.
3 Функциональная схема микропроцессорного модуля
Микропроцессорный модуль АИС представляет собой совокупность блоков, реализующих различные функции. Для объединения блоков используется магистральный способ обмена информацией. Объединение блоков осуществляется посредством системы шин:
- шина данных, по которой осуществляется обмен информацией между блоками микро-ЭВМ;
- шина адреса, используемая для передачи адресов при обращении к различным устройствам микро-ЭВМ;
- шина управления - для передачи управляющих сигналов.
Функциональная схема разработанного модуля представлена на рисунке 3.1
Модуль содержит следующие функциональные блоки:
ГТИ-генератор прямоугольных импульсов используется для формирования тактовых импульсов, обеспечивающих работу микропроцессорной системы;
МП-микропроцессор применяется в качестве центрального процессора в устройствах обработки данных и управления;
ФШУ - формирователь шины управляющих сигналов; ФША-формирователь шины адреса, в качестве которого используются буферные регистры;
ФШД- формирователь шины данных, в качестве которого используются шинные формирователи;
КДП-контроллер динамической памяти используется в качестве устройства управления ОЗУ, осуществляющего выбор нужного банка памяти и регенерацию микросхем динамического ОЗУ;
ОЗУ - используется для хранения информации, которая принимается из устройства ввода, векторов прерываний, содержимого стека и промежуточных данных, вырабатываемых в процессе функционирования модуля. Данные, содержащиеся в ОЗУ, могут читаться микропроцессором и обрабатываться в соответствии с задачей;
ПЗУ - обеспечивает хранение подпрограмм, выполняющих начальную загрузку модуля, его проверку, проверку устройств ввода-вывода и дальнейшую координацию работы системы;
Посл.интерфейс- последовательный интерфейс используется для согласования с входом С2 ГОСТ 18145-81;
- стык С2 предназначен для приема данных от внешнего устройства в последовательном коде;
Парал.интерфейс -параллельный интерфейс используется для согласования с входом С3 ГОСТ 18146-72;
- стык С3 предназначен для передачи данных внешнему устройству в параллельном коде;
БР - буферный регистр, защелкивает значение выхода ОЗУ при чтении;
ДШВУ - дешифратор внешнего устройства, обеспечивает выбор микросхемы параллельного либо последовательного интерфейсов;
ДШП - дешифратор памяти, обеспечивает выбор микросхемы памяти.
Ввод Вывод
Рисунок 3.1 - Функциональная схема микропроцессорного модуля
4 Распределение памяти
Согласно заданию, объем памяти, выделяемой для динамического ОЗУ, составляет 32 Кбайта, а ПЗУ - 8Кбайт. В микропроцессорных модулях, построенных на основе микропроцессора КР580ВМ80, адресное пространство занимает 64Кбайт. Причем, ПЗУ располагается в ячейках памяти с младшими адресами, а ОЗУ - со старшими адресами. АдресаТип памятиДесятичная записьШестнадцатеричная запись0000-81910000h-1FFFh
ПЗУ8192-409602000h-9FFFhОЗУ
Адреса портов ввода (С2):
3010h - порт данных;
3011h - регистр управляющего слова.
Адреса портов вывода (С3):
4020h - порт А;
4021h - порт В;
4022h - порт С;
4023h - регистр управляющего слова.
5 Выбор элементной базы
Для реализации заданного вариантом МП-модуля АИС был выбран МП комплект КР580, т.к. микросхемы собранные на печатной плате в отдельных корпусах позволяют снизить затраты на ремонт, что невозможно в случае использования однокристальной микро-ЭВМ. Хотя очевидным недостатком является более высокая стоимость МП-модуля АИС, за счет большого количества микросхем и более крупной печатной платы.
Микропроцессор КР580ВМ80А
МП характеризуется 16-разрядной шиной адреса и 8-разрядной шиной данных. Центральный процессорный элемент КР580ВМ80А является функционально законченным однокристальным 8 - разрядным микропроцессором с фиксированной системой команд. В микропроцессоре отсутствует возможность аппаратного наращивания разрядности обрабатываемых данных. МП является программируемой универсальной БИС, способной выполнять функции центрального процессора ЭВМ, т.е. МП может считывать информацию из внешних устройств, памяти и производить над ней арифметические и логические операции. Анализировать результаты вычислений и записывать данные в память и внешние устройства, функционируя при этом под управлением команд из некоторого фиксированного множества. Назначение выводов БИС приведены в таблице 5.1
Рисунок 5.1 МП КР580ВМ80А
Таблица 5.1. Назначения выводов МП КР580ВМ80А
Обозначения выводаФункциональное назначениеA0-A15Адресные выходыD0-D7Выводы сигналов данныхSYNCПризнак начала машинного циклаDBINСтроб приема данныхREADYГотовностьWAITОжиданиеWRСтроб выдачи данныхHOLDЗапрос на захватHLDAПодтверждение захватаINTЗапрос на прерываниеINTEРазрешение прерыванияRESETСбросF1,F2СинхросигналыGNDОбщий-5 BПитание+5 BПитание+12 BПитаниеБИС КР580ВМ80А выполнена по n-МДП технологии, входные и выходные сигналы соответствуют уровням ТТЛ.
Генератор тактовых сигналов КР580ГФ24
Генератор тактовых сигналов КР580ГФ24. Эта микросхема используется как генератор тактовых синхросерий F1 и F2 для микропроцессора КР580ВМ80А. Кроме того, генератор вырабатывает сигналы начальной установки микропроцессора RESET и готовности READY, синхронизированные тактовыми импульсами, и строб STB, используемый для фиксации слова состояний в системном контроллере. Генератор тактовых импульсов состоит из генератора гармонических колебаний, счетчика-делителя опорной частоты на 9, выходных формирователей, вспомогательных логических схем и триггеров для формирования внешних сигналов RESET и READY. Генератор КР580ГФ24 выполнен по ТТЛШ технологии, его выводы описаны в таблице 5.2.
Рисунок 5.2 КР580ГФ24
Таблица 5.2. Назначение выводов КР580ГФ24
Обозначения выводаФункциональное назначениеRESETСброс. Используется для начальной установки микропроцессораRESINВход сброса. Используется для формирования импульса сброса RESET, подаваемого намикропроцессорRDINВход готовности. Используется для формирования сигнала готовности READY,подаваемого намикропроцессорREADY Готовность. Используется для осуществления асинхронного обменамикропроцессора с памятью или внешними устройствамиSYNCСинхронизация. Сигнал поступает от МП с выхода SYNCF2(ТТЛ)Вторая синхросерия F2. Выход сопрягается с ТТЛ логикойSTBСтроб слова состоянияF2СинхросерияF1СинхросерияOSCГенератор гармонических сигналовTANCИспользуется для подключения колебательного контураXTAL1Используется для подключения кварцевого резонатораXTAL2Используется для подключения кварцевого резонатораGNDОбщий+5ВПитание+12ВПитание
Системный контроллер КР580ВК28
Системный контроллер КР580ВК28, предназначен для фиксации слова состояния МП КР580ВМ80А, формирования сигналов, управляющих памятью и внешними устройствами и буферизации шины данных. В состав системного контроллера входят: регистр состояния, декодирующая схема, шинный формирователь. В конце первого такта каждого машинного цикла генератор выдает на вход STB системного контроллера стробирующий импульс отрицательной полярности. По этому импульсу происходит фиксация слова состояния МП в регистре состояния системного контроллера, которое затем дешифрируется с помощью декодирующей схемы, и на соответствующем управляющем выходе (MEMR, MEMW, I/OR, I/OW) появляется сигнал, предназначенный для управления памятью или внешними устройствами. Вход BUSEN используется для управления выводами DB0-DB7, которые подключаются к системной шине. Если на этот вход подан сигнал высокого уровня, то выводы DB0-DB7 переходят в высокоимпедансное состояние, позволяя тем самым другим устройствам осуществлять обмен через системную шину данных.
Рисунок 5.3 КР580ВК28
Таблица 5.3. Назначение выводов КР580ВК28
Обозначения выводаФункциональное назначениеD0-D7Подключаются к выводам D0-D7 МПDB0-DB7Подключаются к шине данных системSTBСтроб слова состояния МПHLDAПодтверждение захвата (от МП)WRСтроб вывода данных (от МП)DBINСтроб вводе данных(от МП)I/OWЗапись во внешнее устройствоMEMWЗапись в памятьI/ORЧтение внешних устройствMEMRЧтение из памятиINTAПодтверждение запроса на прерываниеBUSEN Управление передачей данных и выдачей сигналов GNDОбщий+5ВПитание
Буферный регистр КР580ИР82
Буферный регистр - предназначен для фиксации информации. Он состоит из 8-ми D триггеров. Если на вход ОЕ поступает разрешающий сигнал низкого уровня, а на вход STB - сигнал высокого уровня, то информация с входов микросхемы передается на выходы. После перехода сигнала на входе STB с высокого уровня на низкий, информация, записанная в буферный регистр, сохраняется до появления разрешающего сигнала на входе STB, т.е. сигнал переключает 2 режима работы регистра: шинного формирователя и хранение информации. Сигнал высокого уровня на входе OE переводит выводы DO0-DO7 в высокоимпедансное состояние. Перечень и назначение выводов приведены в таблице 5.4
Рисунок 5.4 КР580ИР82
Таблица 5.4. Назначение выводов КР580ИР82
Обозначения выводаФункциональное назначениеDI0-DI7Сигналы, подаваемые на эти выводы, поступают на входы D триггеров буферного регистраDO0-DO7На эти выводы выводятся состояния триггеров буф. регистра, если на вход OE подан разрешающий сигнал, в противном случае эти выводы находятся в высокоимпедансном состоянииSTBСтроб. По сигналу высокого уровня, поступающему на этот вывод информация, подаваемая на входы DI0-DI7, записывается в триггеры буфера.OEРазрешение выдачи содержимого буферного регистра. Сигнал низкого уровня на этом входе разрешает выдачу на выводы DO0-DO7 содержимого буферного регистра, а сигнал высокого уровня переводит эти выводы в высокоимпедансное состояние.GNDОбщий+5ВПитание
Шинный формирователь КР580ВА86
Микросхема КР580ВА86 - двунаправленный 8-разрядный шинный формирователь предназначенный для обмена данными между микропроцессором и системной шиной; обладают повышенной нагрузочной способностью. Микросхема обладает 3-мя состояниями на выходе.
Микросхема состоит из 8 одинаковых блоков и схемы управления. Блок содержит 2 разнонаправленных усилителя-формирователя. Сигнал STB позволяет отключать формирователь от шины (переводить в высокоомное состояние). Сигнал на входе T управляет направлением передачи "1" - А - В, "0" - В - А.
Назначение выводов БИС показано в таблице 5.5
Рисунок 5.5 КР580ВА86
Таблица 5.5. Назначение выводов КР580ВА86
Обозначения выводаФункциональное назначениеА0-А7Информационная шинаВ0-В7Информационная шинаTВыбор направления передачиOEРазрешение выдачи содержимого буферного регистра. Сигнал низкого уровня на этом входе разрешает передачу данных, а сигнал высокого уровня переводит эти выводы в высокоимпедансное состояние.GNDОбщий+5ВПитание
Универсальный синхронно-асинхронный приемо-передатчик (УСАПП) КР580ВВ51
Предназначен для аппаратной реализации последовательного протокола обмена между МП КР580ВМ80 или другим устройством способным запрограммировать данную микросхему на требуемый режим работы, и каналами последовательной передачи дискретных данных. Был специально разработан для передачи данных с помощью интерфейса стык С2.
Микросхема УСАПП преобразует параллельный код в последовательный поток символов и передает его в последовательный канал связи, а так же выполняет обратное преобразование. Максимальная скорость передачи/приема информации 64 Кбод, минимальная определяется внешним устройством(ВУ). Важным достоинством микросхемы является возможность её программирования, что позволяет реализовать 2 режима работы синхронный и асинхронный, а так же несколько вариантов асинхронного режима для различных скоростей обмена данными 1:1, 1:16, 1:64.
Синхронный режим характеризуется непрерывным потоком передаваемых данных, в котором между информационными словами вводятся синхросимволы.
Асинхронный режим характеризуется одиночными посылками информации, инициализация которых осуществляется либо МП, либо ВУ. Вначале каждой посылки устанавливается отрицательный импульс "старт-бит", а в конце "стоп-бит" для определения начала и конца посылки соответственно.
Программирование УСАПП осуществляется при помощи записи во внутренние регистры инструкции режима и команды, которые полностью определяют протокол передачи данных.
УСАПП содержит регистр слова состояния (РСС), который в любой момент времени может быть прочитан МП и по которому можно судить о состоянии выводов микросхемы, а так же задавать их.
Назначение выводов микросхемы приведено в таблице 5.6
Рисунок 5.6 КР580ВВ51
Таблица 5.6 Назначение выводов микросхемы КР580ВВ51
Обозначения выводаФункциональное назначениеD0-D7Канал данных для обмена с МПRxDПриемник микросхемыTxCСинхронизация передачиWRЗапись информацииCSВыбор микросхемыCO/DУправление/ДанныеRDЧтение инфомацииRxRDYГотовность приемникаTxRDYГотовность передатчикаSYNDET/BDДвунаправленный 3-ястабильный программируемый вход/выходCTSГотовность внешнего устройства принять данныеTxENDКонец перердачиTxDПередатчик микросхемыCСинхронизацияSRСброс в исходное состояниеDSRГотовность внешнего устройства принять данныеRSTЗапрос приемника внешнего устройства на прием данныхDTRЗапрос передатчика внешнего устройства на передачу данныхRxCСинхронизация према+5ВПитаниеGNDОбщий
Микросхема параллельного интерфейса КР580ВВ55
Микросхема КР580ВВ55 - программируемое устройство ввода/вывода параллельной информации. Обмен данными между МП и микросхемой осуществляется через 8-разрядный двунаправленный 3-хстабильный канал данных. Для связи с ВУ микросхема содержит 2 8-разрядных независимых двунаправленных канала ВА и ВВ и 2 независимых 4-разрядных канала ВС, направление передачи и режимы работы микросхемы определяются программным способом.
Микросхема имеет 3 режима работы, которые устанавливаются путем записи в регистр управляющего слова соответствующих последовательностей. Каналы внутри БИС адресуются с помощью входов А0, А1 которые обычно подключаются к младшим разрядам адреса. Назначение выводов КР580ВВ55 приведено в таблице 5.7
Рисунок 5.7 КР580ВВ55
Таблица 5.7 Назначение выводов микросхемы КР580ВВ55
D0-D7 Шина данныхRESET Сброс. Сигнал высокого уровня устанавливает в исходное состояние регистр управляющего слова. После снятия сигнала RESET выводы портов настраиваются на ввод информацииCS Выбор микросхемы. Сигнал низкого уровня подключает выводы КР580ВВ55 к шине данных МП-системы.RD Чтение. Низкий уровень-содержимое входного регистра одного из портов выводится на шину данныхWR Запись. Низкий уровень- информация с шины данных системы записывается в выходной регистр одного из портов или в регистр управляющего слова.A0-A1 Выбор порта или регистра управляющего словаPA7-PA0 Порт АPB7-PB0 Порт BPC7-PC0 Порт C+5ВПитаниеGNDОбщий Стык С2
Важное место в системе обмена информацией между удаленными абонентами АИС и АСУ занимают технические средства, осуществляющие передачу данных между оконечным оборудованием данных (ООД) по каналам связи с заданными качественными характеристиками. В роли ООД в информационных системах выступают ЭВМ, устройства ввода-вывода информации, цифровые измерительные приборы и т.п. технические средства обмена и передачи информации включают в себя аппаратуру передачи данных (АПД) с устройствами сопряжения между ООД и каналами передачи данных.
Широкое распространение в современной аппаратуре получили стандартные последовательные интерфейсы типа ИРПС и стык С2. Стык С2 применяется в аппаратуре сопряжения ЭВМ с телефонным каналом связи и регламентирует характеристики цепей между оконечным оборудованием данных, например микропроцессорной системой и аппаратурой окончания канала данных, устройством преобразования сигнала или модемом.
Интерфейс применяется для синхронной и асинхронной передачи данных при двухточечном или многоточечном соединении устройств в дуплексном режиме обмена (стандартный последовательный интерфейс для скоростей передачи данных до 19 200 бит/с).
При передаче используются уровни сигналов +12 В. В соответствии с требованиями стандарта сигналы обмена должны быть разнополярными. Причем передаче по цепям данных уровня логического "0" или состояния "Включено" для цепей категории "Синхронизация" и "Управление" соответствует напряжение положительной полярности, а передаче "1" по цепям "Данные" или состоянию "Выключено" тех же категорий - отрицательной. Основные линии интерфейса, наиболее часто используемые в ЭВМ (часть цепей общего назначения серии 100) разделены по назначению на группы: заземление, данные, управление и синхронизация.
Цепи на стыке С2 аппаратуры передачи данных с оконечным оборудованием при последовательном вводе:
* Цепь 102 - Заземление, общий провод;
* Цепь 104 - Принимаемые данные (от АПД). По этой цепи в ООД передаются сигналы данных, формируемые АПД в соответствии с принимаемыми сигналами, полученными от удаленного абонента;
* Цепь 107 - АПД готова (от АПД). Сигнал, передаваемый по этой цепи указывает на готовность АПД к работе. Состояние "Включено" - устройство преобразования сигналов или аналогичное устройство подсоединено к линии связи и АПД готова к взаимодействию по цепям управления на стыке с ООД для обмена данными;
* Цепь 108 - ООД готово (к АПД). Сигналы, передаваемые по цепи управляют подключением к линии связи или отключением от линии связи УПС или аналогичное ему. Состояние "Включено": ООД готово к работе, подготовка АПД к подключению к линии связи устройства преобразования сигналов или аналога, а также должен указать на сохранение соединения, которое было установлено внешними средствами. При состоянии "Выключено" АПД должен отключить от линии связи УПС после того, как закончится передача всех данных по цепи 104;
* Цепь 115 - Синхронизация элементов принимаемого сигнала (от АПД). Сигнал обеспечивает в ООД синхронизацию единичных элементов сигнала. Состояния "Включено" и "Выключено" должны поддерживаться в течение равных промежутков времени. Переход из первого во второе состояние должен соответствовать середине каждого единичного элемента сигнала цепи 104;
* Цепь 113 - Синхронизация элементов передаваемого сигнала (к АПД). Сигналы, передаваемые по этой цепи, обеспечивают в АПД синхронизацию единичных элементов сигнала. Переход из состояния "Включено" в состояние "Выключено" должен соответствовать середине каждого единичного элемента сигнала в цепи 104.
Стык С3
Параллельный интерфейс (Centronics), отечественное название ИРПР-М (интерфейс радиальный параллельный модифицированный). Понятие Centronics относится как к набору сигналов и протоколу взаимодействия, так и к 36-контактному разъему, устанавливаемому на принтерах. Интерфейс обеспечивает радиальное подключение устройств с параллельно - последовательной организацией данных (в основном принтеров).
Цепи интерфейса представлены в табл.5.8.
Таблица 5.8 - Цепи параллельного интерфейса Centronics
Название
цепиНазвание
цепи (англ)КонтактПримечаниеДанные D0 - D7Data(2-9)Передаваемые данныеСтробStrobe1Импульс записи в принтерЗанятBusy11Не может принимать данные,
ошибка, занят буферПодтверждениеАСК10Принтер принял данныеКонец бумагиРaperЕnd12Выбран Select/
On line13Выбор принтераАвтоматический перевод строкиAutoLF14Переводит строку самСбросInit/Reset31ОшибкаError32Отсутствует бумага, остановлен двигательВыборSelect In36Выбор для выдачи данных на принтер Не менее чем через 1 мкс после выдачи данных, на линию "Строб" выдается импульс низкого уровня длительностью не менее 0,5 мкс, который сообщает принтеру, что данные на шине действительны. Сигнал подтверждения вырабатывается принтером. В состоянии покоя напряжение на этой цепи имеет высокий уровень. После принятия данных принтером на этой линии вырабатывается сигнал нулевого уровня длительностью не менее 0,5 мкс. После переключения линии в состояние высокого уровня компьютер может выставлять на шину данных очередной байт.
Сигнал занятости (высокий уровень), вырабатывается принтером в том случае, когда он не в состоянии принимать данные. Это может быть связано с работой принтера в автономном режиме, ошибке принтера и т.п. Компьютер может передавать данные только при наличии низкого уровня на линии "Занят".
Для реализации обмена данными через интерфейс стык С3 подходит микросхема КР580ВВ55.
Контроллер динамической памяти К1810ВТ03
Контроллер динамической памяти К1810ВТ03. Используются в качестве устройства управления ОЗУ МПС на базе МПК серии К580 и К1810, а так же для создания функционально независимых модулей динамических ОЗУ. Контроллер вырабатывает все необходимые сигналы управления чтением, записью и регенерацией для ОЗУ емкостью 2к, 4к, 16к, 64к и более, выполненного на элементах памяти серии К565. Контроллер относится к классу многофункциональных схем и может работать в нескольких режимах, которые задаются подачей на специальные входы КДП напряжений высокого или низкого уровня. При использовании дополнительных схемных решений КДП может быть использован для ОЗУ большей емкостью. Кроме того, контроллеру могут быть заданы режимы внутренней или внешней регенерации, опережающего чтения, работы с внешним или внутренним генератором. КДП предназначен для построения как функционально независимых модулей, так и модулей, выполненных в стандарте Multibus. Назначение выводов К1810ВТ03 приведено в таблице 5.9
Рисунок 5.9 К1810ВТ03
Таблица 5.9 Назначение выводов микросхемы К1810ВТ03
Обозначения выводаФункциональное назначениеAL0-AL6Младшие адресаAH0-AH6Старшие адресаB0/AL7, B1/OP1/AH7Для режима 16К В0, В1 - выбор банка, для режима 64К - адресные линии AL7 и AH7PCSЗащищенный выбор кристаллаWRЗапись данныхRD/S1Чтение данных(RD) или один из сигналов использующийся в цикле опережающего чтенияREFRQ/ALEЗапрос регенерации. Для режима опережающего чтения этот выход используется для инициализации цикла чтения.OUT6-OUT0Выходные сигналы адресов строк и столбцовЗУWEИнициализация чтенияCASСтроб адреса столбцаRAS0, RAS1, RAS2/OUT7, RAS3/B0Стробы адреса строки в режиме 16К. В режиме 64К стробы только RAS0, RAS1, В0 - выбор банка, OUT7 - старший разряд адреса строки/столбцаXACKГотовность данныхSACKГотовность системыX0/OP2, X1/CLKВыходные линии для подключения внешнего кварцевого резонатора. Если на X0/OP2 подать +5В, то на X1/CLK подключается внешний генератор.16/64KВыбор режима+5ВПитаниеGNDОбщий
Микросхемы памяти
В качестве микросхем ОЗУ были выбраны микросхемы КР565РУ6, т.к. они имеют относительно низкую стоимость, и соответственно при поломке одной из них затраты на ремонт МП-модуля АИС будут минимальны. Назначение выводов КР565РУ6 приведено в таблице 5.10
Рисунок 5.10 КР565РУ6
Таблица 5.10 Назначение выводов микросхемы КР565РУ6
DI Информационный входDO Информационный выходA0-A6Адресные линииRAS Сигнал выборки строк CAS Сигнал выборки столбцовWЕЗапись/чтение+5ВПитаниеGNDОбщий
В качестве ПЗУ были выбрана микросхема К573РФ4. Эта микросхема представляют собой ПЗУ с ультрафиолетовым стиранием и электрической записью информации, которая хранится длительное время при отключенном напряжении питания. Микросхема К573РФ4 имеет ёмкость 64 Кбит с организацией 81928 бит. Выходы и входы этой микросхемы совместимы ТТЛ ИС в режиме считывания и программирования. Условное графическое обозначение БИС К573РФ4 приведено на рисунке 5.11.
Рисунок 5.11 - Условное графическое обозначение БИС К573РФ
Таблица 5.11 - Назначение выводов микросхемы К573РФ4 Номер выводаОбозначениеТип выводаФункциональное назначение2-10,21,23,24,25АnВходАдрес11-19OnВход/ВыходДанныеCEOEPGMUpp
Микросхемы логических элементов
С помощью этих микросхем реализованы селекторы адресов для ОЗУ, ПЗУ, и портов ввода/вывода. Ниже приведен перечень использованных микросхем логических элементов, т.к. назначение их выводов очевидно их описание отсутствует. Выбор элементов осуществлялся в основном по критерию совместимости с ТТЛ уровнями, и виду элемента.
КР155ИД3 - дешифратор 4 в 16;
КР155ЛЕ3 - 4-входовой элемент ИЛИ-НЕ со стробирующим выводом;
КР1531ЛН1 - инвертор;
КР1531ЛИ1 - 2-хвходовой элемент И;
КР1531ЛИ3 - 3-хвходовой элемент И;
Преобразователи уровня
В качестве дополнительных вспомогательных элементов при схемной реализации стыков С2 и С3 использовались микросхемы серии 170. Ввиду уменьшения аппаратных затрат за счет усложнения программной части и правильного проектирования модуля возникла необходимость использования этих микросхем в схемах подключения стыков С2 и С3 необходимо использовать формирователь импульсов тока (К170АП2) и усилитель напряжения (К170УП2), предназначенные для работы в линиях связи большой емкости.
Микросхема К170УП2 представляет собой четырехканальный усилитель-инвертор. Степень усиления сигнала регулируется напряжением смещения. Все четыре канала независимы друг от друга с предусмотренной внутренней частичной развязкой по питанию. Микросхема К170АП2 преобразует сигналы ТТЛ уровней в уровни стыков С2 и С3.
6 Алгоритм функционирования модуля
Для пользователя действия, выполняемые микропроцессором, представляют собой последовательность циклов канала по обмену информацией с памятью или периферийными устройствами. Каждый цикл канала микропроцессора состоит как минимум из 4 машинных тактов. В случае, когда внешние схемы выдают сигнал "не готов", между тактами Т3 и Т4 вводится состояние ожидания. Использование четырехтактового цикла обмена информацией позволяет микропроцессору с тактовой частотой 2.5 МГц работать без введения тактов ожидания.
БИС КР580ГФ24 служит генератором тактовых импульсов для микропроцессора КР580ВМ80. Она обеспечивает формирование сигналов синхронизации процессора, сигналов синхронизации внешних устройств, синхронизацию и формирование сигналов начальной установки и готовности системной шины. Микросхема синхронизируется кварцевым резонатором, подключаемым ко входам ХTAL1 и ХTAL2 Последовательно с резонатором подключается конденсатор небольшой емкости, подбираемый при точной настройке на требуемую частоту задающего мультивибратора. Стабильность тактовой частоты обеспечивается при работе на основной частоте резонатора. Микросхема обеспечивает синхронизацию сигналов начальной установки со входа RESIN(инв.) и готовности с управляющего входа сигнала READY. Начальная установка и запуск микропроцессора осуществляется по сигналу RESET. Для правильной установки в начальное состояние микропроцессора сигнал RESET должен подаваться на вход высоким уровнем не менее четырех периодов тактовой частоты. По сигналу RESET работа микропроцессора приостанавливается, и производится начальная установка регистра признаков F, регистра адреса, выходы канала адреса/данных переводятся в высокоомное состояние.
Подача сигнала высокого уровня на вход RESET длительностью не менее 3-х периодов тактовой частоты МП устанавливает его в исходное состояние. В программный счетчик заносятся нули, а схема управления начинает формировать такт Т1 машинного цикла выборки команды М1.
В такте Т1 МП выдает на адресный канал адрес ячейки находящийся в программном счетчике, на шину данных слово состояния и положительный импульс сигнала SYN, по которому генератор тактовых импульсов формирует сигнал низкого уровня STB, что в свою очередь стробирует запись слова состояния в системный контроллер КР580ВК28, где дешифруется слово состояния и формируются, по необходимости сигналы Чтения/Записи Памяти/Портов.
В такте Т2 МП выставляет данные на шины данных анализирует сигналы READY, HLDA, HOLD. При наличии на входе READY напряжения высокого уровня и отсутствии сигналов HLDA и HOLD МП переходит к такту Т3. В зависимости от вида выполняемой команды машинный цикл завершается после выполнения тактов Т3,Т4,Т5. Если выполнение команды не закончено, то МП переходит к следующему машинному циклу команды, начиная с такта Т1. В конце каждой команды МП проверяет наличие запроса прерывания. Если есть высокий уровень сигнала на входе INT и триггер разрешения прерывания установлен в 1, то МП устанавливает триггер прерывания и приступает к выполнению машинного цикла прерывания, начиная с такта Т1.
При наличии на входе READY низкого уровня в такте Т2 МП переходит в состояние ожидания, пока не появится сигнал READY от внешнего устройства.
В такте Т2 при наличии сигналов на входах READY, HOLD производится установка внутреннего триггера захвата.
В состоянии останова МП переходит при наличии сигнала HLDA, формируемого во втором машинном цикле команды HLT, при этом внутренние шины адреса и данных переводятся в высокоимпедансное состояние и появляется высокий уровень напряжения на выходе WAIT. Выполнение программы прекращается. 7 Разработка принципиальной схемы модуля
Принципиальная схема была разработана в соответствии с заданием и включает в себя следующие функциональные узлы: микропроцессорный блок, ПЗУ, ОЗУ, порты ввода и порты вывода.
В микропроцессорный модуль входят следующие элементы: DD10 - микропроцессор КР580ВМ80.
DD1 - генератор тактовых импульсов КР580ГФ24. Предназначен для подачи синхросерий на МП и общей синхронизации схемы. DD12 - буферный регистр КР580ИР82.Служит для повышения нагрузочной способности ША.
DD9 - системный контроллер - КР580ВК28.Необходим для фиксации слова состояния МП и последующего его дешифрирования. А также служит для повышения нагрузочной способности ШД. DD13, DD14 - КР580ВА86 - двунаправленный 8-разрядный шинный формирователь DD48 - дешифратор. Используется для выбора микросхем памяти.
DD49 - К573РФ4А. Предназначен для хранения не меняющейся информации. Емкость составляет 64кБит . DD31 - DD46 - КР565РУ6. Представляют собой микросхемы памяти статического типа. Предназначены для построения блоков оперативной памяти. DD7 - КР580ВВ51А. параллельно-последовательный приемопередатчик DD9 - КР580ВВ55 - программируемый параллельный адаптер. Используется для подключения управляющих цепей стыка С2 . DD21 - К1810ВТ03 - контролер динамической памяти вырабатывает все необходимые сигналы управления чтением, записью и регенерацией для ОЗУ
DD28 - DD30 - К170АП2- два формирователя сигналов для линий связи аппаратуры передачи данных.Производит преобразование сигналов из ТТЛ уровней в уровни стыка С2,т.к .сигнал считается двоичной "1" ,когда напряжение в цепи стыка более отрицательно ,чем -3В и в состоянии двоичного "0" ,когда напряжение более положительно ,чем +3В.
Также с линией стыка С2 модуль связан через усилители напряжения К170УП2 (DD22-DD27).Используются совместно с К170АП2. На микросхему К170УП2 подаются все линии приходящие со стыка С2,а К170АП2 - исходящие от ООД. DD8, DD16,DD17, DD47 - КР1531ЛИ1 - 2-ходовой элемент И;
DD2 - DD5 - КР153ЛН1 5 логических элементов НЕ. Служат для инвертирования сигналов. Также был использован кварцевый резонатор B1 для выработки задающих тактовых импульсов микропроцессору. Были применены фильтрующие конденсаторы для фильтрации напряжений на каждой микросхеме. Все микросхемы согласованы по уровню логического 0 и 1 и по временным показателям.
8 Описание временных диаграмм
Для пользователя действия, выполняемые микропроцессором, представляют собой последовательность циклов канала по обмену информацией с памятью или периферийными устройствами. Каждый цикл канала микропроцессора состоит из 4 машинных тактов.
При одновременном включении питания -5; +5 и +12; -12 В и поступлении на микропроцессор серии тактовых импульсов F1 и F2, все регистры и флаги микропроцессора устанавливаются в произвольные состояния. При поступлении на вход RESET сигнала высокого уровня длительностью не менее 3 тактов счётчик команд РС, триггер разрешения прерывания (выход INTE) сбрасываются, и микропроцессор начинает выборку команды из памяти, расположенной по нулевому адресу.
Рисунок 6.2 Временные диаграммы цикла записи памяти
Цикл чтения кода команды, данных из памяти (ПЗУ), цикл записи данных в память (ОЗУ), цикл чтения данных из внешнего устройства, цикл записи данных во внешнее устройство ЧТЕНИЕ - в первом такте цикла программный счетчик МП выдает на ША адрес ячейки памяти, из которого будет считываться код команды. Положительным фронтом сигнала F2 формируется сигнал SYN и выдается словосостояние на ШД. На такте Т2 словосостояние записывается в системный контроллер. Положительным фронтом импульса F2 заканчивается сигнал SYN и формируется единичный сигнал DBIN(прием). На такте Т2 системный контроллер анализирует сигнал DBIN и словосостояние и формирует сигнал чтения памяти(порта) и данные поступают на ШД. На этом же такте анализируется состояние сигналов RDY, HLD, INT. На такте Т3 в момент отрицательного фронта F1 производится запись во внутренний регистр кода команды. Положительным фронтом F2 оканчивается сигнал прием на выходе МП. На последующих тактах Т3 и Т4 дешифратор кода команды расшифровывает код команды и подготавливает МП к выполнению следующих машинных циклов. ЗАПИСЬ - на такте Т1 содержание регистра адреса МП выдается на ША, а на ШД выдается слово состояние. На такте Т2 на ШД выдаются данные для записи в память. Положительным фронтом импульса F2 формируется единичный сигнал WR(запись). На такте Т2 системный контроллер анализирует сигнал WR и словосостояние и формирует сигнал записи памяти (порта) и данные поступают на ШД. На такте Т3 формируется сигнал, по которому будет проходить запись данных в память или внешнее устройство.
Следует отметить, что на временных диаграммах не показан ряд дополнительных задержек, вызванных включением в схему логических элементов. Это обусловлено тем, что применяемые логические элементы серии дают пренебрежимо малые задержки, которые не могут стать причиной сбоя в системе.
Заключение
В ходе выполнения курсового проекта был создан модуль АИС основанный на микропроцессорном комплекте КР580. Данный комплект широко применяется при создании систем автоматизированного управления устройствами, не требующими большого быстродействия, из-за простоты использования и невысокой стоимости. Были пройдены все основные моменты разработки модуля АИС. Были изучены основные принципы и критерии выбора элементарной базы микропроцессорного комплекта, построения принципиальной и монтажной схем, написания специализированного ПО для конечного продукта, программирования контроллеров ввода-вывода, формирования адресного пространства. ПРИЛОЖЕНИЕ А
Текст программы:
CALL TEST;Тестирование МП, ОЗУ, ПЗУ
CALL INIT
LOOP: IN_PROC; подпрограмма ввода данных
CALCULATE; подпрограмма обработки данных
OUT_PROC; подпрограмма вывода данных
JMP LOOP
; тестирование МП:
TEST:
mvi a, 5h; проверка сумматора МП
mvi b, 10h
add b
cpi 15h
jnz ERROR; результат не верен ошибка
mov b, 8h; проверка сдвигов регистров
mov a, 0ffh
AGAIN:
rar
jnc ERROR; ошибка
dcr b
jnz AGAIN
; Подпрограмма тестирования ОЗУ lxi h, 0100h;начальный адрес ОЗУ
lxi d, 60000; число байтов
mvi c, 0aah; "1" в четных разрядах
call WRITE
jc ERROR
call TEST_ROM; переход на подпрограмму тестирования ПЗУ
ret; возвращаемся в основную программу
; в случае ошибки
ERROR: di
hlt
WRITE:
push h ; сохраняем базовый адрес и размер push d
; заполняем память значениями de ячеек памяти, начиная с hl
; записывая в них с
WR:
mov m, c ; заполняем тестовым значением
inx h ; перейти к следующей ячейке
dcx d ; уменьшить число заполненных ячеек
jnz WR ;продолжать пока не заполнится вся память
pop d
pop h
push h
push d
; проверяем ячейки памяти
CMPWR:
mov a,m; считываем ячейку
cmp c; сравниваем со значением, которое было записано до этого
jnz CMPERR; ошибка
inx h; следующая ячейка
dcx d; уменьшить счетчик ячеек
jnz CMPWR
pop d
pop h
cmc; ошибка не найдена
ret
CMPERR:
mov a, c
pop d
pop b
stc; установление флага переноса с указанием на ошибку
ret
;программа тестирования ПЗУ с помощью контрольных сумм
TEST_ROM:
lxi h, 0000h; начальный адрес ПЗУ
lxi d, 4000; количество ячеек ПЗУ
lxi b,0000h; контрольная сумма
SUM:
mov a, m; считываем очередную ячейку
add c, a; добавляем к сумме
adc b, 0
inx h; следующая ячейка
dcx d
jnz SUM
; сравниваем, равна ли нулю контрольная сумма
mov a, b
cmp a, 0
jnz ERROR; ошибка
mov a, c
cmp a, 0
jnz ERROR; ошибка
ret; выходим из процедуры тестирования ПЗУ
;программа инициализации параллельного и последовательного интерфейса
INIT:
xra ;обнуление аккумулятора
out 00000001b;программный сброс
mov a, 01111110b;1 асинхронно-синхронный обмен, контроль по четности, 8 информационных ;разрядов, делитель частоты 16
out 00001000b
mvi a,00010100b ; операционное управляющее слово
;сброс флага ошибки d4=1
;прием разрешен d6=1
out 00001000b
xra ;обнуление аккумулятора
out 00001011b;программный сброс
mov a, 10000011b; управляющее слово группа а - вывод, группа b - ввод
out 00000011b
;процедура ввода со стыка rs232 блока данных(2 байта): ;асинхронный режим, частота приема = частоте ;синхронизации, один стоп-бит и 8 разрядов кода символа,
IN_PROC:
push psw
mvi b,2;загрузить счетчик циклов(байтов)
lxi h, 1100100001b;загрузить начальный адрес вводимого блока данных
xra ;обнуление аккумулятора
out 00001000b;программный сброс
mvi a, 1000000b out 00001000b;программный сброс
mvi a, 01111110b b ; асинхронно-синхронный обмен, контроль по четности, 8 информационных ;разрядов, делитель частоты 16
out 00001000b mvi a,00010100b ; операционное управляющее слово
;сброс флага ошибки d4=1
;прием разрешен d6=1
out 00001000b ENTER_I:
in 06h;ввод данных с усапп
mov m,a;запись их в память
WAIT_IN:
in 00000000b;передача слова состояния усапп в а
mov c,a; передача слова состояния усапп в рег.с
ani 0001000b;контроль четности
jnz ERROR;если ошибка - переход к соотв. программе
mov a,c
rar;контроль готовности приемника
jnc WAIT_IN;переход при отсутствии готовности
dcr b;уменьшение счетчика
jz EXIT_I;
inx h; след. элемент
jmp ENTER_I;
EXIT_I:mvi a, 00111000b
out 00000001b;запись в усапп команды окончания передачи
iret
;процедура вывода блока данных (2 байта) со стыка с3 в синхронном режиме
OUT_PROC:
push psw
mvi b, 2; загрузить счетчик циклов(байтов)
lxi h, 1100100001b; загрузить начальный адрес выводимого блока данных
xra ; обнуление аккумулятора
out 00001011b; сброс
ENTER_O:
mov a, 00001000b; установка готовности устройства на передачу
out 00001001b
;проверка внешнего устройства на готовность приема
WAIT_OUT:
in 00001010b
ani 10000000b; маскируем только сигнал готовности приема устройства
jz WAIT_OUT; устройство готово?
ldax h ; загрузить в аккумулятор значение элемента выводимого блока ;данных
out 00001000b; выдать блок данных
mov a, 00000000b; строб записи данных для внешнего устройства
out 00001001b
xra; обнуление аккумулятора
dcr b;уменьшение счетчика
jz EXIT_O;
inx h; след. элемент
jmp ENTER_O;
EXIT_O:
mov a, 00000000b; установка устройства в запрещение передачи
out 00001001b
iret
error: di
hlt
Документ
Категория
Рефераты
Просмотров
88
Размер файла
440 Кб
Теги
мой
1/--страниц
Пожаловаться на содержимое документа