close

Вход

Забыли?

вход по аккаунту

?

вводник 1лаб

код для вставкиСкачать
Кафедра СКСЛабораторная работа №4ДонГТУСКС-11Знакомство с отладочным стендом Altera DE 2Порохня О.Д.
1. Цель работы: Ознакомится с отладочным стендом Altera DE 2. Приобрести навыки работы с технической литературой.
2. Краткие сведения по отладочному стенду Altera DE 2.
Внешний вид отладочного стенда Altera DE 2 изображен на рисунке 1. Также на рисунке указаны позиционное размещение разъемов и основных компонентов стенда. Рисунок 1 - Отладочный стенд Altera DE 2
В состав стенда входит достаточно большое количество компонентов, что позволяет производить отладку различных проектов, от простейших до мультимедийных. В состав отладочного стенда Altera DE 2 входят:
* ПЛИС Altera Cyclone(r) II 2C35 FPGA * устройство конфигурации Altera - EPCS16 * ОЗУ - 512 Кбайт
* ОЗУ - 8 Мбайт
* Flash память - 4 Мбайта
* приемо-передатчик RS-232
* 50 МГц и 27 МГц - кварцевые генераторы
* 24 битный аудио CODEC
* VGA ЦАП
* TV дешифратор (NTSC/PAL)
* Контроллер10/100М Ethernet
* Контроллер USB Host/Slave
* приемо-передатчик IrDA * кнопка ВКЛ/ВЫКЛ питания
* переключатель RAN/PROG
* 4 кнопки ключа * 18 ключей переключателей
* 18 красных светодиодов
* кнопка SMA Extemal clock
* 9 зеленых светодиодов
* 8 семи сегментных индикатора
* 16Х2 ЖКИ дисплей
* разъем для линейного входа
* разъем для микрофонного входа
* разъем для линейного выхода
* разъем VGA видео порта
* разъем TV - входа
* разъем 10/100М Ethernet
* разъем USB тип A
* разъем USB тип Б
* разъем USB для программирования
* 9- штырьковый разъем
* разъем PS/2
* слот для CD карты
* два 40 - штырьковых разъема расширения с диодной защитой
* разъем питания
2.1 Структурная схема отладочного стенда Altera DE 2
Структурная схема отладочного стенда Altera DE 2 изображена на рисунке 2. Чтобы обеспечивать максимальную гибкость при проектировании, все связи заведены через Циклон II FPGA. Таким образом, потребитель может сконфигурировать FPGA под любое схемотехническое решение.
Рисунок 2 - Структурная схема отладочного стенда Altera DE 2
На рисунке 2 изображены следующие блоки:
Cyclone II 2C35 FPGA
· 33,216 LEs
· 105 M4K RAM blocks
· 483,840 total RAM bits
· 35 embedded multipliers
· 4 PLLs
· 475 user I/O pins
· FineLine BGA 672-pin package
Serial Configuration device and USB Blaster circuit
· Altera's EPCS16 Serial Configuration device
· On-board USB Blaster for programming and user API control
· JTAG and AS programming modes are supported
SRAM
· 512-Kbyte Static RAM memory chip
· Organized as 256K x 16 bits
· Accessible as memory for the Nios II processor and by the DE2 Control Panel
SDRAM
· 8-Mbyte Single Data Rate Synchronous Dynamic RAM memory chip
· Organized as 1M x 16 bits x 4 banks
· Accessible as memory for the Nios II processor and by the DE2 Control Panel
Flash memory
· 4-Mbyte NOR Flash memory (1 Mbyte on some boards)
· 8-bit data bus
· Accessible as memory for the Nios II processor and by the DE2 Control Panel
SD card socket
· Provides SPI mode for SD Card access
· Accessible as memory for the Nios II processor with the DE2 SD Card Driver
Pushbutton switches
· 4 pushbutton switches
· Debounced by a Schmitt trigger circuit
· Normally high; generates one active-low pulse when the switch is pressed
Toggle switches
· 18 toggle switches for user inputs
· A switch causes logic 0 when in the DOWN (closest to the edge of the DE2 board) position
and logic 1 when in the UP position
Clock inputs
· 50-MHz oscillator
· 27-MHz oscillator
· SMA external clock input
Audio CODEC
· Wolfson WM8731 24-bit sigma-delta audio CODEC
· Line-level input, line-level output, and microphone input jacks
· Sampling frequency: 8 to 96 KHz
· Applications for MP3 players and recorders, PDAs, smart phones, voice recorders, etc.
VGA output
· Uses the ADV7123 240-MHz triple 10-bit high-speed video DAC
· With 15-pin high-density D-sub connector
· Supports up to 1600 x 1200 at 100-Hz refresh rate
· Can be used with the Cyclone II FPGA to implement a high-performance TV Encoder
NTSC/PAL TV decoder circuit
· Uses ADV7181B Multi-format SDTV Video Decoder
· Supports NTSC-(M,J,4.43), PAL-(B/D/G/H/I/M/N), SECAM
· Integrates three 54-MHz 9-bit ADCs
· Clocked from a single 27-MHz oscillator input
· Supports Composite Video (CVBS) RCA jack input.
· Supports digital output formats (8-bit/16-bit): ITU-R BT.656 YCrCb 4:2:2 output + HS, VS,
and FIELD
· Applications: DVD recorders, LCD TV, Set-top boxes, Digital TV, Portable video devices
10/100 Ethernet controller
· Integrated MAC and PHY with a general processor interface
· Supports 100Base-T and 10Base-T applications
· Supports full-duplex operation at 10 Mb/s and 100 Mb/s, with auto-MDIX
· Fully compliant with the IEEE 802.3u Specification
· Supports IP/TCP/UDP checksum generation and checking
· Supports back-pressure mode for half-duplex mode flow control
USB Host/Slave controller
· Complies fully with Universal Serial Bus Specification Rev. 2.0
· Supports data transfer at full-speed and low-speed
· Supports both USB host and device
· Two USB ports (one type A for a host and one type B for a device)
· Provides a high-speed parallel interface to most available processors; supports Nios II with a
Terasic driver
· Supports Programmed I/O (PIO) and Direct Memory Access (DMA)
Serial ports
· One RS-232 port
· One PS/2 port
· DB-9 serial connector for the RS-232 port
· PS/2 connector for connecting a PS2 mouse or keyboard to the DE2 board
IrDA transceiver
· Contains a 115.2-kb/s infrared transceiver
· 32 mA LED drive current
· Integrated EMI shield
· IEC825-1 Class 1 eye safe
· Edge detection input
Two 40-pin expansion headers
· 72 Cyclone II I/O pins, as well as 8 power and ground lines, are brought out to two 40-pin
expansion connectors
· 40-pin header is designed to accept a standard 40-pin ribbon cable used for IDE hard drives
· Diode and resistor protection is provided
2.2 Включение питания стенда Altera DE 2
Для работы со стендом выполните следующие действия:
1. Соедините при помощи кабеля USB (входит в комплект) Ваш персональный компьютер, на котором предварительно должно быть установлено соответствующее программное обеспечение, и отладочный стенд Altera DE 2 (разъем USB Blaster).
2. Подключите источник питания 9V к плате DE2.
3. Подключите монитор VGA к порту VGA на плате DE2 (при необходимости).
4. Подключите головной телефон (активную акустическую систему) к разъему линейного выхода на плате DE2 (при необходимости).
5. Переведите переключатель "RAN/PROG" в положение "RAN"(положение "PROG" используется только для режима программирования). 6. Кнопкой "ВКЛ/ВЫКЛ" включите плату DE2.
При включении питания, для демонстрации некоторых характеристик, стенд DE2 производит загрузку предварительно записанной в память конфигурации. Данная процедура также позволяет определить работоспособность стенда. При подаче питания на стенд Вы должны понаблюдать следующее:
* Все светодиоды переходят в режим свечения.
* Все 7- сегментные индикаторы последовательно высвечивают числа от 0 до F.
* На LCD дисплее высвечивается надпись "Welcome to the Altera DE2 Board".
* На мониторе VGA (если он подключен) отображается картинка, изображенная на рисунке 3.
Рисунок 3 - Изображение на экране монитора VGA
* Установите переключатель SW17 в положение "ВНИЗ". Вы должны услышать звук, частотой 1кГц (если подключена акустическая система).
* Установите переключатель SW17 в положение "ВВЕРХ" и подайте сигнал с любого аудио плеера на вход (разъем) "Line-in" платы DE2. В ваших наушниках (активной акустической системе) Вы должны услышать музыку, воспроизводимую аудио плеером (MP3, PC, iPod, или like). * Вы можете также подключить микрофон ко входу (разъему) "Microphone-in" платы DE2. Ваш голос будет смешан с музыкой, воспроизводимой аудио плеером.
2.3 Подключение светодиодов, кнопок и переключателей стенда Altera DE 2
Как уже отмечалось ранее, на плате DE2 установлены 27 светодиодов, восемнадцать красных и девять зеленых. Каждый светодиод подключен непосредственно к выводам ПЛИС Cyclone FPGA. Установка на выводе ПЛИС логической единицы (сигнала высокого уровня) включает светодиод, а логический ноль (сигнала низкого уровня) выключает его. Схема подключения светодиодов изображена на рисунке 4, а имена цепей и выводов ПЛИС приведены в таблице 1.
Рисунок 4 - Схема электрическая принципиальная подключения светодиодов
Таблица 1. Имена цепей и выводов ПЛИС
Имя цепиИмя вывода ПЛИСПозиционное обозначение LEDR[0]PIN_AE23LED Red[0]LEDR[1]PIN_AF23LED Red[1]LEDR[2]PIN_AB21LED Red[2]LEDR[3]PIN_AC22LED Red[3]LEDR[4]PIN_AD22LED Red[4]LEDR[5]PIN_AD23LED Red[5]LEDR[6]PIN_AD21LED Red[6]LEDR[7]PIN_AC21LED Red[7]LEDR[8]PIN_AA14LED Red[8]LEDR[9]PIN_Y13LED Red[9]LEDR[10]PIN_AA13LED Red[10]LEDR[11]PIN_AC14LED Red[11]LEDR[12]PIN_AD15LED Red[12]LEDR[13]PIN_AE15LED Red[13]LEDR[14]PIN_AF13LED Red[14]LEDR[15]PIN_AE13LED Red[15]LEDR[16]PIN_AE12LED Red[16]LEDR[17]PIN_AD12LED Red[17]LEDG[0]PIN_AE22LED Green[0]LEDG[1]PIN_AF22LED Green[1]LEDG[2]PIN_W19LED Green[2]LEDG[3]PIN_V18LED Green[3]LEDG[4]PIN_U18LED Green[4]LEDG[5]PIN_U17LED Green[5]LEDG[6]PIN_AA20LED Green[6]LEDG[7]PIN_Y18LED Green[7]LEDG[8]PIN_Y12LED Green[8]
На плате DE2 установлены 4 кнопки (без фиксации), включенные по антидребезговой схеме, которые подают на выводы ПЛИС логическую единицу (+3.3В) при отжатом состоянии и логический ноль при нажатом состоянии. Схема подключения кнопок изображена на рисунке 5, а имена цепей и выводов ПЛИС приведены в таблице 2.
Рисунок 5 - Схема электрическая принципиальная подключения кнопок
Продолжение таблицы 1. Имена цепей и выводов ПЛИС
Имя цепиИмя вывода ПЛИСПозиционное обозначение KEY[0]PIN_G26Pushbutton[0]KEY[1]PIN_N23Pushbutton[1]KEY[2]PIN_P23Pushbutton[2]KEY[3]PIN_W26Pushbutton[3]
18 переключателей, установленных на плате DE2, не являются противодребезговыми, и предназначены для ввода данных на схему. Каждый выключатель связан непосредственно с выводом ПЛИС Cyclone II FPGA. Когда переключатель находится в положении "ВНИЗ" (наиболее близкий к краю платы), на выводах ПЛИС установлен сигнал низкого логического уровня (0В), а если переключатель перевести в положение "ВВЕРХ", то на выводах установится высокий логический уровень (3.3В). Схема подключения переключателей изображена на рисунке 6, а имена цепей и выводов ПЛИС приведены в таблице 3.
Рисунок 6 - Схема электрическая принципиальная подключения переключателей
Продолжение таблицы 1. Имена цепей и выводов ПЛИС
Имя цепиИмя вывода ПЛИСПозиционное обозначение SW[0]PIN_N25Toggle Switch[0]SW[1]PIN_N26Toggle Switch[1]SW[2]PIN_P25Toggle Switch[2]SW[3]PIN_AE14Toggle Switch[3]SW[4]PIN_AF14Toggle Switch[4]SW[5]PIN_AD13Toggle Switch[5]SW[6]PIN_AC13Toggle Switch[6]SW[7]PIN_C13Toggle Switch[7]SW[8]PIN_B13Toggle Switch[8]SW[9]PIN_A13Toggle Switch[9]SW[10]PIN_N1Toggle Switch[10]SW[11]PIN_P1Toggle Switch[11]SW[12]PIN_P2Toggle Switch[12]SW[13]PIN_T7Toggle Switch[13]SW[14]PIN_U3Toggle Switch[14]SW[15]PIN_U4Toggle Switch[15]SW[16]PIN_V1Toggle Switch[16]SW[17]PIN_V2Toggle Switch[17]
Документ
Категория
Без категории
Просмотров
63
Размер файла
3 820 Кб
Теги
1лаб, вводник
1/--страниц
Пожаловаться на содержимое документа