close

Вход

Забыли?

вход по аккаунту

?

Презентация курсового проекта ЦИС Егорова Н

код для вставкиСкачать
Кафедра интегральной электроники и микросистем (ИЭМС)
КУРСОВАЯ РАБОТА
Цифровая интегральная схемотехника
Выполнила: Егорова А.
ТЕХНИЧЕСКОЕ ЗАДАНИЕ
Суммирующий 4-разрядный счетчик с переменным шагом
(3,4), триггер TV
Рабочая частота:
Время фронта:
Нагрузочная емкость:
Логический базис:
Технологический базис:
Напряжение питания
40МГц
2 нс
2.5 пФ
И-НЕ
CMOS-0.35
3.5 В.
ЭТАП ЛОГИЧЕСКОГО
ПРОЕКТИРОВАНИЯ
Структурная схема устройства
Логическая схема TV-триггера
Логическая схема счетчика
Результаты моделирования логической схемы
.
GR
T
M
2 Q1 Q0}
8 C 0 4 8 C 0 4 8 B E 1 4 7 A D 0 3 6 9 C F 2 5 8 B E 1 5 9 D 1 5 9 D 1 5 9 D 1 5 9 D 1 5 9 D 1 5 9
45.0us
50.0us
55.0us
60.0us
65.0us
70.0us
75.0us
80.0us
85.0us
90.0us
95.0us
100.0us
105.0us
110.0us
115.0us
120.0us
125.0us
130.0us
135.0us
140.0us
Time
GR
T
M
2 Q1 Q0}
8 C 0 4 8 C 0 4 8 B E 1 4 7 A D 0 3 6 9 C F 2 5 8 B E 1 4 7 A D 0 3 7 B F 3 7 B F 3 7 B F 3 7 B F 3
45.0us
50.0us
55.0us
60.0us
65.0us
70.0us
75.0us
80.0us
85.0us
90.0us
95.0us
100.0us
Time
Nmax=7, Mcх=4
105.0us
110.0us
115.0us
120.0us
125.0us
130.0us
135.0us
140.0us
ЭТАП СХЕМОТЕХНИЧЕСКОГО
ПРОЕКТИРОВАНИЯ
Электрические схемы всех вентилей
Инвертор
2 И-НЕ
3 И-НЕ
Расчет ширины буферного элемента
Схема для определения
ширины буферного
элемента
Результаты моделирования
12n
8n
4n
По
результатам
получим:
Kin=5
Kout=24
SEL>>
0
4
6
8
Risetime_NoOvershoot(V(buf_out))
10
12
Falltime_NoOvershoot(V(buf_out))
14
16
18
20
22
24
26
A
4.0V
2.0V
0V
0s
20ns
40ns
... V(buf_in)
60ns
80ns
100ns
... V(buf_out)
120ns
140ns
Time
160ns
180ns
200ns
220ns
240ns
260ns
Определение нагрузочной способности с помощью кольцевых
генераторов
Результаты моделирования кольцевых
генераторов
200M
100M
0
4
6
1/ Period(V(Vkgen0A))
8
10
12
14
16
18
20
22
24
26
A
4.0V
2.0V
0V
SEL>>
-2.0V
0s
0.1us
0.2us
0.3us
... V(Vkgen0A)
0.4us
0.5us
0.6us
... V(Vkgen01)
Time
0.7us
0.8us
0.9us
1.0us
1.1us
1.2us
Схема моделирования всех вентилей и буфера
Результаты моделирования
4.0V
3.0V
2.0V
1.0V
0V
-1.0V
0s
20ns
40ns
V(buf_in)
V(buf_out)
60ns
V(inv_in)
80ns
V(inv_out)
100ns
120ns
140ns
160ns
V(nan2_in)
V(nan2_out)
V(nan3_in)
Time
180ns
V(nan3_out)
200ns
220ns
240ns
260ns
Основные параметры всех вентилей и буфера
Все параметры подходят под ТЗ (2 нс)
Схема и результаты моделирования схемотехники
30.0V
20.0V
10.0V
2.7V
0s
V(GR)
0.1us
V(M)+4.5
V(T)+9
0.2us
V(Q0)+13.5
V(Q1)+18
0.3us
V(Q2)+22.5
0.4us
V(Q3)+27
0.5us
Time
0.6us
0.7us
0.8us
0.9us
1.0us
Моделирование схемы по входному напряжению
40n
30n
20n
10n
0
0.4
0.6
0.8
Risetime_NoOvershoot(V(V3))
1.0
1.2
1.4
1.6
1.8
2.0
2.2
2.4
2.6
2.8
3.0
3.2
3.4
3.6
A
Счетчик перестанет работать при напряжении питания меньшем 1,1 В. При
моделировании по емкости при увеличении емкости в 10 раз tфр=746пс.
ЭТАП ТОПОЛОГИЧЕСКОГО
ПРОЕКТИРОВАНИЯ
Библиотека топологических ячеек
Via
Inv
2_i_ne
3_i_ne
filler
Топология блока функций
Топология TV-триггера
Топология всего устройства
Топология буферного элемента
Lmax=344.6 мкм
Выводы по работе
Был разработан суммирующего 4-разрядного счетчика с переменным шагом
(3;4), триггер TV.
Характеристики разработанного устройства соответствуют поставленному
техническому заданию.
Рабочая частота устройства: 40Мгц.
Устройство перестает работать при напряжении питания меньшем 1,1 В.
Для обеспечения характеристик устройства при работе на нагрузочную емкость
Сн=2.5 пФ был разработан буферный элемент.
Влиянием межсоединений на работу устройства можно пренебречь.
Занимаемая площадь на кристалле: S=26789 мкм2
Документ
Категория
Презентации
Просмотров
30
Размер файла
6 363 Кб
Теги
проект, курсового, егорова, цис, презентация
1/--страниц
Пожаловаться на содержимое документа