close

Вход

Забыли?

вход по аккаунту

?

PZ

код для вставкиСкачать
Министерство науки и образования, молодежи и спорта Украины
Севастопольский национальный технический университет
Кафедра ИС
ПОЯСНИТЕЛЬНАЯ ЗАПИСКА
к курсовому проекту
На тему: "Микропроцессорный модуль АИС"
по курсу "Архитектура компьютера"
листов
Выполнил:
ст. гр. И - 31д
Овинников А. В.
Принял:
Кротов К.В.
Севастополь
2012
Форма № У-6.01
Севастопольский Национальный Технический Университет
Кафедра Информационных систем
Дисциплина Архитектура компьютера
Специальность 7.080401
Курс 3 Группа Семестр весенний
ЗАДАНИЕ
на курсовой проект (работу) студента
Овинникова Антона Валериевича
фамилия, имя, отчество
Тема проекта (работы) Микропроцессорный модуль автоматизированной информационной системы
Срок сдачи студентом законченного проекта (работы) 14-я неделя семестра
Исходные данные к проекту (работе)
1. Разрядность слова, 8 бит.
2. Интерфейс обмена ввода/вывода
3. Емкость ОЗУ, 32 Кбайт (дин).
4. Емкость ПЗУ, 26 Кбайт.
5. Ввод : С2
6. Вывод : 7-сегм 8-разр дисплей
7. Режим обмена : ПРОГ/ПРОГ.
Содержание расчетно-пояснительной записки (перечень подлежащих разработке вопросов)
Введение.
1. Разработка структурной схемы модуля.
2. Обобщенный алгоритм функционирования модуля.
3. Распределение памяти и задание адресных портов.
4. Разработка принципиальной схемы модуля.
5. Детальный алгоритм и описание программных модулей.
6. Заключение.
7. Список используемой литературы.
Перечень графического материала (с точным указанием обязательных чертежей)
1. Электрическая принципиальная схема модуля.
2. Временные диаграммы.
Дата выдачи задания ________________________________________
КАЛЕНДАРНЫЙ ПЛАН
выполнения работ по проекту
№ п/пНаименование этапов
курсового проекта Срок выполнения этапов проекта (номер недели)Примечания1Выдача задания на проектирование12Разработка структурной схемы модуля33Разработка принципиальной схемы модуля54Распределение памяти и разработка схемы памяти и подключения портов75Разработка алгоритма функцио-нирования микропроцессорного модуля86Чертеж электрической схемы МП- модуля и разработка временных диаграмм для всех режимов работы107Разработка и отладка програм-мных модулей128Оформление пояснительной записки и чертежей139Защита КП
15
Студент__________________________ (подпись)
Руководитель___________________ Кротов К.В.
(подпись) (фамилия, имя, отчество)
"___" _______________ 2008г.
СОДЕРЖАНИЕ
Аннотация.............................................................................4
Введение................................................................................5
Обоснование структурной и функциональной схем...........................6
Обоснование структурной схемы................................................6
Обоснование функциональной схемы...........................................7
Описание интерфейсов................................................................10
Обоснование алгоритма функционирования.................................13
Разработка и описание функционирования принципиальной схемы....15
Обоснование выбора элементной базы........................................15
Описание распределения адресного пространства............................30
Описание функционирования принципиальной схемы..................31
Разработка и описание программного обеспечения МП-модуля.........34
Обоснование алгоритмов ПО....................................................34
Описание программ................................................................40
Анализ функционирования МП модуля с использованием временных диаграмм.....................................................................................45
Выводы...............................................................................48
Библиография.......................................................................50
Спецификация.....................................................................53
АННОТАЦИЯ
Данная пояснительная записка включает в себя описание структурной схемы, функциональной схемы, принципиальной электрической схемы микропроцессорного модуля, алгоритм функционирования микропроцессорного модуля, распределение памяти и основные программные модули. В процессе проектирования начерчена принципиальная электрическая схема модуля и временные диаграммы, поясняющие его работу.
ВВЕДЕНИЕ
Целью данного курсового проекта является разработка специализированного микропроцессорного модуля, используемого в автоматизированных информационно-измерительных системах в качестве устройства управления и обработки информации. Устройство, обрабатывающее информацию в соответствии с программой, подаваемой по командам на его входы, и реализованное в одной или нескольких микросхемах. Совокупность интегральных схем, совместимых по конструктивно-технологическому исполнению и предназначенных для совместного применения при построении микро-ЭВМ и микропроцессорных систем, называется микропроцессорным комплектом (модулем). В данном курсовом проекте необходимо разработать микропроцессорный модуль с разрядностью линий данных 8 бит. Разрабатываемый модуль должен включать ОЗУ емкостью 32К, спроектированной на микросхемах динамической памяти, и ПЗУ емкостью 26К. Согласно варианту задания, ввод данных должен осуществляться через стык С2, а вывод - на 8-разрядные 7-сегментные индикаторы. Для правильного функционирования отдельных элементов схемы необходимо проанализировать работу модуля с помощью временных диаграмм. Результаты этого анализа используются при разработке ПО для проектируемого изделия. Временные диаграммы сигналов модуля строятся для всех режимов работы: запись/чтение памяти, обращение к портам I/O. В процессе выполнения курсового проекта необходимо разработать системные подпрограммы, обеспечивающие управление модулем. В состав этих программ входят: программа инициализации программируемых БИС и начальной установки функциональных узлов; программа самоконтроля (тестирования) отдельных блоков схемы и всего модуля в целом; программа формирования сигналов обмена с устройствами I/O.
1 ОБОСНОВАНИЕ СТРУКТУРНОЙ И ФУНКЦИОНАЛЬНОЙ СХЕМ
1.1 Обоснование структурной схемы
Основной целью функционирования модуля является выполнение программно управляемых операций, поэтому главным блоком модуля является центральный процессор. Для обращения к определенным ячейкам памяти и к устройствам ввода-вывода необходимо формировать их адреса; кроме того, необходимо формировать сигналы чтения и записи в память или ВУ. Эти функции, а также выполнение программ, хранящихся в ПЗУ, в данном модуле осуществляются микропроцессором.
Для работы микропроцессорного модуля необходимы программы, осуществляющие начальную загрузку модуля, выполняющие тестирование системы и управляющие вводом-выводом данных. Так как ЦП не обеспечен внутренним устройством хранения информации, то для хранения этих программ в состав микропроцессорного модуля вводится ПЗУ.
Также необходимо устройство для хранения данных, поступающих с устройства ввода, промежуточных данных, обрабатываемых в ходе вычислений, данных, подготовленных для вывода через устройство вывода, содержимого стека. С этой целью в состав микропроцессорного модуля вводится ОЗУ - энергозависимая память, сохраняющая информацию только во время работы модуля. Микропроцессорный модуль должен обладать возможностью обмена информацией с другими устройствами, чтобы получать исходную информацию для обработки и выдавать полученные результаты работы. Для ввода данных для обработки пользователем и вывода результатов вычислений необходимы устройства, обеспечивающие взаимодействие машины и пользователя. С этой целью в состав микропроцессорного модуля вводятся устройства ввода-вывода. Для связи различных блоков, входящих в состав ЭВМ, необходима интерфейсная система, осуществляющая передачу сигналов, обеспечивающих согласованную работу элементов, входящих в состав микропроцессорного модуля. Эти функции выполняет системная шина.
Системная шина включает в себя:
• шину данных (ШД), которая необходима для обмена данными между процессором и модулем памяти или процессором и модулем ввода/вывода. • шину адреса (ША), служащую для передачи адреса ячейки памяти при обращении к модулю памяти или адреса порта при обращении к портам ввода/вывода;
• шину управления (ШУ), необходимую для передачи управляющих сигналов (таких как чтение данных, запись данных, выбор порт/память при адресации, и др.), от процессора к другим блокам системы.
Рисунок 1.1а - Структурная схема микропроцессорного модуля
Рисунок 1.1б - Функциональная схема микропроцессорного модуля
1.2 Обоснование функциональной схемы
Функционирование модуля сводится к осуществлению операций обмена данными между процессором и памятью, стыком С2 и индикаторами.
Используемый в данной системе процессор вырабатывает не все сигналы, необходимые для управления работой модуля. Поэтому необходимо использовать устройство, которое формирует такие сигналы на основе результатов работы МП - системный контроллер. Он формирует сигналы чтения и записи в память, чтения и записи в порты ввода-вывода. Для обращения к памяти или внешним устройствам необходимо использовать систему адресации, которая формируется при помощи логических элементов и дешифраторов.
Для управления функционированием самого микропроцессора необходимо устройство, вырабатывающее тактовые импульсы. ГТИ (генератор тактовых импульсов) служит для генерации тактирующего сигнала, обеспечивающего синхронизацию работы микропроцессора и микропроцессорной системы в целом. Также ГТИ формирует сигнал готовности, служащий для индикации момента, когда установились частота генерируемого сигнала, и сигнал сброса, служащий для установки в начальное состояние микропроцессора и последовательного интерфейса.
В данной системе взаимодействуют несколько устройств, которые обмениваются данными с микропроцессором, используя две основные магистрали: шину данных и шину адреса. При проектировании модуля нужно предусмотреть использование устройств, формирующих эти шины. Для формирования шины данных используется системный контроллер, а для формирования 16-разрядной шины адреса - 2 буферных регистра. Их использование значительно повышает нагрузочную способность шин. Буферные регистры также применяются для управления выводом данных на дисплей из 7-сегментных индикаторов и фиксации значения на выходах блоков ОЗУ при чтении данных. Ввод данных осуществляется через последовательный интерфейс стык С2. Адаптер последовательного интерфейса служит для синхронизации обмена данными между микропроцессором и интерфейсом С2 и преобразования последовательного кода в параллельный 8-разрядный.
При передаче данных через С2 используются уровни сигналов 12 В. Для преобразования уровня сигналов с целью сопряжения элементов TTL-логики (+5В) и интерфейса С2 (уровень сигнала +12В) необходима схема согласования уровней.
Согласно варианту задания, в проектируемом модуле используется динамическое ОЗУ. В микросхемах памяти такого типа функции элемента памяти выполняет конденсатор. Поскольку время сохранения заряда конденсатором ограничено, необходимо осуществлять периодическое восстановление (регенерацию) состояния конденсатора и, следовательно, записанной в него информации. Кроме того, для обеспечения работы ДОЗУ необходимы сигналы синхронизации, которые внутри кристалла формируют требуемую последовательность управляющих сигналов. Для этого в состав микропроцессорного модуля вводится контроллер динамической памяти (КДП) - устройство управления динамическим ОЗУ, осуществляющее регенерацию микросхем динамической памяти и выбор нужной ячейки памяти.
1.3 Описание интерфейсов
Интерфейс стык С2
Важное место в системе обмена информацией между удаленными абонентами АИС и АСУ занимают технические средства, осуществляющие передачу данных между оконечным оборудованием данных (ООД или DTE) и аппаратурой передачи данных(АДП или DCE). В роли ООД в информационных системах выступают ЭВМ, а АДП - модем.
Широкое распространение в современной аппаратуре получили стандартные последовательные интерфейсы типа ИРПС и стык С2. Стык С2 применяется в аппаратуре сопряжения ЭВМ с телефонным каналом связи и регламентирует характеристики цепей между оконечным оборудованием данных, например микропроцессорной системой и аппаратурой окончания канала данных, устройством преобразования сигнала или модемом.
Назначение выводов Стыка С2 указанно в таблице 2.
Таблица 2 - назначение выводов стыка С2
НаименованиеНазначениеPG(protected Ground) цепь 101Защитная земля. Этот вывод соединен с металлическими частями устройства и третьим контактом сетевой вилки.SG(Signal Ground)
цепь 102Сигнальная земля. Общий провод всех сигнальных цепей (гальванически не связан с PG)TxD(Transmit Data) цепь 103Данные передаваемые от ООД к АДП.RD(Receive Data) цепь 104Данные передаваемые от АДП к ООДRTS(Request To Send)цепь 105Запрос передачи данных.
Этим сигналом ООД требует, чтобы АДП перешла в режим передачи данных в линию связи.CTS(Clear To Send) цепь 106Готовность регистра приёма оконечного устройства. Сигнал которым АДП разрешает ООД передавать данные по цепи TxD.DSR(Data Set Ready) цепь 107Готовность оконечного устройства к обмену данными. Сигнал, которым АПД сообщает ООД о своей готовности к работе. DTR(Data Terminal Ready) цепь 108Готовность контроллера к обмену данными. Этим сигналом ООД сообщает АПД о своей готовности к работе и требует его перехода в активное состояние.DCD(Data Carrier
Detected) цепь 109Готовность удаленной аппаратуры оконечного устройства к обмену данными. Этим сигналом АДП сообщает ООД, что уровень сигнала, принимаемого из линии связи, находится в допустимых пределах и ООД может принимать и обрабатывать данные, поступившие по линии RxD. В стандарте сказано, что состояние цепей DSR и CTS свидетельствует лишь о состоянии АПД и не связанно с готовностью или неготовностью абонента, находящегося на другом конце линии связи, передавать или принимать данные.
Логической 1 в цепях RxD и TxD соответствует напряжение от -3В до -12В, а логическому 0 - такое же напряжение положительной полярности(+3..+12В). Для остальных цепей включенному состоянию соответствует положительное напряжение, а выключенному отрицательное. Сопротивление нагрузки каждой цепи по постоянному току должно быть не менее 3КОм.
Передача данных по цепям RxD и TxD обычно ведется последовательным асинхронным способом в старт-стоповом режиме, позволяющем отказаться от отдельных цепей для передачи синхронизирующих сигналов. Биты данных объединяются в слова, каждое из которых дополняется служебными битами: стартовым, стоповым и контроля четности. Число информационных бит обычно равно восьми и соответствует байту данных в ОЗУ компьютера.
В интервала между передачей слов в линии поддерживается уровень логической 1. Передача начинается со стартового бита, всегда имеющего уровень логического 0. Этот бит служит для запуска приемника, который обнаружив его, начинает отсчет интервалов времени, отведенных для передачи каждого последующего бита, и в соответствующие моменты фиксирует их значение. Информационные биты следуют один за другим за стартовым битом. За ними следует бит контроля четности, значение которого при передаче устанавливается таким, чтобы общее число логических 1 в сигнале стало четным или не четным в зависимости от заданного режима контроля. Подсчитывая число логических 1, приемник может убедиться в правильности приема или зафиксировать сбой. Если контроль четности отключен, то контрольный бит не передается.
Передача заканчивается стоповыми битами, первый из которых останавливает работу приемника, и он переходит в режим ожидания следующего стартового бита. Стоповые биты всегда имеют уровень логической 1. Так как этот уровень совпадает с передаваемыми в интервалах между словами , число стоповых битов, по существу, задает минимальную величину этих интервалов, необходимую для надежной связи. Восьмисегментный дисплей.
Восьмисегментный дисплей представляет собой микросхему с 8-мю светодиодами, выполненными в виде прямоугольных полосок (сегментов) и расположенных в пространстве в виде цифры 8 с точкой. Сегменты диодов могут в качестве общего электрода иметь либо анод или катод. В первом случае для высвечивания символа на электроды индикатора следует подавать нулевые потенциалы, а во втором - положительные. Вывод на восьмисегментные дисплеи в микропроцессорных системах может осуществляться статическим или динамическим способом. При статическом способе выводы сегментов каждого из индикаторов подключаются к своему регистру. Для управления разрешением высвечивания символа на индикаторе используется отдельный регистр, причем общий электрод каждого из индикаторов подсоединяется к соответствующему выходу этого регистра. Программа управления выводом информации на дисплей состоит из операции выдачи кода символа на соответствующий индикатор (регистр DSP) и вывода разрешающего сигнала на этот индикатор (Регистр SСAN).
1.4 Обоснование алгоритма функционирования микропроцессорного модуля
Микропроцессорный модуль должен работать по следующему алгоритму:
1. Запуск системы
2. Тестирование ПЗУ
3. Тестирование ОЗУ
4. Инициализация всех программируемых БИС
5. Обмен данными с внешними устройствами (чтение и вывод данных) в процедуре пользователя.
При начальном запуске микропроцессора, осуществляемом нажатием кнопки "Сброс" регистры микропроцессора обнуляются, и МП начинает выборку из памяти команды, расположенной по адресу 0000h. По этому адресу должны располагаться программы тестирования модуля, в ходе выполнения которых выполняется проверка работоспособности основных блоков модуля: МП, ПЗУ, ОЗУ. При обнаружении ошибки её код будет выведен на дисплей, а работа модуля завершится. После проверки исправности блоков модуля запускается программа инициализации устройств ввода-вывода (в данном случае УСАПП) и программирование их на соответствующий режим. Затем происходит запуск программы-монитора. Монитор отслеживает готовность входных данных, и если данные получены, т.е. в адаптере последовательного интерфейса заполнен буфер ввода, производит их ввод и запись в ОЗУ, а затем вызывает программу обработки введённых данных в соответствии с заданным алгоритмом обработки. Далее запускается программа вывода обработанных данных на 7-сегментный 8-разрядный дисплей, после чего выполняется проверка, продолжать ли работу системы. При положительном результате продолжается функционирование модуля, иначе выполняется остановка процессора и завершение работы. Алгоритм функционирования микропроцессорного модуля АИС представлен на рисунке 1.2.
Рисунок 1.2 - Алгоритм функционирования модуля.
2 РАЗРАБОТКА И ОПИСАНИЕ ФУНКЦИОНИРОВАНИЯ ПРИНЦИПИАЛЬНОЙ СХЕМЫ
2.1 Выбор элементной базы
В качестве микропроцессора использована микросхема КР580ВМ80А, которая представляет собой однокристальный 8-разрядный МП. Данный процессор имеет разрядность адреса 16 бит, обеспечивающую возможность прямой адресации до 64Кб памяти. Микросхема выпускается в 40-выводном корпусе. Уровни выходных сигналов соответствуют стандартной ТТЛ-технологии. Таким образом, этот микропроцессор подходит для создания микропроцессорного модуля с заданными по варианту характеристиками. Условное графическое обозначение микропроцессора приведено на рисунке 2.1. Назначение выводов микросхемы приведено в таблице 2.1.
Рисунок 2.1 - Условное графическое обозначение микропроцессора КР580ВМ80А.
Таблица 2.1 - Назначение выводов микропроцессора КР580ВМ80А
ВыводОбозначениеТип выводаФункциональное назначение выводов1, 25-27, 29-40А10, А0-А2, А3-А9, А15, А12-А14, А11ВыходыКанал адреса2GND-Общий3-10D4-D7, D3-D0Входы/ВыходыКанал данных11Uio-Напряжение источника смещения -5В12RESETВходУстановка в исходное состояние13HOLDВходЗахват14INTВходЗапрос прерывания15, 22C2, C1ВходыТактовые сигналы16INTEВыходРазрешение прерывания17DBINВыходПрием информации18WRВыходВыдача информации19SYNCВыходСигнал синхронизации20Ucc1-Напряжение питания +5В21HLDAВыходПодтверждение захвата23READYВыходСигнал "Готовность"24WAITВыходСигнал "Ожидание"28Ucc2-Напряжение питания +12В
Для работы микропроцессора и некоторых БИС необходим генератор тактовых импульсов, который также должен формировать сигналы сброса и некоторые другие служебные сигналы. В качестве такого генератора был выбран КР580ГФ24, поскольку он разработан специально для использования совместно с данным микропроцессором. Генератор формирует две фазы С1 и С2 с импульсами положительной полярности, амплитудой 12 В и частотой 0,5 - 3,0 МГц. Кроме того, генератор выдает тактовые сигналы опорной частоты с амплитудой около 5 В (уровень микросхем ТТЛ), стробирующий сигнал состояния STB и тактовые сигналы С, синхронизированные с фазой С2 с амплитудой ТТЛ уровня.
Условное графическое обозначение генератора приведено на рисунке 2.2. Назначение выводов микросхемы приведено в таблице 2.2.
Рисунок 2.2 - Условное графическое обозначение БИС КР580ГФ24
Таблица 2.2 - Назначение выводов микросхемы КР580ГФ24
Номер выводаОбозначениеТипНазначение1SRВыходУстановка в исходное состояние микропроцессора и системы2RESINВходУстановка "0"3RDYINВходСигнал "Готовность"4RDYВыходСигнал "Готовность"5SYNВходСигнал синхронизации6CВыходТактовый сигнал, синхронный с фазой С27STBВыходСтробирующий сигнал состояния8GND-Общий (земля)9Ucc2ВходНапряжение питания +12В10C2ВыходТактовые сигналы - фаза С211C1ВыходТактовые сигналы - фаза С112ОSCВыходТактовые сигналы опорной частоты13TANCВходВывод для подключения колебательного контура14XTAL1Вход
Выводы для подключения кварцевого резонатора15XTAL216Ucc1ВходНапряжение питания +5В Для фиксации слова состояния МП КР580, формирования сигналов, управляющих памятью и внешними устройствами, буферизации и повышения нагрузочной способности шины данных предназначен системный контроллер КР580ВК28. Условное графическое обозначение КР580ВК28 приведено на рисунке 2.3.
Рисунок 2.3 - Условное графическое обозначение БИС КР580ВК28
Таблица 2.3 - Назначение выводов микросхемы КР580ВК28
Номер выводаОбозначениеТипНазначение15; 17; 12; 10; 6; 19;21; 8D0 - D7
Входы-выходыПодключаются к выводам D0 - D7 МП13; 16; 11; 9; 5;18; 20; 7DB0 - DB7
Входы-выходы
Подключаются к шине данных системы1STBВходСтроб слова состояния МП2HLDAВходПодтверждение захвата (от МП)3TRВходВыдача информации4DBINВходПрием информации14GND-Общий (земля)22BUSENВходСигнал управления системной шиной23INTAВыходПодтверждение прерывания24MEMRВыходЧтение из памяти25I/ORВыходЧтение внешних устройств 26MEMWВыходЗапись в память 27I/OWВыходЗапись во внешние устройства28UccВходПитание +5В В качестве шинного формирователя для шины адреса применяется 2 микросхемы КР580ВА86, которые представляют собой двунаправленные 8-разрядные шинные формирователи с высокой нагрузочной способностью. Условное графическое обозначение КР580ВА86 приведено на рисунке 2.4.
Рисунок 2.4 - Условное графическое обозначение КР580ВА86
Таблица 2.4 - Назначение выводов микросхемы КР580ВА86
ВыводОбозначениеТип выводаФункциональное назначение выводов1-8А0-А7Входы/выходыШина А9CSВходРазрешение выхода (выбор микросхемы)10GNDВходОбщий11TВходНаправление передачи12-19B0-B7Входы/выходыШина В20UccВыходНапряжение питания +5В В качестве оперативной памяти в данной работе были выбраны микросхемы К565РУ5Д1. Это оперативные ОЗУ с произвольной выборкой динамического типа ёмкостью 32К×1 бит. Условное графическое обозначение памяти К565РУ5Д1 приведено на рисунке 2.5.
Рисунок 2.5 - Условное графическое обозначение микросхемы памяти К565РУ5Д1
Таблица 2.5 - Назначение выводов микросхемы КР565РУ5Д1
ВыводОбозначениеТип выводаФункциональное назначение выводов5-7, 9-13А0-А7ВходыАдресные входы2DIВходВвод данных3WЕВходЗапись/Чтение4RASВходСигнал выборки строк15CASВходСигнал выборки столбцов14DOВыходВывод данных8GND-Общий16Ucc-Напряжение питания +5В Для управления динамическим ОЗУ используется контроллер динамического ОЗУ - микросхема К1810ВТ03. Она разделяет адрес на старшую и младшую части, формирует сигналы RAS и CAS, осуществляет регенерацию ОЗУ. Микросхема может работать в режиме 16К или 64К в зависимости от емкости микросхем ОЗУ, которыми управляет КДП. Так как контроллер предназначен для работы с DRAM серии К565, он может быть использован в проектируемом модуле. Условное графическое обозначение контроллера динамической памяти приведено на рисунке 2.6.
Рисунок 2.6 - Условное графическое обозначение КДП К1810ВТ03
Таблица 2.6 - Назначение выводов микросхемы К1810ВТ03 ВыводОбозначениеТип выводаФункциональное назначение выводов6,8,10,12, 14,16,18AL6-AL0Входы/ВыходыАдресные входы младшего байта ОЗУ1-5, 38-39АН6-АН0Входы/ВыходыАдресные входы старшего байта ячеек ОЗУ24, 25АL7, AH7Входы/ВыходыВыполняют функцию выбора банка и участвуют в формировании33CSВходЗащищенный выбор кристалла32RDВходВходной сигнал, указывающий КДП на то, что что ЦП выполняет функцию чтения данных из ЗУ.31WRВходВходной сигнал, указывающий КДП на то, что что ЦП выполняет функцию записи данных в ЗУ.34ALEВходЗапрос регенерации3516/64ВходВыбора режима7,9,11,13, 15,17,19OUT0-OUT6ВыходыАдреса строк и столбцов ЗУ21-23,26RAS0-RAS3ВыходыСтроб адреса строки27CASВыходСтроб адреса столбца28WEВыходЗапись данных в ЗУ29XACKВыходГотовность данных30SACKВыходГотовность системыX0-X136, 37ВходыПодключение внешнего кварцевого резонатораGND20-ОбщийUcc40-Напряжение питания
В качестве микросхем ПЗУ выбраны микросхемы перезаписываемых ПЗУ К537РФ7. Они имеют организацию 32Кх8 бит, выполнены по n-МДП технологии. Программирование таких микросхем осуществляется при помощи программатора. Стирание данных производится при помощи ультрафиолетового облучения. Условное графическое обозначение микросхемы К537РФ7 приведено на рисунке 2.7.
Рисунок 2.7 - Условное графическое обозначение микросхемы памяти К537РФ7
Таблица 2.7 - Назначение выводов микросхемы К537РФ7
ВыводОбозначениеТип выводаФункциональное назначение выводов2-10, 21, 23-17А0-А14ВходыАдресные входы11-13, 15-19D0-D7ВыходыВыход данных20CSВходВыбор микросхемы14GND-Общий28Ucc-Напряжение питания +5В
В качестве буферных регистров использованы микросхемы КР580ИР82. Они состоят из восьми информационных триггеров с выходными схемами с тремя состояниями, общими сигналами записи информации STB и управления выходными схемами OE. Условное графическое обозначение микросхемы КР580ИР82 приведено на рисунке 2.8.
Рисунок 2.8 - Условное обозначение микросхемы КР580ИР82
Таблица 5.2 -Назначение выводов микросхемы КР580ИР82 Номер выводаОбозначениеТип выводаФункциональное назначение1-8А0-А7ВходВходная линия данных12-19В0-В7ВыходВыходная линия данных11STBВходСтроб записи9OEВходВыбор микросхемы10GNDОбщий20UccПитание +5В
В качестве устройства ввода данных был использован УСАПП КР580ВВ51. Эта БИС предназначена для организации обмена между МП и ВУ в последовательном коде. Обмен данными производится в асинхронном режиме со скоростью передачи до 9,6 Кбит/с или в синхронном режиме, со скоростью до 56 Кбит/c. Условное графическое обозначение БИС КР580ВВ51 приведено на рисунке 2.9.
Рисунок 2.9 - Условное графическое обозначение БИС КР580ВВ51
Таблица 2.9 -Назначение выводов КР580ВВ51
ВыводОбозначениеТип выводаФункциональное назначение выводов1, 2, 5-8, 27, 28D2-D7, D0, D1Входы/ВыходыКанал данных - обмен информацией между МП и микросхемой3RxDВходПриемник микросхемы4GND-Общий9TxCВходСинхронизация передачи10WRВходЗапись информации. По сигналу низкого уровня на этом входе производится запись управляющих слов (CО/D=1) или данных (CО/D=0).11CSВходВыбор микросхемы. Сигнал низкого уровня разрешает запись управляющих слов и данных, или чтение слова состояния и данных. Сигнал высокого уровня переводит выводы D0-D7 в высокоимпедансное состояние.12CO/DВходУправление/Данные. Если высокий уровень, то запись управляющих слов, синхросимволов (WR=1) или чтение слова состояния (RD=0). Если низкий уровень, то запись или чтение данных (WR=0, RD=0).13RDВходЧтение информации. Низкий уровень-чтение слова состояния (CО/D=1) или данных (CО/D=0).14RxRDYВыходГотовность приемника15TxRDYВыходГотовность передатчика16SYNDETВход/ВыходДвунаправленный трехстабильный программируемый вход/выход17CTSВходГотовность внешнего устройства принять данные18TxENDВыходКонец передачи19TxDВыходПередатчик микросхемы20CLKВходСинхронизация21RESETВходУстановка исходного состояния22DSRВходГотовность внешнего устройства передать данные23RTSВыходЗапрос приемника внешнего устройства на прием данных24DTRВыходЗапрос передатчика внешнего устройства на передачу данных25RxCВходСинхронизация приемника26Ucc-Напряжение питания +5В
Для программирования БИС необходимо загрузить несколько управляющих слов, определяющих скорость передачи, длину символа, число стоповых бит, режим работы и условия контроля (чет или нечет).
Кроме того, для синхронизации режима требуется определить внешнюю или внутреннюю синхронизацию, а также символ (или два символа) синхронизации.
После программирования интерфейс готов выполнять свои функции. На выводе TxRDY формируется высокий уровень, сигнализирующий о готовности передатчика принять от микропроцессора символ для передачи.
Управляющие слова, определяющие функциональную конфигурацию адаптера, должны загружаться сразу же после операции сброса. Управляющее слово имеет два формата: слово режима и слово приказа. Слово режима задает общие характеристики интерфейса и обязательно загружается первым, так как оно необходимо для управления коммутацией схем устройства. После слова режима загружаются один или два символа SYN, если был определен синхронный режим. SYN2 пропускается, если БИС программируется для работы с одним символом синхронизации. Если же в слове режима определен асинхронный режим, то пропускаются оба символа SYN.
Последним в интерфейс загружается слово приказа, определяющее его конкретное действие в соответствии со словом режима. Во имя Нерзула.
Для правильной работы интерфейса управляющие слова должны следовать в определенном порядке. Слово режима записывается в адаптер сразу же после сброса устройства, который осуществляется сигналом установки (Reset) или специальным битом в слове приказа. Слово приказа подается за словом режима или после символа синхронизации.
Загрузка всех управляющих слов производится командами OUT при следующих значениях управляющих сигналов:
Управление/данные
Выбор микросхемы
Чтение
Запись
C/D = 1
CS = 0
RD = 1
WR = 0 Слово режима имеет четыре двухбитовых поля и загружается во внутренний регистр режима РГРЖ. Первое поле D0 и D1 определяет синхронный или асинхронный режим работы, а в асинхронном режиме содержит множитель 1, 16 или 64, соответствующий коэффициенту деления частоты синхронизации. Второе поле D2 и D3 задает число бит в коде символа. Третье поле D5 D4 управляет формированием бита паритета. Четвертое поле D7 D6 имеет двоякое значение, в зависимости от режима. В асинхронном режиме определяет число стоповых бит, а в синхронном управляет процессом синхронизации.
Загружаемое после управляющего слова слово приказа задает действительную операцию интерфейса. В слове приказа задается разрешение передачи или приема, сброс ошибок, управление модемом и некоторая другая информация. Биты слова приказа имеют следующее значение:
D0 - разрешение передачи (TxEN), D0 =1 - возможна передача;
D1 - запрос о готовности передатчика DTR к передаче;
D2 - разрешение приема (RxEN), D2 = 1 прием возможен;
D3 - конец передачи;
D4 - установка ошибок, D4 = 1 установка разрядов ошибок в исходное состояние;
D5 - запрос о готовности терминала к приему RTS;
D6 - программный сброс схемы в исходное состояние;
D7 - режим поиска синхросимволов, D7 = 1 - поиск установлен.
При организации последовательного интерфейса возникает необходимость проанализировать состояние БИС. Это состояние можно считать в любой момент времени посредством команды ввода IN, обеспечивающей формирование сигнала ПН У/D = 1.
Стык 2, согласно ГОСТ 23675-79, представляет собой последовательный интерфейс. Он занимает важное место в системе обмена информацией между удаленными абонентами, осуществляя передачу данных между оконечным оборудованием данных (ООД) по каналам связи с заданными качественными характеристиками. В роли ООД в данной системе выступает МП. Технические средства обмена и передачи информации включают в себя аппаратуру передачи данных (АПД) с устройствами сопряжения между ООД и каналами передачи данных.
Стык С2 применяется в аппаратуре сопряжения ЭВМ с телефонным каналом связи и регламентирует характеристики цепей между оконечным оборудованием данных, например микропроцессорной системой и аппаратурой окончания канала данных, устройством преобразования сигнала или модемом.
Интерфейс применяется для синхронной и асинхронной передачи данных при двухточечном или многоточечном соединении устройств в дуплексном режиме обмена (стандартный последовательный интерфейс для скоростей передачи данных до 19 200 бит/с).
При передаче используются уровни сигналов 12 В. В соответствии с требованиями стандарта сигналы обмена должны быть разнополярными. Причем передаче по цепям данных уровня логического "0" или состояния "Включено" для цепей категории "Синхронизация" и "Управление" соответствует напряжение положительной полярности, а передаче "1" по цепям "Данные" или состоянию "Выключено" тех же категорий - отрицательной. Основные линии интерфейса, наиболее часто используемые в ЭВМ (часть цепей общего назначения серии 100) разделены по назначению на группы: заземление, данные, управление и синхронизация.
Цепи на стыке С2 аппаратуры передачи данных с оконечным оборудованием при последовательном вводе:
Цепь 102 - Заземление, общий провод.
Цепь 103 - Передаваемые данные (к АПД). По этой цепи в АПД передаются сигналы данных, вырабатываемые ООД для передачи одному или нескольким удаленным абонентам.
Цепь 105 - Запрос передачи (к АПД). Сигналы, передаваемые по этой цепи, управляют АПД. При состоянии "Включено" АПД переводится в режим передачи по каналу данных. При состоянии "Выключено" АПД переводится в режим отсутствия данных.
Цепь 106 - Готов к передаче (от АПД). Сигналы, передаваемые по этой цепи, указывают на готовность АПД передавать данные по каналу данных. Состояние "Включено" указывает, что АПД готова к передаче данных по каналу данных. Состояние "Выключено" указывает, что АПД не готова передавать данные по каналу данных
Цепь 107 - АПД готова (от АПД). Сигнал, передаваемый по этой цепи указывает на готовность АПД к работе. Состояние "Включено" - устройство преобразования сигналов или аналогичное устройство подсоединено к линии связи и АПД готова к взаимодействию по цепям управления на стыке с ООД для обмена данными.
Цепь 108.1 - Подсоединение АПД к линии (к АПД). Сигналы, передаваемые по этой цепи управляют подключением к линии связи или отключением от линии устройств преобразования сигналов или аналогичного устройства. При "Включено" АПД должна подключить к линии связи устройство преобразования сигналов, независимо от состояния других цепей. При "Выключено" АПД должна отключить от линии связи устройство преобразования сигналов, после того как закончится передача всех данных, ранее переданных по цепи 103 (Передаваемые данные).
Цепь 108.2 - ООД готово (к АПД). Сигналы, передаваемые по цепи управляют подключением к линии связи или отключением от линии связи УПС или аналогичное ему. Состояние "Включено": ООД готово к работе, подготовка АПД к подключению к линии связи устройства преобразования сигналов или аналога, а также должен указать на сохранение соединения, которое было установлено внешними средствами. При состоянии "Выключено" АПД должен отключить от линии связи УПС после того, как закончится передача всех данных по цепи 103.
Цепь 113 - Синхронизация элементов передаваемого сигнала (к АПД). Сигналы, передаваемые по этой цепи, обеспечивают в АПД синхронизацию единичных элементов сигнала. Переход из состояния "Включено" в состояние "Выключено" должен соответствовать середине каждого единичного элемента сигнала в цепи 103.
Цепь 114 - Синхронизация элементов передаваемого сигнала (от АПД). Сигналы, передаваемые по этой цепи, обеспечивают в ООД синхронизацию единичных элементов сигнала. ООД должно обеспечивать по цепи 103 сигнал данных, в котором переходы между единичными элементами сигнала происходят в то же время, что и переходы из состояния "Выключено" в состояние "Включено" в цепи 114. Цепь 125. Индикатор вызова - Сигналы, передаваемые по этой цепи, указывают, получен ли АПД сигнал вызова. Состояние "Включено" указывает, что сигнал вызова принимается. Состояние "Выключено" указывает, что сигнал вызова не принимается. Это состояние может также появляться во время прерываний импульсно-модулированного сигнала вызова.
В качестве устройств сопряжения УСАПП с каналом С2 используются преобразователи уровня сигналов К170АП2 и К170УП2. В качестве индикаторов были использованы микросхемы 3ЛС342А. В качестве дешифратора 4 в 16 была выбрана микросхема К155ИД3.
В качестве логических элементов были выбраны следующие микросхемы: И-НЕ - К555ЛА3, ИЛИ - К555ЛЛ1, НЕ - К555ЛН1.
2.2 Распределение адресов памяти и внешних устройств
КР580ВА80А формирует 16-разрядный адрес для адресации ячейки внешней памяти и внешних устройств. Так как при начальной загрузке состояния программного счетчика МП обнуляется, то ПЗУ будет начинаться по нулевому адресу. Емкость ПЗУ, заданная вариантом, 26 Кб, но с целью упрощения логики выбора памяти (уменьшение количества используемых микросхем, и, как следствие - повышение надежности работы модуля) в модуле реализовано 32КБ ПЗУ, организованных как одна микросхема К573РФ7, емкостью 32Кх8. Адреса ПЗУ: 0000h - 7FFFh
Для выбора микросхемы необходимо, чтобы старший бит адреса (А15) был равен 0 и был активен сигнал чтения из памяти (MEMR).
По заданному варианту емкость динамического ОЗУ 32 Кбайт. Используются 8 микросхем динамического ОЗУ К565РУ5. Адреса ОЗУ: 8000h - FFFFh.
Для выбора ОЗУ необходимо, чтобы старший бит адреса А15 был равен 1 и был активен один из сигналов чтения или записи в память(MEMR или MEMW).
Для ввода данных из канала С2 используется УСАПП КР580ИК51. Адреса портов: * для приёма данных - 0000h
* для управления - 0010h
Выбор одного из портов осуществляется путем анализа одного из адресных битов - A4: высокий уровень - управление, низкий - данные. Выбор микросхемы осуществляется посредством дешифрации младших четырех битов адреса (А0-А3).
Для вывода данных используется 8-ми разрядный дисплей. В данном случае портами вывода являются буферные регистры, к которым подключаются индикаторы. Адреса портов вывода:
* 1-й регистр - 0001h
* 2-й регистр - 0002h
* 3-й регистр - 0003h
* 4-й регистр - 0004h
* 5-й регистр - 0005h
* 6-й регистр - 0006h
* 7-й регистр - 0007h
* 8-й регистр - 0008h
Номера регистров соответствуют номерам разрядов дисплея.
Сигналы выбора микросхем портов реализуются логической функцией от 4-х разрядов адреса: А0- А3, реализованной на дешифраторе 4 в 16.
2.3 Описание функционирования принципиальной схемы
К входам микропроцессора (DD2) RESET, С1, С2 и READY подключаются соответствующие выходы генератора тактовых импульсов DD1. К его входу RESIN подсоединяется RС- цепочка, которая формирует сигнал сброса автоматически при включении питания либо при нажатии кнопки SW1. При начальной загрузке МП на шину адреса выставляется 16-разрядный адрес 0000h, и по сигналу SYNC с микропроцессора фиксируется с помощью 8-разрядных шинных формирователей DD3 и DD4. По этому адресу в ПЗУ располагается программа тестирования основных блоков модуля. ПЗУ реализовано с помощью микросхемы DD16, выбор которой осуществляется сигналами MEMR и низким уровнем сигнала A15, которые объединяются при помощи логических элементов DD20.3, DD20.4, DD22.2.
На шину данных микропроцессор выставляет слово состояния. Шина данных микропроцессора и выходы DBIN, HLDA, WR подключаются к системному контроллеру DD5, который необходим для защелкивания слова состояния процессора и формирования сигналов записи и чтения памяти (MEMR и MEMW) и сигналов записи, чтения внешних устройств (IOR и IOW).
При тестировании ОЗУ осуществляется чтение и запись устройств DD7-DD14 через контроллер динамической памяти DD6, который выбирается одним из сигналов MEMR или MEMR от СК, который объединяется со старшим битом адреса А15. Этот сигнал, генерируемый с помощью логических элементов DD20.1, DD20.2, DD21,DD22.1, подается на вход CS КДП. При обнаружении неисправности выдается сообщение об ошибке на индикаторы. При чтении из ОЗУ данные защелкиваются в буферный регистр DD24 по сигналу XACK с КДП.
После проверки работоспособности МП и устройств памяти выполняется ожидание ввода данных через С2 (разъем J1). Для согласования уровней напряжений используемых в интерфейсе С2 со стандартными ТТЛ уровнями используются микросхемы DD17,DD18,DD19.
Для сопряжения МП с интерфейсом С2 используется адаптер последовательного интерфейса DD23. Для выбора DD23 в зависимости от того, что мы будем делать (программировать/принимать данные) устанавливается адрес 0000h или 0010h. Младшая тетрада адреса поступает на дешифратор DD15, откуда сигнал выбора микросхемы подается на вход CS DD23. Выбор режима работы (управление/данные) производится сигналом А4, который подается на вход C/D. Программирование DD23 обеспечивается вводом управляющих слов во внутренний регистр, который подключается к шине данных при поступлении адреса 0010h. Далее МП считывает слово состояния УСАПП путем обращения к порту 0010h, ожидая окончания ввода данных. При получении соответствующего сигнала происходит чтение полученного слова данных из буфера УСАПП (порт 0000h) и запись его в ОЗУ микропроцессорной системы.
Для организации вывода результатов обработки информации на индикаторы используются буферные регистры DD25-DD32, к которым подключены 7-сегментные индикаторы DD33-DD40. Выбор индикатора осуществляется при поступлении адресов 0001h-0008h на дешифратор DD15, который обеспечивает подачу управляющего сигнала на вход CS соответствующего буферного регистра.
К разъему J2 подключается питание для модуля. Высокоомный конденсатор С3 служит общим фильтром питания, а конденсаторы С4-С25 - для каждой микросхемы в отдельности. Более подробно работа модуля анализируется в п. 4 с помощью временных диаграмм. Все микросхемы согласованы по уровню логического 0 и 1 и по временным показателям.
Разработка принципиальной схемы проводилась с использованием программного пакета OrCAD версии 9.2.3/16.5. Принципиальная схема модуля приведена на листе 1 графического материала.
3 РАЗРАБОТКА И ОПИСАНИЕ ПРОГРАММНОГО ОБЕСПЕЧЕНИЯ МИКРОПРОЦЕССОРНОГО МОДУЛЯ
3.1 Обоснование алгоритмов программного обеспечения
К разрабатываемому в курсовом проекте модулю были составлены алгоритмы функционирования каждого узла системы и, в соответствии с ними написаны подпрограммы обслуживания системы. В их состав входят подпрограммы тестирования блоков микропроцессорного модуля, начальной инициализации устройств, ввода, обработки и вывода данных.
При разработке алгоритма использовались представления об общей структуре модуля, алгоритме его функционирования, приведенном в п. 1.3, а также специфические особенности микросхемных устройств, которые позволяют программирование того или иного режима работы, а значит выбор соответствующего алгоритма их взаимодействия с МП. Для этого разработаны алгоритмы инициализации устройств, которые состоят для всех устройств в сбросе (если необходимо) и занесении командных слов в управляющие регистры.
Программный модуль включает алгоритмы тестирования, суть которых состоит в проверке основных функций заданного устройства и обработка исключительной ситуации, если она имеет место. Для каждого устройства разработан свой алгоритм тестирования.
Особенно важно в данном модуле функционирование и взаимодействие с процессором внешних устройств. Для устройства ввода алгоритм сводится к получению данных от устройства и записи их в оперативную память, а для устройства вывода к выборке данных из ОЗУ и выдаче их на внешнее устройство. Подробное описание алгоритмов функционирования со структурными схемами приведено ниже.
Рисунок 3.1 - Структурная схема алгоритма подпрограммы работы внешнего устройства ввода (С2)
Пояснения к алгоритму:
1. Запись в УСАПП операционного управляющего слова, сообщающего передатчику о готовности принимать данные. 2. Проверка готовности передающего терминала.
3. Чтение слова состояния УСАПП, проверка готовности входного буфера к выдаче байта на шину данных.
4. Проверка, достигнута ли последняя ячейка доступного ОЗУ.
5. Чтение байта данных из порта УСАПП и пересылка в следующую ячейку ОЗУ.
6. Запись метки конца данных AA55h в ячейку ОЗУ. 7. Буферизация поступающих данных.
Рисунок 3.2 - Структурная схема алгоритма подпрограммы вывода результатов вычислений на индикаторы Пояснения к алгоритму:
На каждый индикатор выводится значение, соответствующее биту байта данных, получаемого путем восьмикратного сдвига содержимого аккумулятора. Для вывода единицы необходимо подать питание на сегменты A,B,C,D,E,F (следовательно, значение, которое необходимо выдать в соответствующий порт - 00111111), для вывода единицы питание подается на сегменты B,C (00000110). Рисунок 3.3 - Структурная схема алгоритма подпрограммы тестирования ПЗУ
Пояснения к алгоритму:
1. Проверка, достигнута ли последняя ячейка ПЗУ
2. К сумме прибавляется по модулю 2 значение текущей ячейки. 3. Сравнение полученной суммы с эталонной, занесенной в последнюю ячейку ПЗУ при программировании.
4. Вызов процедуры обработки ошибок
Рисунок 3.4 - Структурная схема алгоритма подпрограммы тестирования ОЗУ
Пояснения к алгоритму:
1. Проверка достигнута ли последняя ячейка ОЗУ
2. Проводится запись константы в ячейку ОЗУ
3. Выполняется считывание байта из текущей ячейки.
4. Выполняется сравнение считанного значения с записанной константой.
5. Вызов процедуры обработки ошибок
Рисунок 3.5 - Структурная схема алгоритма подпрограммы обработки данных
3.2 Описание программного обеспечения К разрабатываемому в курсовом проекте модулю были составлены алгоритмы функционирования каждого узла системы и в соответствии с ними написаны подпрограммы обслуживания системы. При разработке программ использовался язык ассемблера для процессора КР580ВМ80. Из листинга видно, что лишь 322 байта из 28 Кбайт заданных вариантом использует данный модуль. Т.е. оставшееся пространство памяти можно использовать для резервного копирования записанной информации или для дополнения и включения новых программных модулей.
В приложении А приведен текст программного обеспечения модуля с нумерацией строк и комментариями.
Строка 1- С нулевого адреса располагается команда перехода на начало вызова программ тестирования (строка 193).
Строки 2-9 - Объявление имен (констант), содержащих адреса всех портов всех устройств системы.
Строка 10 - Начало подпрограммы тестирования микропроцессора.
Строки 11-23 -Выполнение арифметических, логических и сдвиговых операций для тестирования АЛУ и сравнение с эталоном. Строка 21 - Переход на подпрограмму обработки ошибки.
Строка 24 - Начало подпрограммы тестирования ПЗУ.
Строки 25-39 - Суммирование по модулю 2 всех ячеек ПЗУ и сравнение с эталоном. Переход на обработку ошибок. Строка 40 - Начало подпрограммы тестирования ОЗУ.
Строка 41-56 -Запись и чтение из ячейки памяти значений в цикле. Их сравнение. Переход на обработку ошибок.
Строка 57-62 - программирование последовательного интерфейса: программный сброс, запись управляющего слова режима, устанавливающего его на асинхронный режим обмена.
Строка 63 - Начало подпрограммы ввода данных через С2.
Строка 64 - Задание адреса первой ячейки ОЗУ.
Строка 65 - Начало цикла чтения байтов из буфера приемника.
Строки 66-67 Запись управляющего слова в УСАПП, подтверждающего готовность к приему данных.
Строки 68-70 - Проверка готовности передатчика через слово состояния и переход на метку конца передачи в случае отсутствия сигнала готовности.
Строки 71-74 - Цикл ожидания готовности буфера. Выделение 1-го разряда слова состояния УСАПП, подтверждающего готовность буфера.
Строки 75-81 - Получение байта из порта данных УСАПП, запись его в память и переход на метку, если текущая ячейка памяти - последняя, если не последняя - продолжение ввода данных.
Строки 82-86 - Запись метки конца данных и завершение подпрограммы.
Строка 87 - Начало подпрограммы обработки введенных данных.
Строки 88-90 - Обнуление регистров, задание адреса первой ячейки ОЗУ.
Строка 91 - Чтение байта из ОЗУ.
Строки 93-95 - Сравнение считанного значения с минимальным.
Строки 96-98 - Сравнение считанного значения с максимальным.
Строки 99-102 - Сложение по модулю 2 считанного значения с суммой.
Строки 103-104 - Чтение следующего байта из памяти.
Строки 105-115 - Проверка на достижение конца данных.
Строки 116-118 - Сохранение нового минимального значения.
Строки 119-121 - Сохранение нового максимального значения.
Строки 122-123 - Завершение подпрограммы ввода.
Строка 124 - Начало подпрограммы вывода результатов вычислений на индикаторы.
Строки 125-127 - Помещение в аккумулятор минимального значения, задание адреса порта первого индикатора, задание счетчика битов.
Строки 128-143 - Выделение каждого из битов значения в аккумуляторе, в зависимости от его содержимого вывод соответствующего значения в каждый из портов индикаторов.
Строки 144-162 - Вывод на индикаторы максимального значения.
Строки 163-182 - Вывод на индикаторы суммы по модулю 2 всех введенных байтов.
Строка 183 - начало подпрограммы вывода сообщения об ошибке.
Строки 184-186 - Помещение в аккумулятор выводимого в порты индикаторов значения (FFh - подача питания на все сегменты индикаторов), задание адреса порта первого индикатора, задание счетчика битов.
Строки 187-191 - Цикл вывода заданного значения в порты индикаторов.
Строка 192 - Останов процессора.
Строка 193 - Завершение подпрограммы обработки ошибок.
Строка 194 - Адрес, по которому располагаются команды вызова подпрограмм тестирования и инициализации.
Строки 195-196 - Установка значения указателя стека равным конечному адресу ОЗУ.
Строки 197-199 - Вызовы подпрограмм тестирования.
Строка 200 - Вызов подпрограммы инициализации УСАПП.
Строи 201-205 - Вызов подпрограмм функционирования системы: ввода данных, обработка, вывод результатов. 4 АНАЛИЗ ФУНКЦИОНИРОВАНИЯ МОДУЛЯ С ИСПОЛЬЗОВАНИЕМ ВРЕМЕННЫХ ДИАГРАММ
Так как процедура обработки информации в модуле осуществляется последовательно во времени, то для исключения наложения отдельных процессов, необходимо проанализировать работу модуля с помощью временных диаграмм. Временные диаграммы сигналов модуля построены для всех режимов работы процессора: запись/чтение памяти, запись/чтение портов. Временные диаграммы основных процессов модуля представлены в приложении графического материала. На них отражена работа всего микропроцессорного модуля.
Выполнение команд можно представить последовательностью машинных циклов (циклов обмена), в течение которых МП обращается к памяти за командами или обменивается данными с памятью или внешними устройствами. Каждый машинный цикл содержит от 3 до 5 обязательных тактов Т1-Т5. Для процессора КР580ВМ80 существует десять различных машинных циклов: М1 - цикл чтения кода команды.
М2 - цикл чтения ЗУ
М3 - цикл записи ЗУ
М4 - цикл чтения стека
М5 - цикл записи стека
М6 - цикл ввода
М7 - цикл вывода
М8 - цикл прерывания
М9 - цикл останова
М10 - цикл прерывания при останове
Рассмотрим наиболее распространенный цикл - цикл М1 - чтение кода команды из ПЗУ. В каждом машинном цикле микропроцессор вырабатывает сигнал SYNC, характеризующий начало МЦ, и выдает на шину данных слово состояния в течение тактов Т1 и Т2. Сигнал SYNC выдается в Т1 по положительному фронту С2 и заканчивается в такте Т2 по положительному фронту С2. Содержимое программного счетчика ПС выдается на шину адреса по положительному фронту сигнала С1 в такте Т1. Эта информация остается неизменной до положительного фронта С2 такта, следующего за Т3. Сигнал чтения DBIN выдается по положительному фронту С2 в такте Т2, и поступает на системный контроллер, где с учетом слова состояния процессора генерируется сигнал чтения памяти MEMR. Код команды принимается по шине данных в регистр команд в такте Т3. Декодирование команды происходит в течение тактов Т4 и Т5.
В цикле записи в ОЗУ микропроцессор выдает сигнал записи WR, системный контроллер после анализа слова состояния формирует сигнал записи в память MEMW.
Обмен между УСАПП и микропроцессором инициируется выдачей в УСАПП операционного управляющего слова с D2=1 (DTR). На это тратится 10 тактов (5 мкс). Далее анализируется готовность АПД к передаче данных путем контроля наличия единицы в 1-м разряде слова состояния УСАПП (при программном управлении приёмом), соответствующей активному уровню сигнала на выходе CTS. После появления сигнала на линии CTS пройдёт 17 тактов (8,5 мкс), прежде чем МП начнёт обрабатывать запрос. Затем нужно вести мониторинг сигнала RxRDY по разряду D1 в слове состояния, этот бит устанавливается в 1, если буфер приемника заполнен данными, поступившими из канала, которые выставляются на шину данных. Если при передаче данных не произойдёт задержки, то этот этап займёт до 16 мкс (7,68 мкс на подготовку буфера и выдачу сигнала RxRDY и 17 тактов на опрос и анализ слова состояния). При наличии этого сигнала генерируется сигнал чтения из порта. Производится чтение принятого байта с шины данных и запись его в ОЗУ. Чтение и сохранение в ОЗУ полученного байта занимает 17 тактов, и ещё 26 - переход к приёму следующего байта. Итого при бесперебойном функционировании получается около 90 тактов, или 45-50 мкс. Схема электрическая принципиальная состоит из следующих основных блоков:
* модуля центрального процессора
* ОЗУ и ПЗУ
* модуль ввода из стыка С2
* модуль вывода на дисплей
Временные диаграммы работы блоков изображены на рисунках 4.1 - 4.5. Рисунок 4.1. Временные диаграммы чтения из внешней память.
Рисунок 4.2. Временные диаграммы записи во внешнюю память.
Рисунок 4.3. Временные диаграммы записи в семисегментный дисплей
Рисунок 4.4 - Временные диаграммы чтения из стыка С2 Рисунок 4.5. Временные диаграммы записи нескольких знакомест в LCD дисплей MT-10T7-7
ВЫВОДЫ
В данном курсовом проекте спроектирован микропроцессорный модуль АИС. Модуль предназначен для сбора информации через С2 и выдачи результатов обработки информации на дисплей из 7-сегментных индикаторов.
Модуль спроектирован на базе МП КР580ВМ80. Большинство использованных микросхем относятся к серии КР580. Устройство ввода стык - С2, режим обмена ПРОГ/ПРОГ. Устройство вывода - индикаторы. Емкость динамического ОЗУ - 32 Кбайт, емкость ПЗУ - 32 Кбайт.
Разработана принципиальная схема модуля, по которой построены временные диаграммы, отражающие работу данного микропроцессорного модуля АИС. Также разработаны основные программы обслуживания модуля.
Основной недостаток модуля - избыточный объем памяти ПЗУ: в разработанной системе используется менее 2% от ее полного объема. Но так как микросхемная реализация ПЗУ позволяет перепрограммирование, то этот недостаток можно устранить, расширив программную часть модуля дополнительными подпрограммами.
БИБЛИОГРАФИЯ
1. Микропроцессоры: Справочное пособие для разработчиков судовой РЭА /Г.Г. Гришин и др. - Л.: Судостроение , 1987. - 520 с.
2. Микропроцессоры. Архитектура и проектирование микро-ЭВМ. Организация вычислительных процессов: Учебник для ВТУЗов/ Под ред. Л.Ф. Преснухина. М.: Высшая школа, 1986 - 495 с.
3. Лебедев О.Н. Применение микросхем памяти в электронных устройствах/ М.: Радио и связь,1994.-216с.
4. Каган Б.М., Сташин В.В. Основы проектирования микропроцессорных устройств автоматики. - М.: Энергоатомиздат, 1987. - 304 с.
5. Мячев А.А. Мини- и микро-ЭВМ систем обработки информации: Справ. - М.: Энергоатомиздат, 1991. - 304 с.
6. Калабеков Б.А. Цифровые устройства и многопроцессорные системы: Учебник для техникумов связи. - Горячая линия-Телеком, 2007. - 336 с.
7. Чернега В.С., Василенко В.А., Бондарев В.Н. Расчет и проектирование технических средств обмена и передачи информации. - М.: Высшая школа, 1990. - 224 с.
8. Вуколов Н.И., Михайлов А.Н. Знакосинтезирующие индикаторы. - М.: Радио и связь, 1987. - 576 с.
ПРИЛОЖЕНИЕ А
1. jmp begin
2. equ PZUK 7FFFh ; конечный адрес ПЗУ
3. equ OZU 8000h ; начало ОЗУ
4. equ OZUK FFFFh ; конец ОЗУ
5. equ MTEST AAh ; константа тестирования ОЗУ
6. equ IND0 00111111b 7. equ IND1 00000110b
8. equ PCI0 00h ; регистр УСАПП (данные)
9. equ PCI1 10h ; регистр УСАПП (управление)
;тест арифметического устройства в ЦПУ
10. CPUTEST:
11. mvi A, 077h
12. mvi B, 062h
13. sub B
14. mvi C, 036h
15. add C
16. rrc
17. rlc
18. mvi D, 04Bh
19. sub D
20. jz ECT
21. call OSHIBKA
22. ECT:
23. ret
;тест ПЗУ
24. PZUTEST:
25. mvi A, 0
26. lxi H, 0
27. lxi B, PZUK
28. ALLPZU:
29. xra M
30. inx H
31. dcx B
32. jnz ALLPZU
33. mov B, A
34. mov A, M
35. sub B
36. jz EPT
37. call OSHIBKA
38. EPT:
39. ret
;тест ОЗУ
40. OZUTEST:
41. lxi H, OZU
42. lxi B, 06000h
43. mvi A, MTEST
44. ALLOZU:
45. mov M, A
46. mov D, M
47. sub D
48. jnz OZUERR
49. mvi A, MTEST
50. dcx B
51. jnz ALLOZU
52. jz EOT
53. OZUERR:
54. call OSHIBKA
55. EOT:
56. ret
;программирование последовательного интерфейса
57. INIT:
58. mvi A,40h ;программный сброс
59. out PCI1
60. mvi A, 4Dh ;01001101b - асинхронный режим
61. out PCI1
62. ret
;ввод данных с С2 63. VVOD:
64. lxi H,OZU ; установка текущей ячейки ОЗУ
65. REPEAT_READ:
66. mvi A,06H ; сигнал готовности к приему 67. out PCI1
68. in PCI1 ; готовность передатчика
69. ani 80H
70. jz END_TRANS
71. WAIT_TO:
72. in PCI2 ; проверка готовности буфера
73. ani 01H
74. jz WAIT_TO
75. in PCI0 ; получение байта данных
76. mov M,A ; запись в память 77. inx H 78. mvi A,D0H ; (D000-1) - конечный адрес ОЗУ (для данных), D000 - DFFF для стека 79. cmp H
80. jz END_MEM
81. jmp REPEAT_READ
82. END_MEM:
83. dcx H
84. END_TRANS:
85. mvi M,AA55H ;запись в последнюю ячейку константы признака конца данных 86. ret
;обработка введенных данных
87. CALC:
88. lxi H,OZU
89. lxi B,0000h
90. mvi D,00h
91. mov A,M
92. OBRAB:
93. cmp B
94. jm MIN
95. RET1:
96. cmp C
97. jp MAX
98. RET2:
99. mov E,A
100. mov A,D
101. xra E
102. mov D,E
103. inx H
104. mov A,M
105. mvi E,AAh
106. cmp E
107. jnz OBRAB
108. inx H
109. mov A,M
110. mvi E,55h
111. cmp E
112. jz KON
113. dcx H
114. mov A,M
115. jmp OBRAB
116. MIN:
117. mov B,A
118. jmp RET1
119. MAX:
120. mov C,A
121. jmp RET2
122. KON:
123. ret
;вывод результатов вычислений на индикаторы
124. VYVOD:
125. mov A,B
126. lxi H,0001h
127. mvi B,8
128. LOOP1:
129. rar
130. mov E,A
131. mvi A,0
132. ral
133. jz V0
134. mvi A,IND1
135. out L
136. jmp M1
137. V0:
138. mvi A,IND0
139. out L
140. M1:
141. inx H
142. dcr B
143. jnz LOOP1
144. mov A,C
145. lxi H,0001h
146. mvi B,8
147. LOOP2:
148. rar
149. mov E,A
150. mvi A,0
151. ral
152. jz V0
153. mvi A,IND1
154. out L
155. jmp M1
156. V0:
157. mvi A,IND0
158. out L
159. M1:
160. inx H
161. dcr B
162. jnz LOOP2
163. mov A,D
164. lxi H,0001h
165. mvi B,8
166. LOOP3:
167. rar
168. mov E,A
169. mvi A,0
170. ral
171. jz V0
172. mvi A,IND1
173. out L
174. jmp M1
175. V0:
176. mvi A,IND0
177. out L
178. M1:
179. inx H
180. dcr B
181. jnz LOOP3
182. ret
;вывод сообщения об ошибке
183. OSHIBKA:
184. mov A,FFh
185. lxi H,00001h
186. mvi B,8
187. M2:
188. out L
189. inx H
190. dcr B
191. jnz M2
192. hlt
193. ret
194. begin:
;установка указателя стека
195. lxi H, OZUK
196. sphl
;тест системы
197. call CPUTEST
198. call PZUTEST
199. call OZUTEST
200. call INIT
201. LOOP:
202. call VVOD
203. call CALC
204. call VYVOD
205. jmp LOOP
Позиционное обозначение
Наименование
Параметры
Кол-во
ПримечаниеМикросхемы D1 КР580ГФ241 D3 КР580ВМ80А1 D16-19, D28-31 КР580ИР8211 D7 КР580ВК281 D2, D11 К155ИД72 D39 К170УП21 D40 К170АП21 D6 КР580ВВ51А1 D12-15, D24-27 К537РУ178 D4,D5,D8,D9 К573РФ74 D37.1A, D37.2A, D37.3A, D38.1A, D38.3A К155ЛА35 Резисторы R4, R6 МЛТ-0.125 1K2 Конденсаторы С3-С19 К53-4-68 220пФ17 С1 К53-4-68 4,7пФ1 С2 К50-5 10мкФ1 С20-С22 К50-5 100мкФ3 Разъемы Х1 DB25P Розетка1 Х2 DB25S Вилка1 X3 Диоды D15 Д2Д1Кварцы РГ-05-14Е118 МГц1
1
Документ
Категория
Без категории
Просмотров
45
Размер файла
634 Кб
Теги
1/--страниц
Пожаловаться на содержимое документа