close

Вход

Забыли?

вход по аккаунту

?

Патент BY1567

код для вставкиСкачать
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К ПАТЕНТУ
РЕСПУБЛИКА БЕЛАРУСЬ
(19)
BY (11) 1567
(13)
C1
6
(51) H 04N 5/20,
(12)
H 04N 5/33,
H 04N 3/14
ГОСУДАРСТВЕННЫЙ ПАТЕНТНЫЙ
КОМИТЕТ РЕСПУБЛИКИ БЕЛАРУСЬ
(54)
УСТРОЙСТВО КОМПЕНСАЦИИ РАЗБРОСА ПАРАМЕТРОВ
ФОТОЧУВСТВИТЕЛЬНЫХ ЭЛЕМЕНТОВ МНОГОЭЛЕМЕНТНОГО
ПРИЕМНИКА
(21) Номер заявки: 578
(22) 04.08.1993
(46) 30.03.1997
(71) Заявитель: Центральное конструкторское бюро "Пеленг" (BY)
(72) Автор: Савченко В. Д. (BY)
(73) Патентообладатель: Открытое акционерное общество "Пеленг" (BY)
(57)
Устройство компенсации разброса параметров фоточувствительных элементов многоэлементного приемника, содержащее последовательно соединенные синхрогенератор, многоэлементный фотоприемник, блок
предварительной обработки сигнала, сумматор, регулируемый усилитель, а также адресный счетчик, первый
и второй блоки оперативной памяти, первый и второй реверсивные счетчики, первый и второй цифроаналоговые преобразователи, первый и второй компараторы, источник опорного напряжения, при этом вход адресного счетчика подключен к выходу синхрогенератора, а выход - к адресным входам первого и второго
блоков оперативной памяти, параллельные входы и выходы первого реверсивного счетчика подключены к
входу-выходу первого блока оперативной памяти и к входу первого цифроаналогового преобразователя, а
параллельные входы и выходы второго реверсивного счетчика - к входу-выходу второго блока оперативной
памяти и к входу второго цифроаналогового преобразователя (ЦАП), выход первого ЦАП подключен ко
второму входу сумматора, выход второго ЦАП подключен к управляющему входу регулируемого усилителя, выход сумматора подключен к первому входу первого компаратора, второй вход которого подключен
к нулевой шине, а выход - к управляющему входу первого реверсивного счетчика, выход регулируемого
усилителя подключен к первому входу второго компаратора, второй вход которого подключен к выходу источника опорного напряжения, а выход - к управляющему входу второго реверсивного счетчика, отличающееся
тем, что в него введены третий блок оперативной памяти, пороговый блок и блок выборки и хранения, причем выход регулируемого усилителя подключен ко входу порогового блока и ко входу блока выборки и хранения, выход которого является информационным
Фиг. 1
первым выходом устройства, вход, выход и адресный вход третьего блока оперативной памяти подключены
соответственно к выходу порогового блока, к управляющему входу блока выборки и хранения и выходу адресного счетчика, выход третьего блока оперативной памяти является вторым выходом устройства.
BY 1567 C1
(56)
1. Патент США 3800079, МКИ H04N 5/30, 1974.
2. А.с. СССР 907860, МКИ H04N 5/30, 1982.
3. А.с. СССР 1571793, МКИ H04N 5/30, 5/20, 1990 (прототип).
Изобретение относится к оптической электронике и может использоваться в телевизионных и тепловизионных
системах, измерительных системах, содержащих линейные и матричные фотоприемники.
Известно устройство для компенсации неоднородностей в сканирующих системах [1], которое содержит
матричный фотоприемник, интегратор, два дифференциальных усилителя, аналоговый делитель, сумматор,
аналого-цифровой преобразователь, блок памяти, цифроаналоговый преобразователь, синхрогенератор, источник опорного напряжения. Однако в этом устройстве имеется ошибка компенсации за счет нелинейности
делителя аналоговых сигналов и неидентичных характеристик аналого-цифрового и цифроаналогового преобразователей.
Известно также устройство для компенсации различий в чувствительности элементов матрицы фотоприемников [2], содержащее формирователь тактовых импульсов, матрицу фотоприемников, интегратор, суммирующий усилитель, блок памяти, цифроаналоговый преобразователь, источник опорного напряжения, компаратор,
логический блок и коммутатор.
Наиболее близким к изобретению является устройство для компенсации различий в чувствительности
элементов матрицы фотоприемников [3], содержащее синхрогенератор, матрицу фотоприемников, интегратор, суммирующий усилитель, блок памяти, цифроаналоговый преобразователь, источник опорного напряжения, компаратор и логический блок, в состав которого входят счетчик кадров, триггер, дешифратор,
логические элементы НЕ, ИЛИ, И.
Hедостатком указанных устройств является невысокая эффективность компенсации разброса параметров
фоточувствительных элементов приемника в случае наличия дефектных (неработоспособных) элементов, сигнал с
которых или отсутствует, или не изменяется при изменении величины падающего излучения. Устройства не
восстанавливают сигнал с дефектных элементов.
Целью изобретения является повышение активности компенсации разброса параметров фоточувствительных элементов за счет искусственного восстановления сигналов дефектных элементов.
На чертеже представлена структурная электрическая схема предлагаемого устройства.
Устройство компенсации разброса параметров фоточувствительных элементов многоэлементного приемника содержит многоэлементный фотоприемник 1, устройcтво 2 предварительной обработки сигнала,
сумматор 3, регулируемый усилитель 4 (регулируется коэффициент передачи), первый 8 и второй 9 реверсивные счетчики, имеющие по выходу третье высокоимпедансное состояние, первый 10 и второй 11 цифроаналоговые преобразователи (ЦАП), источник 12 опорного напряжения, первый 13 и второй 14 компараторы,
синхрогенератор 15, адресный счетчик 16, пороговый блок 17, блок 18 выборки и хранения, нулевую шину
19.
Устройство работает следующим образом.
В течение периода формирования кадра изображения (периода кадров) существуют три режима работы
устройства: режим формирования кода компенсации дрейфа сигнала для каждого элемента приемника, режим формирования кода коррекции чувствительности для каждого элемента приемника и режим коррекции,
в течение которого формируется рабочий информационный видеосигнал. Если дрейф сигнала и чувствительность приемника изменяются с течением времени под воздействием внешних условий не столь быстро,
указанные два первых режима могут существовать не в каждом периоде кадров. В этих двух режимах или в
одном из них также определяются номера дефектных элементов, информация о которых записывается в блок
7 оперативной памяти. В любом режиме работы под воздействием синхроимпульсов синхрогенератора 15 и
с помощью адресного счетчика 16 осуществляется последовательная выборка адреса ячеек блоков 5-7 оперативной памяти синхронно со считыванием сигнала с элементов приемника 1.
Для каждого элемента приемника 1 имеется одна ячейка памяти в блоке 5 для хранения кода компенсации дрейфа сигнала, одна ячейка памяти в блоке 6 для хранения кода коррекции чувствительности и одна ячейка памяти в блоке 7 для хранения информации: элемент является дефектным или работоспособным. После
подачи питания на устройство в ячейках памяти блоков 5-7 окажутся случайные значения кодов. Формирование
кодов для каждого элемента приемника 1 осуществляется методом последовательных приближений. В зависимости от типа приемника 1 и предназначения системы, в которую входит рассматриваемое устройство,
устройство 2 предварительной обработки сигнала может выполнять функции усиления, интегрирования,
фильтрации , выборки сигнала приемника 1.
Рассмотрим режим формирования кода компенсации дрейфа сигнала для каждого элемента приемника 1,
при котором приемник 1 или затемняется, или на него падает слабый равномерный поток излучения, задающий
уровень черного в устройстве. Пусть в этом режиме на первый вход сумматора 3 поступает сигнал с выхода
устройства 2 предварительной обработки сигнала, соответствующий первому элементу приемника 1. Одно2
BY 1567 C1
временно с первой ячейки блока 5 оперативной памяти, находящегося в это время в режиме считывания,
считывается параллельный код и записывается во внутренний регистр ЦАП 10 и в параллельном виде - в реверсивный счетчик 8, который в это время по выходу находится в третьем высокоимпедансном состоянии.
Выходной аналоговый сигнал ЦАП 10 поступает на второй вход сумматора 3, выходной сигнал которого
сравнивается на компараторе 13 с нулевым напряжением шины 19. Результат сравнения в виде логического
нуля или единицы поступает на управляющий вход реверсивного счетчика 8, причем если сигнал с выхода
сумматора 3 больше нулевого напряжения, содержимое реверсивного счетчика уменьшается, если меньшеувеличивается. После этого блок 5 оперативной памяти переводится в режим записи информации, третье,
высокоимпедансное состояние по выходу реверсивного счетчика 8 снимается и его содержимое записывается в первую ячейку. Затем реверсивный счетчик 8 вновь переводится по выходу в третье состояние. Таким
образом содержимое первой ячейки блока 5 оперативной памяти обновляется. При поступлении на первый
вход сумматора 3 сигналов, соответствующих другим элементам приемника 1, процесс повторяется по описанному выше алгоритму, но при этом обновляется информация в других ячейках блока 5 оперативной памяти.
Очевидно, что с увеличением числа опросов каждого элемента приемника 1 сигнал на выходе сумматора
3 будет приближаться к напряжению шины 19 и сравняется с ним в последующих кадрах изображения. Привязка сигнала к нулевому уровню напряжения является устранением дрейфа сигнала элементов приемника.
Для обеспечения возможности работы ЦАП 10 в биполярном режиме учитывается инверсное значение
старшего разряда реверсивного счетчика 8, выполняющего роль знакового разряда.
Сформированный код компенсации дрейфа сигнала для каждого элемента приемника 1 хранится в ячейках блока 5 оперативной памяти и уточняется в каждом новом периоде формирования кадра (или не столь
часто, а через некоторое время) с изменением не более чем на единицу младшего разряда при однократном
опросе элемента приемника.
В режиме формирования кода коррекции чувствительности для каждого элемента приемника 1 на последний подается равномерный поток излучения, причем его величина приходится примерно на середину динамического диапазона по облученности приемника 1. В этом режиме реверсивный счетчик 8 по выходу находится
в третьем состоянии, а блок 5 оперативной памяти работает только в режиме считывания кода компенсации
дрейфа сигнала для каждого элемента приемника 1. Считываемый код записывается в ЦАП 10 синхронно со
считыванием сигнала с элементов приемника 1. Пусть в этом режиме на вход регулируемого усилителя 4
поступает сигнал с выхода сумматора 3, соответствующий первому элементу приемника 1. Одновременно с
первой ячейки блока 6 оперативной памяти, находящегося в это время в режиме считывания, считывается параллельный код и записывается во внутренний регистр ЦАП 11 и в параллельном виде - в реверсивный счетчик
9, который в это время по выходу находится в третьем состоянии.
Выходной аналоговый сигнал ЦАП 11 поступает на управляющий вход регулируемого усилителя 4, который под действием управляющего сигнала изменяет свой коэффициент передачи. Выходной сигнал регулируемого усилителя 4 сравнивается на компараторе 14 с опорным напряжением источника 12. Результат
сравнения в виде логического нуля или единицы поступает на управляющий вход реверсивного счетчика 9.
Пусть коэффициент передачи регулируемого усилителя 4 увеличивается с увеличением управляющего напряжения. Тогда, если сигнал с выхода регулируемого усилителя 4 больше опорного напряжения, содержимое реверсивного счетчика 9 уменьшается, если меньше- увеличивается. После этого блок 6 оперативной
памяти переводится в режим записи информации, третье состояние по выходу реверсивного счетчика 9
снимается и его содержимое записывается в первую ячейку. Затем реверсивный счетчик 9 вновь переводится
по выходу в третье состояние. Таким образом содержимое первой ячейки блока 6 оперативной памяти обновляется.
При поступлении на вход регулируемого усилителя 4 сигналов, соответствующих другим элементам
приемника 1, процесс повторяется по описанному алгоритму, но при этом обновляется информация в других ячейках блока 6 оперативной памяти. С увеличением числа опросов каждого элемента приемника 1 сигнал на выходе регулируемого усилителя 4 будет приближаться к опорному напряжению источника 12 и
сравняется с ним в последующих кадрах изображения. Таким образом, для каждого элемента приемника 1 методом последовательных приближений будет сформирован свой код коррекции чувствительности, который
хранится в соответствующей ячейке блока 6 оперативной памяти и уточняется в каждом новом периоде формирования кадра (или не столь часто, а через некоторое время) с изменением не более чем на единицу
младшего разряда при однократном опросе элемента приемника. В режиме формирования кода компенсации дрейфа сигнала для каждого элемента приемника 1 реверсивный счетчик 9 по выходу находится в третьем состоянии, а блок 6 оперативной памяти работает только в режиме считывания кода коррекции
чувствительности.
В режиме коррекции, в течение которого формируется рабочий информационный видеосигнал, реверсивные счетчики 8, 9 находятся по выходу в третьем состоянии, а с ячеек блоков 5, 6 оперативной памяти
считываются коды и осуществляется их запись во внутренние регистры ЦАП 10, 11 синхронно со считыванием
сигнала с элементов приемника 1. Таким образом для каждого элемента приемника будет выставлен свой код
3
BY 1567 C1
компенсации дрейфа сигнала и свой код коррекции чувствительности, что в итоге приводит к компенсации
разброса параметров работоспособных фоточувствительных элементов приемника 1.
Дефектные элементы фотоприемника 1 фиксируются пороговым блоком 17 при поступлении на его вход
сигнала с выхода регулируемого усилителя 4 в установившемся режиме, т. е. после окончания формирования
кодов компенсации дрейфа и кодов коррекции чувствительности.
Если дефектные элементы характеризуются тем, что они не выдают никакого сигнала, то пороговый блок
строится на базе одного компаратора, на второй вход которого подано определенное пороговое напряжение. В режиме формирования кода коррекции чувствительности дефектные элементы будут зафиксированы пороговым
блоком 17, так как сигналы, соответствующие им, не достигнут порогового напряжения. Если в фотоприемнике 1 имеются также дефектные элементы, дающие постоянный не изменяющийся от величины излучения
сигнал достаточно большой величины, который не может быть скомпенсирован на выходе сумматора 4, то
пороговый блок 17 строится на базе двух компараторов, объединенных по выходу элементов ИЛИ. При этом
первый компаратор работает только в режиме формирования кода коррекции чувствительности, а второй
компаратор - только в режиме формирования компенсации дрейфа сигнала с целью фиксации превышения
входным сигналом небольшого уровня напряжения. Срабатывание второго компаратора свидетельствует о
считывании в данный момент времени сигнала с дефектного элемента. Одновременно информация о дефектных элементах (в виде логического "0" или логической "1") с выхода порогового блока 17 поступает на
вход блока 7 оперативной памяти и записывается в ячейки, относящиеся к этим элементам приемника 1.
В режиме коррекции, в течение которого формируется рабочий информационный видеосигнал, блок 7 оперативной памяти переводится в режим считывания информации о дефектных элементах. Эта информация в
виде логического "0" или логической "1" поступает на управляющий вход блока 18 выборки и хранения, на
основной вход которого поступает видеосигнал с выхода регулируемого усилителя. Блок 18 выборки и хранения осуществляет выборку видеосигнала с частотой считывания сигнала с элементов фотоприемника 1. В
момент времени, приходящийся на считывание сигнала с дефектного элемента, появляется сигнал с выхода
блока 7 оперативной памяти, под действием которого запрещается осуществление выборки видеосигнала блоком
18. В результате этого на выходе блока 18 сохраняется сигнал, соответствующий предыдущему элементу фотоприемника 1. Таким образом происходит замена сигнала от дефектного элемента на сигнал от предыдущего
элемента, т. е. искусственное восстановление сигналов дефектных элементов.
Блок 18 выборки и хранения может быть построен на базе параллельного аналого-цифрового преобразователя (АЦП) и подключенного к его выходу регистра, причем управляющим входом этого блока будет служить вход разрешения параллельной записи регистра. Блок 18 может также содержать элемент задержки
управляющего сигнала в связи с задержкой информации в АЦП. Возможно построение блока 18 на базе аналогового ключа, запоминающего конденсатора, выходного повторителя напряжения, элемента И, выходом
подключенного к управляющему входу ключа (блок выборки и хранения аналогового типа). В данном варианте построения блока 18 его управляющим входом будет служить один из входов элемента И, другой вход
которого служит для поступления импульсов с частотой считывания сигнала с элементов фотоприемника 1.
Откорректированный видеосигнал в режиме коррекции присутствует на выходе блока 18 (выход 1). Информация о дефектных элементах может быть снята с выхода блока 7 оперативной памяти (выход 2).
Разброс параметров элементов, вызванный изменением внешних условий эксплуатации, также компенсируется. Если в процессе эксплуатации приемника 1 возникли новые дефектные элементы, то сигналы от
них также искусственно восстанавливаются. Необходимый уровень выходного сигнала рассматриваемого
устройства может быть установлен путем изменения опорного напряжения источника 12. Очередность режимов работы в течение периода формирования кадра не имеет существенного значения и зависит от построения системы, в которую входит устройство.
Cоставитель Л.З.Униговская
Редактор Т.А.Лущаковская
Корректор Т.Н.Никитина
Заказ 3123
Тираж 20 экз.
Государственный патентный комитет Республики Беларусь.
220072, г. Минск, проспект Ф. Скорины, 66.
4
Документ
Категория
Без категории
Просмотров
0
Размер файла
144 Кб
Теги
by1567, патент
1/--страниц
Пожаловаться на содержимое документа