close

Вход

Забыли?

вход по аккаунту

?

Патент BY2627

код для вставкиСкачать
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К ПАТЕНТУ
РЕСПУБЛИКА БЕЛАРУСЬ
(19)
BY (11) 2627
(13)
C1
6
(51) G 06F 7/50
(12)
ГОСУДАРСТВЕННЫЙ ПАТЕНТНЫЙ
КОМИТЕТ РЕСПУБЛИКИ БЕЛАРУСЬ
(54)
ОДНОРАЗРЯДНЫЙ ДЕСЯТИЧНЫЙ СУММАТОР
(21) Номер заявки: 960199
(22) 1996.04.19
(46) 1999.03.30
(71) Заявитель: Белорусский
государственный
университет (BY)
(72) Авторы: Авгуль
Л.Б.,
Курносенко
С.В.,
Петроченко А.С., Супрун В.П. (BY)
(73) Патентообладатель: Белорусский государственный
университет (BY)
(57)
Одноразрядный десятичный сумматор, содержащий пять элементов сложения по модулю два и четыре элемента И, отличающийся тем, что дополнительно введены шестой и седьмой элементы сложения по модулю два, пятый, шестой, седьмой и восьмой элементы И, два элемента ЗАПРЕТ, мажоритарный элемент с порогом два, мажоритарный элемент с порогом четыре, мажоритарный элемент с порогом шесть и два элемента ИЛИ-НЕ, i-й вход jго из которых (i=1,2; j=1,2) соединен с i-м входом j-го элемента сложения по модулю два, i-м входом j-го элемента
И и входом j-го разряда i-го операнда, вход третьего разряда i-го операнда соединен с (2i-1)-м и 2i-м входами мажоритарного элемента с порогом два, (2i-1)-м и 2i-м входами мажоритарного элемента с порогом четыре
Фиг. 1
BY 2627 C1
и (2i-1)-м и 2i-м входами мажоритарного элемента с порогом шесть, вход четвертого разряда i-го операнда соединен с (i+4)-м входом мажоритарного элемента с порогом два, (i+4)-м входом мажоритарного элемента с порогом
четыре, (i+4)-м входом мажоритарного элемента с порогом шесть и i-м входом третьего элемента сложения по модулю два, вход переноса из младшего десятичного разряда соединен с седьмым входом мажоритарного элемента с
порогом два, седьмым входом мажоритарного элемента с порогом четыре, седьмым входом мажоритарного элемента с порогом шесть и третьим входом третьего элемента сложения по модулю два, выход первого элемента
ИЛИ-НЕ соединен с первым входом третьего элемента И, первым входом четвертого элемента И, первым входом
четвертого элемента сложения по модулю два и первым входом пятого элемента сложения по модулю два, выход
второго элемента ИЛИ-НЕ соединен с первым прямым входом первого элемента ЗАПРЕТ и вторым входом четвертого элемента И, выход первого элемента сложения по модулю два соединен со вторым прямым входом первого элемента ЗАПРЕТ и первым прямым входом второго элемента ЗАПРЕТ, выход второго элемента сложения по
модулю два соединен с первым входом пятого элемента И, вторым входом третьего элемента И, вторым прямым
входом второго элемента ЗАПРЕТ и первым входом шестого элемента сложения по модулю два, выход первого
элемента И соединен с первым входом шестого элемента И и вторым входом шестого элемента сложения по модулю два, выход второго элемента И соединен с первым входом седьмого элемента И, первым входом восьмого
элемента И и первым входом седьмого элемента сложения по модулю два, выход мажоритарного элемента с порогом два соединен со вторым входом шестого элемента И, вторым входом седьмого элемента И, входом запрета
первого элемента ЗАПРЕТ, входом запрета второго элемента ЗАПРЕТ и вторым входом пятого элемента сложения по модулю два, выход мажоритарного элемента с порогом четыре соединен с третьим входом третьего элемента И, третьим входом четвертого элемента И и третьим входом пятого элемента сложения по модулю два, выход мажоритарного элемента с порогом шесть соединен со вторым входом пятого элемента И, вторым входом
восьмого элемента И и четвертым входом пятого элемента сложения по модулю два, выход пятого элемента И соединен со вторым входом седьмого элемента сложения по модулю два, пятым входом пятого элемента сложения
по модулю два и вторым входом четвертого элемента сложения по модулю два, инверсный выход которого соединен с выходом переноса сумматора, а третий вход соединен с выходом первого элемента ЗАПРЕТ, третьим входом седьмого элемента сложения по модулю два и шестым входом пятого элемента сложения по модулю два, четвертый вход соединен с выходом седьмого элемента И, четвертым входом седьмого элемента сложения по модулю
два и седьмым входом пятого элемента сложения по модулю два, выход третьего элемента И соединен с третьим
входом шестого элемента сложения по модулю два и пятым входом седьмого элемента сложения по модулю два,
выход которого соединен с выходом первого разряда суммы сумматора, а шестой вход соединен с выходом шестого элемента И и четвертым входом шестого элемента сложения по модулю два, пятый вход которого соединен с
выходом четвертого элемента И, шестой вход - с выходом восьмого элемента И, седьмой вход - с выходом второго
элемента ЗАПРЕТ, а выход - с выходом второго разряда суммы сумматора, выход третьего разряда суммы которого соединен с инверсным выходом пятого элемента сложения по модулю два, выход четвертого разряда суммы соединен с выходом третьего элемента сложения по модулю два.
(56)
1.А.с. СССР 1208550, МПК G 06F 7/50. 1986.
2.А.с. СССР 1464155, МПК G 06F 7/50. 1989 (прототип).
Изобретение относится к вычислительной технике и микроэлектронике и предназначено для построения
арифметическо - логических устройств высокопроизводительных ЭВМ и спецпроцессоров, выполняющих
обработку двоично-десятичных чисел.
Известен двоично-десятичный сумматор, содержащий в каждом разряде 2 тетрадных двоичных сумматора, узел коррекции, элемент И, 5 элементов ИЛИ, 2 элемента сложения по модулю два [1].
Недостатком сумматора является низкое быстродействие.
Наиболее близким по функциональным возможностям и конструкции техническим решением к предлагаемому является одноразрядный десятичный сумматор, содержащий четырехразрядный двоичный сумматор, четыре элемента И, элемент ИЛИ, элемент НЕ и пять элементов сложения по модулю два [2].
Недостатком известного одноразрядного десятичного сумматора является низкое быстродействие.
Изобретение направлено на решение задачи повышения быстродействия одноразрядного десятичного
сумматора.
Поставленная задача решается тем, что в одноразрядный десятичный сумматор, содержащий пять элементов сложения по модулю два и четыре элемента И, согласно изобретению дополнительно введены шестой и седьмой элементы сложения по модулю два, пятый, шестой, седьмой и восьмой элементы И, два элемента ЗАПРЕТ, мажоритарный элемент с порогом два, мажоритарный элемент с порогом четыре,
мажоритарный элемент с порогом шесть и два элемента ИЛИ-НЕ, i-й вход j-го из которых (i=1,2; j=l,2) соединен с i-м входом j-го элемента сложения по модулю два, i-м входом j-го ∋лемента И и входом j-го разряда
i-го операнда, вход третьего разряда i-го операнда соединен с (2i-1)-м и 2i-м входами мажоритарного эле2
BY 2627 C1
мента с порогом два, (2i-1)-м и 2i-м входами мажоритарного элемента с порогом четыре и (2i-1)-м и 2i-м
входами мажоритарного элемента с порогом шесть, вход четвертого разряда i-го операнда соединен с (i+4)-м
входом мажоритарного элемента с порогом два, (i+4)-м входом мажоритарного элемента с порогом четыре,
(i+4)-м входом мажоритарного элемента с порогом шесть и i-м входом третьего элемента сложения по модулю два, вход переноса из младшего десятичного разряда соединен с седьмым входом мажоритарного элемента с порогом два, седьмым входом мажоритарного элемента с порогом четыре, седьмым входом мажоритарного элемента с порогом шесть и третьим входом третьего элемента сложения по модулю два, выход
первого элемента ИЛИ-НЕ соединен с первым входом третьего элемента И, первым входом четвертого элемента И, первым входом четвертого элемента сложения по модулю два и первым входом пятого элемента
сложения по модулю два, выход второго элемента ИЛИ-НЕ соединен с первым прямым входом первого элемента ЗАПРЕТ и вторым входом четвертого элемента И, выход первого элемента сложения по модулю два
соединен со вторым прямым входом первого элемента ЗАПРЕТ и первым прямым входом второго элемента
ЗАПРЕТ, выход второго элемента сложения по модулю два соединен с первым входом пятого элемента И,
вторым входом третьего элемента И, вторым прямым входом второго элемента ЗАПРЕТ и первым входом
шестого элемента сложения по модулю два, выход первого элемента И соединен с первым входом шестого
элемента И и вторым входом шестого элемента сложения по модулю два, выход второго элемента И соединен с первым входом седьмого элемента И, первым входом восьмого элемента И и первым входом седьмого
элемента сложения по модулю два, выход мажоритарного элемента с порогом два соединен со вторым входом шестого элемента И, вторым входом седьмого элемента И, входом запрета первого элемента ЗАПРЕТ,
входом запрета второго элемента ЗАПРЕТ и вторым входом пятого элемента сложения по модулю два, выход мажоритарного элемента с порогом четыре соединен с третьим входом третьего элемента И, третьим
входом четвертого элемента И и третьим входом пятого элемента сложения по модулю два, выход мажоритарного элемента с порогом шесть соединен со вторым входом пятого элемента И, вторым входом восьмого
элемента И и четвертым входом пятого элемента сложения по модулю два, выход пятого элемента И соединен со вторым входом седьмого элемента сложения по модулю два, пятым входом пятого элемента сложения по модулю два и вторым входом четвертого элемента сложения по модулю два, инверсный выход которого соединен с выходом переноса сумматора, а третий вход соединен с выходом первого элемента
ЗАПРЕТ, третьим входом седьмого элемента сложения по модулю два и шестым входом пятого элемента
сложения по модулю два, четвертый вход соединен с выходом седьмого элемента И, четвертым входом
седьмого элемента сложения по модулю два и седьмым входом пятого элемента сложения по модулю два,
выход третьего элемента И соединен с третьим входом шестого элемента сложения по модулю два и пятым
входом седьмого элемента сложения по модулю два, выход которого соединен с выходом первого разряда
суммы сумматора, а шестой вход соединен с выходом шестого элемента И и четвертым входом шестого
элемента сложения по модулю два, пятый вход которого соединен с выходом четвертого элемента И, шестой
вход - с выходом восьмого элемента И, седьмой вход - с выходом второго элемента ЗАПРЕТ, а выход - с выходом второго разряда суммы сумматора, выход третьего разряда суммы которого соединен с инверсным
выходом пятого элемента сложения по модулю два, выход четвертого разряда суммы соединен с выходом
третьего элемента сложения по модулю два.
На чертеже (фиг. 1) представлена функциональная схема одноразрядного десятичного сумматора.
Сумматор содержит два элемента ИЛИ-НЕ 1 и 2, семь элементов сложения по модулю два 3-9, восемь
элементов И 10-17, мажоритарный элемент с порогом два 18, мажоритарный элемент с порогом четыре 19,
мажоритарный элемент с порогом шесть 20, два элемента ЗАПРЕТ 21 и 22, входы разрядов 23-26 первого
десятичного операнда, входы разрядов 27-30 второго десятичного операнда, вход переноса 31 из младшего
десятичного разряда, выход переноса 32 в старший десятичный разряд, выходы разрядов суммы 33-36.
Одноразрядный десятичный сумматор работает следующим образом.
На входы 23, 24. 25 и 26 поступают соответственно первый х1, второй х2, третий х3 и четвертый х4
разряды первого операнда Х = 8х1 + 4x2 + 2х3 + х4; на- входы 27, 28, 29 и 30- соответственно первый y1,
второй y2, третий yз и четвертый у4 разряды второго операнда
Y = 8y1 + 4y2 + 2уз + у4 на вход 31 - перенос сr из соседнего младшего десятичного разряда.
На выходе 32 формируется перенос CR в соседний старший десятичный разряд, на выходах 33, 34, 35 и
36- соответственно значения первого s1, второго s2, третьего s3 и четвертого s4 разрядов суммы S = 8s1 + 4s2 +
2s3 + s4.
Таким образом, сумматор выполняет сложение двух десятичных цифр с учетом переноса из соседнего
младшего десятичного разряда.
Работа одноразрядного десятичного сумматора описывается приводимой ниже таблицей (фиг. 2).
Достоинством одноразрядного десятичного сумматора является высокое быстродействие, которое определяется глубиной схемы и равно 3τ, где τ - задержка на вентиль.
3
BY 2627 C1
Cr + X + Y
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
S = 8s1 + 4s2 + 2s3 + s4
CR
32
s1/33
s2/34
s3/35
s4/36
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
0
0
0
0
0
0
0
0
1
1
0
0
0
0
1
1
1
1
0
0
0
0
0
0
1
1
1
1
0
0
0
0
1
1
0
0
1
1
0
0
0
0
1
1
0
0
1
1
0
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
Фиг. 2
Государственный патентный комитет Республики Беларусь.
220072, г. Минск, проспект Ф. Скорины, 66.
Документ
Категория
Без категории
Просмотров
0
Размер файла
115 Кб
Теги
by2627, патент
1/--страниц
Пожаловаться на содержимое документа