close

Вход

Забыли?

вход по аккаунту

?

Патент BY5352

код для вставкиСкачать
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К ПАТЕНТУ
РЕСПУБЛИКА БЕЛАРУСЬ
BY (11) 5352
(13) C1
(19)
7
(51) G 06F 7/49, 7/50
(12)
НАЦИОНАЛЬНЫЙ ЦЕНТР
ИНТЕЛЛЕКТУАЛЬНОЙ
СОБСТВЕННОСТИ
(54)
МНОГОВХОДОВЫЙ ОДНОРАЗРЯДНЫЙ СУММАТОР
ПО МОДУЛЮ ТРИ
(21) Номер заявки: a 19990431
(22) 1999.04.29
(46) 2003.09.30
(71) Заявитель: Белорусский государственный университет (BY)
(72) Авторы: Авгуль Леонид Болеславович;
Супрун Валерий Павлович (BY)
(73) Патентообладатель: Белорусский государственный университет (BY)
BY 5352 C1
(57)
Многовходовый одноразрядный сумматор по модулю три, содержащий три элемента сложения по модулю два и n/2 мажоритарных элементов (n - разрядность входного слова, n = 6k,
k = 1, 2, 3,…), i-й (i = 1, 2,…, n/2) из которых имеет порог, равный 2i, а eгo j-й (j = 1, 2,…, n) вход
соединен c j-м входом первого элемента сложения по модулю два и j-м входом сумматора, первый и второй выходы которого соединены с выходами второго и третьего элементов сложения
по модулю два соответственно, отличающийся тем, что содержит две группы элементов ЗАПРЕТ по n/3 элементов в каждой, причем прямой вход t-гo (t = 1, 2,…, k) элемента ЗАПРЕТ
первой группы соединен с выходом (3t-2)-гo мажоритарного элемента, а его вход запрета соединен с выходом (3t-l)-го мажоритарного элемента, первый прямой вход (k + t)-гo элемента
ЗАПРЕТ первой группы соединен с выходом (3t-2)-гo мажоритарного элемента, второй прямой
BY 5352 C1
вход соединен с выходом первого элемента сложения по модулю два, а вход запрета соединен с
выходом 3t-гo мажоритарного элемента, прямой вход t-гo элемента ЗАПРЕТ второй группы
соединен с выходом (3t-l)-гo мажоритарного элемента, а его вход запрета соединен с выходом
3t-гo мажоритарного элемента, первый прямой вход (k + t)-гo элемента ЗАПРЕТ второй группы
соединен с выходом (3t-2)-гo мажоритарного элемента, второй прямой вход соединен с выходом первого элемента сложения по модулю два, а вход запрета соединен с выходом (3t-l)-гo
мажоритарного элемента, выход s-гo (s = 1, 2,…, 2k) элемента ЗАПРЕТ L-ой (L = 1, 2) группы
соединен с s-м входом (L + 1)-го элемента сложения по модулю два, (2k + 1)-й вход третьего
элемента сложения по модулю два соединен с выходом первого элемента сложения по модулю
два.
(56)
RU 2047216 C1, 1995.
BY 2305 C1, 1998.
RU 2021630 C1, 1994.
SU 1827671 A1, 1993.
JP 02207323 A, 1990.
EP 0353041 A2, 1990.
JP 01304532 A, 1989.
JP 62084336 A, 1987.
Изобретение относится к вычислительной технике и микроэлектронике и может быть
использовано для построения систем аппаратурного контроля и вычислительных устройств, реализующих алгоритмы модулярной арифметики.
Известно устройство для формирования остатка по модулю три, содержащее два блока вычисления симметрических булевых функций, четыре элемента ИЛИ и сумматор по
модулю три [1]. Устройство формирует двухразрядный код результата свертки по модулю
три входного n-разрядного позиционного кода.
Недостатком устройства является низкое быстродействие, определяемое большой глубиной схемы.
Наиболее близким по конструкции и функциональным возможностям техническим
решением к предлагаемому является многовходовый одноразрядный сумматор, содержащий k элементов сложения по модулю два (k = [log2n], n - разрядность входного слова) и p
мажоритарных элементов (p = [n/2]), i-й из которых (i = 1, 2,…, p) имеет порог, равный 2i
[2]. Сумматор формирует позиционный двоичный код числа единиц, содержащихся во
входном двоичном слове.
Недостатком известного многовходового одноразрядного сумматора является невозможность вычисления суммы по модулю три числа единиц, содержащихся во входном
двоичном слове.
Изобретение направлено на решение задачи расширения функциональных возможностей многовходового одноразрядного сумматора за счет вычисления суммы по модулю
три числа единиц, содержащихся во входном двоичном слове.
Названный технический результат достигается путем введения в состав сумматора дополнительно двух групп элементов ЗАПРЕТ, а также изменением связей между элементами сумматора.
Многовходовый одноразрядный сумматор по модулю три содержит три элемента
сложения по модулю два и n/2 мажоритарных элементов (n - разрядность входного слова,
n = 6k, k = 1, 2, 3,…). При этом i-й (i = 1, 2,…, n/2) мажоритарный элемент имеет порог,
равный 2i, а его j-й (j = 1, 2,…, n) вход соединен с j-м входом первого элемента сложения
2
BY 5352 C1
по модулю два и j-м входом сумматора. Первый и второй выходы сумматора соединены с
выходами второго и третьего элементов сложения по модулю два соответственно.
В отличие от прототипа сумматор содержит две группы элементов ЗАПРЕТ по n/3
элементов в каждой.
Прямой вход t-го (t = 1, 2,…, k) элемента ЗАПРЕТ первой группы соединен с выходом
(3t-2)-го мажоритарного элемента, а его вход запрета соединен с выходом (3t-1)-го мажоритарного элемента. Первый прямой вход (k + t)-го элемента ЗАПРЕТ первой группы соединен с выходом (3t-2)-го мажоритарного элемента, второй прямой вход соединен с
выходом первого элемента сложения по модулю два, а вход запрета соединен с выходом
3t -го мажоритарного элемента.
Прямой вход t-го элемента ЗАПРЕТ второй группы соединен с выходом (3t-1)-го мажоритарного элемента, а его вход запрета соединен с выходом 3t-го мажоритарного элемента. Первый прямой вход (k + t)-го элемента ЗАПРЕТ второй группы соединен с
выходом (3t-2)-го мажоритарного элемента, второй прямой вход соединен с выходом первого элемента сложения по модулю два, а вход запрета соединен с выходом (3t-1)-го мажоритарного элемента.
Выход s-го (s = 1, 2,…, 2k) элемента ЗАПРЕТ L-й (L = 1, 2) группы соединен с s-м
входом (L + 1)-го элемента сложения по модулю два, (2k + 1)-й вход третьего элемента
сложения по модулю два соединен с выходом первого элемента сложения по модулю два.
На чертеже (фиг. 1) представлена схема предлагаемого многовходового одноразрядного сумматора по модулю при n = 12 (k = 2).
Сумматор содержит три элемента сложения по модулю два 1, 2 и 3, n/2 = 6 мажоритарных элементов 4-9 с порогами два, четыре, шесть, восемь, десять и двенадцать соответственно, 4k = 8 элементов ЗАПРЕТ 10-17 (2k = 4 элемента первой группы 11, 13, 15 и
17; 2k = 4 элемента второй группы 10, 12, 14 и 16), n = 12 входов 18-29, два выхода 30 и
31.
Многовходовый одноразрядный сумматор по модулю три работает следующим образом.
На входы 18-29 подаются двоичные переменные x1 – x12 (в произвольном порядке), на
выходах 30 и 31 реализуются соответственно булевы функции r1 и r2 результата, значения
которых составляют позиционный двоичный код суммы по модулю три R = 2r1 + r2 числа
единиц V(X), содержащихся во входном слове X = (x1, x2,…, x12):
R = V(X)mod3 = (x1 + х2 + … + x12)mod3 = 2r1 + r2.
Схема сумматора (фиг. 1) построена в соответствии со следующими соотношениями:
r1 = M2 M 4 ⊕ M2 M 6L ⊕ M8 M 10 ⊕ M8 M 12L;
r2 = L ⊕ M2 M 4L ⊕ М4 М 6 ⊕ M8 M
10L
⊕ M10 M
12,
где L = xl ⊕ х2 ⊕…⊕ х12;
Mh - функция, реализуемая мажоритарным элементом с порогом h, которая определяется следующим образом (h∈(2, 4, 6, 8, 10, 12}):
1, если x1 + x 2 + ! + x12 ≥ h;
M h = M h ( x1 , x 2 , !, x12 ) =
0, если x1 + x 2 + ! + x12 < h.
Работа многовходового одноразрядного сумматора по модулю три поясняется приводимой ниже таблицей (фиг. 2).
Без потери общности формула изобретения составлена для значений n, кратных шести
(n = 6k, k = 1, 2, 3,…). Структура сумматора для других значений n получается из устройства при числе входов, равном n = 6]n/6[, путем удаления избыточных логических элементов и межсоединений в схеме.
Достоинствами многовходового одноразрядного сумматора по модулю три является
простая конструкция, высокое быстродействие и широкая область применения.
3
BY 5352 C1
Источники информации:
1. Патент РФ 2045770, 1995.
2. Патент РФ 2047216, 1995.
Таблица работы многовходового одноразрядного сумматора по модулю три
R = V(X)mod3 = 2r1 + r2
r1/30
r2/31
0
0
0
1
1
0
0
0
0
1
1
0
0
0
0
1
1
0
0
0
0
1
1
0
0
0
V(X) = x1 + x2 +…+ x12
Входы 18-29
0
1
2
3
4
5
6
7
8
9
10
11
12
Фиг. 2
Национальный центр интеллектуальной собственности.
220034, г. Минск, ул. Козлова, 20.
4
Документ
Категория
Без категории
Просмотров
0
Размер файла
124 Кб
Теги
by5352, патент
1/--страниц
Пожаловаться на содержимое документа