close

Вход

Забыли?

вход по аккаунту

?

ДЗ1

код для вставкиСкачать

Министерство образования и науки Российской Федерации
Калужский филиал федерального государственного бюджетного образовательного учреждения высшего профессионального образования
"Московский государственный технический университет имени Н.Э. Баумана"
(КФ МГТУ им. Н.Э. Баумана)
ФАКУЛЬТЕТ"ЭИУК"КАФЕДРА"Компьютерные системы и сети"
О Т Ч Е Т
ДОМАШНЕЕ ЗАДАНИЕ №1
ДИСЦИПЛИНА:"Информационные системы общего назначения"ТЕМА: "Разработка умножителя в пакете WebPACK ISE"
Выполнил: студент гр. ЭВМ-91Салтыков В.С.____________________
Проверил:Онуфриева Т.А._________________
Калуга, 2013 г.
Цель работы:
- знакомство с современными средствами САПР в области цифровой электроники;
- практическое освоение методики проектирования цифровых устройств на современной элементной базе (ПЛИС) с применением средств автоматизированного проектирования - пакета WebPACK ISE.
Задача:
Спроектировать делитель двоичных чисел в среде WebPACK ISE, используя алгоритм деления чисел.
Данные:
Регистр - 8 разряда;
Сумматор - 8 разряда;
Шина данных - 8 разрядов.
Рис. 1. Структура АЛУ для деления чисел
Основные элементы структуры АЛУ:
1. Шн. Вх. - шина входа
2. Рг 1, Рг 2 и Рг 2' - входные регистры АЛУ
3. Тзн 1 - триггер знака
4. Рг А и Рг В - входные регистры сумматора
5. СМ - 7-миразрядный сумматор дополнительного кода
6. Рг СМ - выходной регистр сумматора
Схема делителя, выполненная в пакете WebPack ISE:
Рис. 1. Схема делителя
Элементы схемы:
CB4CE - 4-рёх разрядный счётчик;
D4_16E - дешифратор (4 разряда на входе, 16 на выходе);
FD8 - входные регистры АЛУ;
SR8CLE - сдвиговый регистр делимого, и сдвиговый регистр сумматора;
FD8RE - входные регистры сумматора;
ADD8 - сумматор.
Описание работы схемы:
Счётчик и дешифратор образуют "устройство управления", которое вырабатывает такты для работы всей схемы. С входной шины (IN_BUS(7:0)) на два регистр делимого и регистр делителя поступают два двоичных числа. Анализируется младший разряд регистра делителя: если он = 0 то содержимое регистра сумма частичных произведений сдвигается на 1 разряд вправо, если = 1, то к из суммы частичных произведений вычитается значение регистра делителя, и затем сдвигается вправо на 1 разряд. Это повторяется для всех цифровых разрядов множителя. После чего на выходную шину (OUT_BUS(7:0)) подаётся частное из регистра суммы частичных произведений.
Документ
Категория
Рефераты
Просмотров
28
Размер файла
245 Кб
Теги
дз1
1/--страниц
Пожаловаться на содержимое документа