close

Вход

Забыли?

вход по аккаунту

?

Патент BY5472

код для вставкиСкачать
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К ПАТЕНТУ
РЕСПУБЛИКА БЕЛАРУСЬ
BY (11) 5472
(13) C1
(19)
7
(51) G 06F 7/50
(12)
НАЦИОНАЛЬНЫЙ ЦЕНТР
ИНТЕЛЛЕКТУАЛЬНОЙ
СОБСТВЕННОСТИ
(54)
УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ ЧИСЕЛ
В ПОСЛЕДОВАТЕЛЬНОМ КОДЕ
(21) Номер заявки: a 20000525
(22) 2000.06.06
(46) 2003.09.30
(71) Заявитель: Белорусский государственный университет (BY)
(72) Авторы: Авгуль Леонид Болеславович;
Булаш Юрий Леонидович; Петроченко
Андрей Сергеевич; Супрун Валерий
Павлович (BY)
(73) Патентообладатель: Белорусский государственный университет (BY)
BY 5472 C1
(57)
Устройство для сложения чисел в последовательном коде, содержащее первый и второй
D-триггеры, входы установки в ноль которых соединены со входом начальной установки
устройства, а входы синхронизации соединены со входом синхронизации устройства, отличающееся тем, что дополнительно содержит третий и четвертый D-триггеры, два элемента
Фиг. 1
BY 5472 C1
сложения по модулю два, мажоритарный элемент с порогом два, мажоритарный элемент с
порогом четыре, мажоритарный элемент с порогом шесть и мажоритарный элемент с порогом восемь, i-й (i = 1,8 ) вход которого соединен с i-м информационным входом устройства, i-м входом мажоритарного элемента с порогом два, i-м входом мажоритарного
элемента с порогом четыре, i-м входом мажоритарного элемента с порогом шесть и i-м
входом первого элемента сложения по модулю два, (j + 8)-й (j = 1,3 ) вход которого соединен с выходом j-го D-триггера, (j + 8)-м входом мажоритарного элемента с порогом два,
(j + 8)-м входом мажоритарного элемента с порогом четыре, (j + 8)-м входом мажоритарного элемента с порогом шесть и (j + 8)-м входом мажоритарного элемента с порогом восемь, выход которого соединен с первым входом второго элемента сложения по модулю
два, второй вход которого соединен с выходом мажоритарного элемента с порогом четыре, третий вход соединен с выходом мажоритарного элемента с порогом шесть и информационным входом четвертого D-триггера, а выход соединен с информационным входом
первого D-триггера, выход мажоритарного элемента с порогом два соединен с информационным входом второго D-триггера, информационный вход третьего D-триггера соединен с выходом четвертого D-триггера, вход установки в ноль которого соединен со
входом установки в ноль третьего D-триггера и входом начальной установки устройства,
вход синхронизации соединен со входом синхронизации третьего D-триггера и входом
синхронизации устройства.
(56)
SU 1714589 A1, 1992.
RU 2047216 C1, 1995.
SU 1783516 A1, 1992.
US 5548546 A, 1996.
JP 04128922 A, 1992.
Изобретение относится к вычислительной технике и микроэлектронике и может быть
использовано для построения быстродействующих арифметических устройств ЭВМ и
специализированных процессоров.
Известно устройство для сложения четырех двоичных чисел в последовательном коде,
содержащее три одноразрядных двоичных сумматора и два триггера [1].
Недостатком устройства являются ограниченные функциональные возможности, так
как оно не выполняет сложение более четырех двоичных чисел, представленных в последовательном коде.
Наиболее близким по конструкции и функциональным возможностям техническим
решением к предлагаемому является устройство для сложения N двоичных чисел в последовательном коде (многовходовое последовательное суммирующее устройство), содержащее (N-1)-разрядный параллельный (буферный) регистр и дерево одноразрядных
двоичных сумматоров [2].
Недостатком известного устройства является высокая конструктивная сложность. Так,
например, при N = 6 известное устройство содержит пять триггеров, образующих буферный регистр, и шесть одноразрядных двоичных сумматоров.
Изобретение направлено на решение задачи упрощения конструкции устройства для
сложения чисел в последовательном коде.
Названный технический результат достигается путем введения в состав устройства
дополнительно двух элементов сложения по модулю два и четырех мажоритарных элементов, а также изменением связей между элементами устройства.
Устройство для сложения чисел в последовательном коде содержит первый и второй
D-триггеры, входы установки в ноль которых соединены с входом начальной установки
устройства, а входы синхронизации соединены с входом синхронизации устройства.
2
BY 5472 C1
В отличие от прототипа, устройство дополнительно содержит третий и четвертый Dтриггеры, два элемента сложения по модулю два, мажоритарный элемент с порогом два,
мажоритарный элемент с порогом четыре, мажоритарный элемент с порогом шесть и мажоритарный элемент с порогом восемь. При этом i-й (i = 1,8 ) вход мажоритарного элемента с порогом восемь соединен с i-м информационным входом устройства, i-м входом
мажоритарного элемента с порогом два, i-м входом мажоритарного элемента с порогом
четыре, i-м входом мажоритарного элемента с порогом шесть и i-м входом первого элемента сложения по модулю два. В устройстве (j + 8)-й (j = 1,3 ) вход первого элемента
сложения по модулю два соединен с выходом j-го D-триггера, (j + 8)-м входом мажоритарного элемента с порогом два, (j + 8)-м входом мажоритарного элемента с порогом четыре, (j + 8)-м входом мажоритарного элемента с порогом шесть и (j + 8)-м входом
мажоритарного элемента с порогом восемь. Выход мажоритарного элемента с порогом
восемь соединен с первым входом второго элемента сложения по модулю два, второй
вход которого соединен с выходом мажоритарного элемента с порогом четыре, третий
вход соединен с выходом мажоритарного элемента с порогом шесть и информационным
входом четвертого D-триггера, а выход соединен с информационным входом первого Dтриггера. Выход мажоритарного элемента с порогом два соединен с информационным
входом второго D-триггера. Информационный вход третьего D-триггера соединен с выходом четвертого D-триггера, вход установки в ноль которого соединен с входом установки
в ноль третьего D-триггера и входом начальной установки устройства, вход синхронизации соединен с входом синхронизации третьего D-триггера и входом синхронизации устройства.
На фиг. 1 представлена схема устройства для сложения чисел в последовательном коде.
Устройство содержит два элемента сложения по модулю два 1 и 2, мажоритарный
элемент с порогом два 3, мажоритарный элемент с порогом четыре 4, мажоритарный элемент с порогом шесть 5, мажоритарный элемент с порогом восемь 6, четыре D-триггера 710, шесть информационных входов 11-16, вход начальной установки 17, вход синхронизации 18 и выход 19.
Отметим, что p-входовый мажоритарный элемент с порогом m (1≤m≤p) реализует
функцию Мmp = Mmp(zl,z2,...,zp), которая определяется следующим образом:
Mm
p =
1, если z1 + z 2 + ... + z p ≥ m;
0, если z1 + z 2 + ... + z p m,
где z1∈{0,1}, l = 1,2,..., р.
Устройство выполняет сложение шести n-разрядных двоичных чисел
Xj = x0j + 2xlj + 4x2j + ... + 2n-1xn-lj, j = 1,6 , представленных в последовательном коде:
S=
6
¦X j =
j =1
6
n −1
¦ ¦
j =1 t = 0
x tj 2 t =
n+2
¦ sk 2k ,
k=0
где xtj, sk∈{0,1}, t = 0, n − 1 , k = 0, n + 2 .
Разрядность суммы S равна n + 3 бит, и сложение выполняется за n + 3 тактов.
Принцип работы устройства заключается в потактном сложении одноразрядных двоичных чисел с одинаковыми весами и формировании на каждом такте очередного разряда
суммы и двоичного вектора переносов. При этом в каждом такте сложения участвуют девять одноразрядных двоичных чисел - шесть одноименных разрядов операндов, поступающих на информационные входы 11-16, и три одноразрядных переноса, хранящихся в
триггерах 8, 9 и 10 и сформированных на предыдущих тактах работы. Особенностью уст-
3
BY 5472 C1
ройства является то, что два переноса С1 и С2 имеют одинаковые веса, равные 21, а третий
перенос С3 имеет вес, равный 22 (вес очередного разряда суммы равен 20).
Перенос С1 формируется на выходе мажоритарного элемента с порогом два 3, перенос
С2 - на выходе элемента сложения по модулю два 2, перенос С3 - на выходе мажоритарного элемента с порогом шесть 5.
Переносы С1 и С2 задерживаются на один такт с помощью триггеров 8 и 9 соответственно, а перенос С3 - на два такта с помощью триггеров 7 и 10 (при сложении переносы
должны иметь одинаковые веса с очередными разрядами операндов).
Устройство для сложения чисел в последовательном коде работает следующим образом.
На вход начальной установки 17 подается импульс, обнуляющий триггеры 7-10.
На информационные входы 11-16 подаются последовательно во времени разряды
x0j,x1j,…,xn-l,j (j = 1,6 ) суммируемых чисел Х1-Х6 (х0j -младший разряд), сопровождаемые
серией из n тактовых импульсов, поступающих на вход синхронизации 18 устройства. После этого поступление данных на информационные входы 11-16 блокируется, а на вход
синхронизации 18 подаются дополнительно три тактовых импульса.
На выходе 19 устройства последовательно во времени формируются разряды
s0,s1,...,sn + 2 суммы S, начиная с младшего s0.
После (n + 3)-го тактового импульса устройство готово к выполнению сложения очередных шести чисел без предварительного обнуления триггеров 7-10.
Работа устройства иллюстрируется таблицей (фиг. 2), в которой представлены сигналы
на входах и выходе устройства, а также содержимое триггеров 8-10 при сложении шести
четырехразрядных двоичных чисел (n = 4) X1 = 1101, X2 = 1011, X3 = 1001, X4 = 1111,
X5 = 1100, X6 = 1111:
6
6
S = ¦X j = ¦
j =1
3
¦ x tj 2 t =
j =1 t = 0
6
¦ s k 2 k = 1101 + 1011 + 1001 + 1111 + 1100 + 1111 = 1001011.
k =0
Достоинствами устройства для сложения чисел в последовательном коде являются
простая конструкция, высокое быстродействие и отсутствие латентности при формировании результата.
Источники информации:
1. А.с. СССР 1783516, 1992.
2. А.с. СССР 1714589, 1992.
Фиг. 2
Национальный центр интеллектуальной собственности.
220034, г. Минск, ул. Козлова, 20.
4
Документ
Категория
Без категории
Просмотров
0
Размер файла
134 Кб
Теги
by5472, патент
1/--страниц
Пожаловаться на содержимое документа