close

Вход

Забыли?

вход по аккаунту

?

Патент BY5864

код для вставкиСкачать
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К ПАТЕНТУ
РЕСПУБЛИКА БЕЛАРУСЬ
BY (11) 5864
(13) C1
(19)
7
(51) G 01R 21/133,
(12)
G 06F 17/00
НАЦИОНАЛЬНЫЙ ЦЕНТР
ИНТЕЛЛЕКТУАЛЬНОЙ
СОБСТВЕННОСТИ
(54)
УСТРОЙСТВО ДЛЯ УЧЕТА ЭЛЕКТРОЭНЕРГИИ
(21) Номер заявки: a 19990822
(22) 1999.08.31
(46) 2004.03.30
(71) Заявители: Скубилин Михаил Демьянович; Письменов Александр Владимирович; Письменов Дмитрий
Александрович (RU)
(72) Авторы: Скубилин Михаил Демьянович;
Письменов Александр Владимирович;
Письменов Дмитрий Александрович
(RU)
(73) Патентообладатели: Скубилин Михаил
Демьянович; Письменов Александр
Владимирович; Письменов Дмитрий
Александрович (RU)
BY 5864 C1
(57)
Устройство для учета электроэнергии, содержащее генератор эталонных импульсов,
датчики текущих значений напряжения, тока, частоты, разности фаз и отклонения напряжения за поле допуска в единицу времени, счетчик импульсов, счетный вход которого соединен с выходом генератора импульсов, первый, второй, третий, четвертый, пятый и
шестой дешифраторы, умножитель, сумматор, распределитель импульсов, вход которого
соединен с выходом генератора импульсов, семнадцать групп элементов И, первый, второй, третий, четвертый, пятый, шестой, седьмой и восьмой регистры оперативной памяти,
блок индикации, первый, второй, третий и четвертый элементы ИЛИ, причем элементы И
первой, второй, третьей, четвертой, пятой и шестой групп первыми входами соединены с
выходами датчиков текущих значений напряжения, тока, частоты, разности фаз, отклонения
Фиг. 1
BY 5864 C1
напряжения за поле допуска в единицу времени и счетчика импульсов соответственно, а
вторыми входами соединены со вторым выходом распределителя импульсов, информационные входы первого, второго, третьего, четвертого, пятого и шестого регистров оперативной памяти соединены с выходами элементов И первой, второй, третьей, четвертой,
пятой и шестой групп соответственно, а входы обнуления первого, второго, третьего, четвертого, пятого и шестого регистров оперативной памяти соединены с первым выходом
распределителя импульсов, первый, второй, третий, четвертый, пятый и шестой дешифраторы входами соединены с выходами первого, второго, третьего, четвертого, пятого и
шестого регистров оперативной памяти соответственно, элементы И седьмой и девятой
групп первыми входами соединены с выходами первого и второго регистров оперативной
памяти соответственно, элементы И восьмой, десятой, одиннадцатой, двенадцатой, тринадцатой и четырнадцатой групп первыми входами соединены с выходами первого, второго,
третьего, четвертого, пятого и шестого дешифраторов соответственно, элементы И седьмой и восьмой групп вторыми входами соединены с третьим выходом распределителя
импульсов, элементы И девятой группы вторыми входами соединены с пятым выходом
распределителя импульсов, элементы И десятой группы вторыми входами соединены с
седьмым выходом распределителя импульсов, элементы И одиннадцатой группы вторыми
входами соединены с девятым выходом распределителя импульсов, элементы И двенадцатой группы вторыми входами соединены с одиннадцатым выходом распределителя
импульсов, элементы И тринадцатой группы вторыми входами соединены с тринадцатым
выходом распределителя импульсов, элементы И четырнадцатой группы вторыми входами соединены с пятнадцатым выходом распределителя импульсов, умножитель первыми
входами поразрядно соединен с выходами элементов И седьмой группы, а вторыми входами соединен с выходами элементов И восьмой, девятой, десятой, одиннадцатой, двенадцатой и четырнадцатой групп, первый элемент ИЛИ входами соединен с первым,
четвертым, восьмым и двенадцатым выходами распределителя импульсов, второй элемент
ИЛИ входами соединен с первым, шестым, десятым и четырнадцатым входами распределителя импульсов, третий элемент ИЛИ входами соединен с седьмым, одиннадцатым и
пятнадцатым выходами распределителя импульсов, четвертый элемент ИЛИ входами соединен с пятым и тринадцатым выходами распределителя импульсов, седьмой и восьмой
регистры оперативной памяти информационными входами поразрядно соединены с выходами умножителя, а входами обнуления соединены с выходами первого и второго элементов ИЛИ соответственно, элементы И пятнадцатой группы первыми входами поразрядно
соединены с выходами седьмого регистра памяти, а вторыми входами соединены с выходом третьего элемента ИЛИ, элементы И шестнадцатой и семнадцатой групп первыми
входами поразрядно соединены с выходом восьмого регистра оперативной памяти, а вторыми входами соединены с выходом четвертого элемента ИЛИ и с шестнадцатым выходом распределителя импульсов соответственно, элементы И пятнадцатой и шестнадцатой
групп выходами соединены поразрядно с первыми входами умножителя, а сумматор первыми информационными входами поразрядно соединен с выходами элементов И семнадцатой группы, отличающееся тем, что содержит пятый элемент ИЛИ, восемнадцатую
группу элементов И, девятый регистр оперативной памяти и формирователь импульсов,
причем первый и третий дешифраторы имеют сигнальные выходы, соединенные со входами пятого элемента ИЛИ, сумматор имеет вторые информационные входы и вход
управления, соединенный с выходом пятого элемента ИЛИ, элементы И восемнадцатой
группы первыми входами соединены с шестнадцатым выходом распределителя импульсов, девятый регистр оперативной памяти информационными входами поразрядно соединен с выходами сумматора, а выходами соединен со входами блока индикации и со
вторыми входами элементов И восемнадцатой группы, выходы которых поразрядно соединены со вторыми информационными входами сумматора, и формирователь импульсов
входами соединен с шестнадцатым выходом распределителя импульсов, а выходом соединен со входом обнуления девятого регистра оперативной памяти.
2
BY 5864 C1
(56)
SU 1455346 A1, 1989.
SU 1337906 A1, 1987.
RU 2052824 C1, 1996.
RU 94001563 A1, 1996.
EP 0462045 A, 1991.
DE 19513534 A1, 1996.
Изобретение относится к вычислительной технике и может быть использовано при
построении автоматизированных систем учета и контроля электроэнергии.
Известно "устройство для контроля параметров электрической энергии" [1], содержащее генератор импульсов, счетчик импульсов и индикатор, вход которого соединен с выходом сумматора, три аналого-цифровых преобразователя (АЦП), преобразователь времякод (ПВК), три умножителя и элемент задержки, выход которого соединен со входом
управления сумматора, информационный вход первого АЦП является первым информационным входом устройства, информационные входы второго и третьего АЦП соединены
со вторым информационным входом устройства, выход генератора импульсов соединен
со входом элемента задержки, счетным входом счетчика и со входами управления всех
АЦП, первые и вторые входы первого умножителя соединены соответственно с выходами
первого и второго АЦП, первые и вторые входы второго умножителя соединены соответственно с выходами первого умножителя и третьего АЦП, первые и вторые входы третьего умножителя соединены соответственно с выходами второго умножителя и ПВК, входы
которого соединены с выходами счетчика импульсов, а выходы третьего умножителя соединены с информационными входами сумматора.
Известно "устройство для учета электроэнергии" [2], содержащее генератор импульсов, датчики текущих значений напряжения, тока и частоты, счетчик импульсов, счетный
вход которого соединен с выходом генератора импульсов, шесть дешифраторов, умножитель, сумматор, блок индикации, распределитель импульсов, вход которого соединен с
выходом генератора импульсов, датчики текущих значений напряжения, тока, разности
фаз и отклонения напряжения за поле допуска, семнадцать групп элементов И, восемь регистров оперативной памяти и четыре элемента ИЛИ, причем первые входы элементов И
групп с первую по шестую соединены соответственно с выходами датчиков напряжения,
тока, частоты, разности фаз и отклонения напряжения за поле допуска и с выходом счетчика импульсов, выходы элементов И групп с первой по шестую соединены со входами
регистров оперативной памяти с первого по шестой соответственно, входы сброса которых
соединены с первым выходом распределителя импульсов и с первыми входами первого и
второго элементов ИЛИ, вторые входы элементов И групп с первой по шестую соединены
со вторым выходом распределителя импульсов, третий выход которого соединен с первыми входами элементов И седьмой и восьмой групп, вторые входы которых соединены
соответственно с выходами первых регистра и дешифратора, входы дешифраторов с первого по шестой соединены соответственно с выходами первого-шестого регистров, первые входы элементов И групп с девятой по четырнадцатую соединены соответственно с
выходами второго регистра, второго, третьего, четвертого, пятого и шестого дешифраторов,
выходы элементов И групп с восьмой по четырнадцатую соединены соответствующими
разрядами первого информационного входа умножителя, разряды второго информационного входа которого соединены с соответствующими разрядами выходов элементов И
седьмой, пятнадцатой и шестнадцатой групп, выходы умножителя соединены с информационными входами седьмого и восьмого регистров оперативной памяти, входы сброса которых соединены соответственно с выходами первого и второго элементов ИЛИ, выход
третьего элемента ИЛИ соединен с первыми входами элементов И пятнадцатой группы,
3
BY 5864 C1
вторые входы которых соединены с соответствующими разрядами выхода седьмого регистра, выход четвертого элемента ИЛИ соединен с первыми входами элементов И шестнадцатой группы, вторые входы которых соединены поразрядно с выходами восьмого
регистра и первыми входами элементов И семнадцатой группы, выходы которых соединены с соответствующими входами сумматора, вторые входы элементов И групп с девятой по четырнадцатую и семнадцатой соединены с выходами распределителя импульсов с
четвертого по десятый, первые, вторые и третьи входы третьего и четвертого элементов
ИЛИ соединены соответственно с выходами с четвертого по девятый распределителя импульсов, входы с первого по четвертый первого и второго элементов ИЛИ соединены соответственно с выходами с одиннадцатого по шестнадцатый распределителя импульсов.
Известные [1 и 2] устройства учитывают качество электроэнергии, спрос на нее в течение суток, но их существенным техническим недостатком является отсутствие возможности введения штрафных санкций в адрес источника снижения качества электроэнергии
в сети, в т.ч. за недопустимо высокие ее отклонения от норм и отключения потребителей
без оснований на то.
Задача изобретения - расширение функциональных возможностей за счет введения
штрафных санкций в адрес источника ухудшения качества электроэнергии в сетях общего
назначения, в т.ч. и безосновательного отключения потребителей электроэнергии.
Технический результат изобретения заключается в расширении функциональных возможностей за счет введения штрафных санкций в адрес источника ухудшения качества
электроэнергии в сетях общего назначения, в т.ч. и безосновательного отключения потребителей электроэнергии.
Технический результат достигается тем, что в устройство для учета электроэнергии,
содержащее генератор 1 эталонных импульсов, датчики текущих значений напряжения 2,
тока 3, частоты 4, разности фаз 5 и отклонения напряжения за поле допуска в единицу
времени 6, счетчик 7 импульсов, счетный вход которого соединен с выходом генератора
импульсов, первый, второй, третий, четвертый, пятый и шестой дешифраторы, умножитель, сумматор, распределитель импульсов, вход которого соединен с выходом генератора
импульсов, семнадцать групп элементов И, первый, второй, третий, четвертый, пятый,
шестой, седьмой и восьмой регистры оперативной памяти, блок индикации, первый, второй, третий и четвертый элементы ИЛИ, причем элементы И первой, второй, третьей, четвертой, пятой и шестой групп первыми входами соединены с выходами датчиков текущих
значений напряжения, тока, частоты, разности фаз, отклонения напряжения за поле допуска единицу времени и счетчика импульсов соответственно, а вторыми входами соединены со вторым выходом распределителя импульсов, информационные входы первого,
второго, третьего, четвертого, пятого и шестого регистров оперативной памяти соединены
с выходами элементов И первой, второй, третьей, четвертой, пятой и шестой групп соответственно, а входы обнуления первого, второго, третьего, четвертого, пятого и шестого
регистров оперативной памяти соединены с первым выходом распределителя импульсов,
первый, второй, третий, четвертый, пятый и шестой дешифраторы входами соединены с
выходами первого, второго, третьего, четвертого, пятого и шестого регистров оперативной памяти соответственно, элементы И седьмой и девятой групп первыми входами соединены с выходами первого и второго регистров оперативной памяти соответственно,
элементы И восьмой, десятой, одиннадцатой, двенадцатой, тринадцатой и четырнадцатой
групп первыми входами соединены с выходами первого, второго, третьего, четвертого,
пятого и шестого дешифраторов соответственно, элементы И седьмой и восьмой групп
вторыми входами соединены с третьим выходом распределителя импульсов, элементы И
девятой группы вторыми входами соединены с пятым выходом распределителя импульсов, элементы И десятой группы вторыми входами соединены с седьмым выходом распределителя импульсов, элементы И одиннадцатой группы вторыми входами соединены с
девятым выходом распределителя импульсов, элементы И двенадцатой группы вторыми
4
BY 5864 C1
входами соединены с одиннадцатым выходом распределителя импульсов, элементы И
тринадцатой группы вторыми входами соединены с тринадцатым выходом распределителя импульсов, элементы И четырнадцатой группы вторыми входами соединены с пятнадцатым выходом распределителя импульсов, умножитель первыми входами поразрядно
соединен с выходами элементов И седьмой группы, а вторыми входами соединен с выходами элементов И восьмой, девятой, десятой, одиннадцатой, двенадцатой, тринадцатой и
четырнадцатой групп, первый элемент ИЛИ входами соединен с первым, четвертым,
восьмым и двенадцатым выходами распределителя импульсов, второй элемент ИЛИ входами соединен с первым, шестым, десятым и четырнадцатым выходами распределителя
импульсов, четвертый элемент ИЛИ входами соединен с пятым, девятым и тринадцатым
выходами распределителя импульсов, седьмой и восьмой регистры оперативной памяти
информационными входами поразрядно соединены с выходами умножителя, а входами
обнуления соединены с выходами первого и второго элементов ИЛИ соответственно, элементы И пятнадцатой группы первыми входами поразрядно соединены с выходами седьмого регистра оперативной памяти, а вторыми входами соединены с выходом третьего
элемента ИЛИ, элементы И шестнадцатой и семнадцатой групп первыми входами поразрядно соединены с выходом восьмого регистра оперативной памяти, а вторыми входами
соединены с выходом четвертого элемента ИЛИ и с шестнадцатым выходом распределителя импульсов соответственно, элементы И пятнадцатой и шестнадцатой групп выходами
соединены поразрядно с первыми входами умножителя, а сумматор первыми информационными входами поразрядно соединен с выходами элементов И семнадцатой группы, введены пятый элемент ИЛИ, восемнадцатую группу элементов И, девятый регистр оперативной памяти и формирователь импульсов, причем первый и третий дешифраторы имеют
сигнальные выходы, соединенные со входами пятого элемента ИЛИ, сумматор имеет вторые информационные входы и вход управления, соединенный с выходом пятого элемента
ИЛИ, элементы И восемнадцатой группы первыми входами соединены с шестнадцатым
выходом распределителя импульсов, девятый регистр оперативной памяти информационными входами поразрядно соединен с выходами сумматора, а выходами соединен со входами блока индикации и со вторыми входами элементов И восемнадцатой группы,
выходы которых поразрядно соединены со вторыми информационными входами сумматора, и формирователь импульсов входами соединен с шестнадцатым выходом распределителя импульсов, а выходом соединен со входом обнуления девятого регистра
оперативной памяти.
На фиг. 1 приведена функциональная схема устройства, на фиг. 2 - схема его сумматора, а на фиг. 3 - пример зависимости потребленной электроэнергии нагрузкой по совокупности критериев ее качества, спроса и предложения, а также результирующее значение
энергопотребления.
Устройство для учета электроэнергии, содержит генератор 1 эталонных импульсов,
датчики текущих значений напряжения 2, тока 3, частоты 4, разности фаз 5 и отклонения
напряжения за поле допуска в единицу времени 6, счетчик 7 импульсов, счетный вход которого соединен с выходом генератора 1 импульсов, первый 8, второй 9, третий 10, четвертый 11, пятый 12 и шестой 13 дешифраторы, умножитель 14, сумматор 15, распределитель 16
импульсов, вход которого соединен с выходом генератора 1 импульсов, семнадцать (17-33)
групп элементов И, первый 35, второй 36, третий 37, четвертый 38, пятый 39, шестой 40,
седьмой 41 и восьмой 42 регистры оперативной памяти, блок 43 индикации, первый 44,
второй 45, третий 46 и четвертый 47 элементы ИЛИ, причем элементы И первой 17, второй 18, третьей 19, четвертой 20, пятой 21 и шестой 22 групп первыми входами соединены
с выходами датчиков текущих значений напряжения 2, тока 3, частоты 4, разности фаз 5,
отклонения напряжения за поле допуска в единицу времени 6 и счетчика 7 импульсов соответственно, а вторыми входами соединены со вторым выходом распределителя 16 импульсов, информационные входы первого 34, второго 35, третьего 36, четвертого 37,
5
BY 5864 C1
пятого 38 и шестого 39 регистров оперативной памяти соединены с выходами элементов
И первой 17, второй 18, третьей 19, четвертой 20, пятой 21 и шестой 22 групп соответственно, а входы обнуления первого 34, второго 35, третьего 36, четвертого 37, пятого 38 и
шестого 39 регистров оперативной памяти соединены с первым выходом распределителя 16
импульсов, первый 8, второй 9, третий 10, четвертый 11, пятый 12 и шестой 13 дешифраторы входами соединены с выходами первого 34, второго 35, третьего 36, четвертого 37,
пятого 38 и шестого 39 регистров оперативной памяти соответственно, элементы И седьмой 23 и девятой 25 групп первыми входами соединены с выходами первого 34 и второго 35
регистров оперативной памяти соответственно, элементы И восьмой 24, десятой 26, одиннадцатой 27, двенадцатой 28, тринадцатой 29 и четырнадцатой 30 групп первыми входами
соединены с выходами первого 8, второго 9, третьего 10, четвертого 11, пятого 12 и шестого 13 дешифраторов соответственно, элементы И седьмой 23 и восьмой 24 групп вторыми входами соединены с третьим выходом распределителя 16 импульсов, элементы И
девятой 25 группы вторыми входами соединены с пятым выходом распределителя 16 импульсов, элементы И десятой 26 группы вторыми входами соединены с седьмым выходом
распределителя 16 импульсов, элементы И одиннадцатой 27 группы вторыми входами соединены с девятым выходом распределителя 16 импульсов, элементы И двенадцатой 28
группы вторыми входами соединены с одиннадцатым выходом распределителя 16 импульсов, элементы И тринадцатой 29 группы вторыми входами соединены с тринадцатым
выходом распределителя 16 импульсов, элементы И четырнадцатой 30 группы вторыми
входами соединены с пятнадцатым выходом распределителя 16 импульсов, умножитель 14
первыми входами поразрядно соединен с выходами элементов И седьмой 23 группы, а
вторыми входами соединен с выходами элементов И восьмой 24, девятой 25, десятой 26,
одиннадцатой 27, двенадцатой 28, тринадцатой 29 и четырнадцатой 30 групп, первый 43
элемент ИЛИ входами соединен с первым, четвертым, восьмым и двенадцатым выходами
распределителя 16 импульсов, второй 44 элемент ИЛИ входами соединен с первым, шестым, десятым и четырнадцатым выходами распределителя 16 импульсов, третий 45 элемент ИЛИ входами соединен с седьмым, одиннадцатым и пятнадцатым выходами
распределителя 16 импульсов, четвертый 46 элемент ИЛИ входами соединен с пятым, девятым и тринадцатым выходами распределителя 16 импульсов, седьмой 40 и восьмой 41
регистры оперативной памяти информационными входами поразрядно соединены с выходами умножителя 14, а входами обнуления соединены с выходами первого 43 и второго 44
элементов ИЛИ соответственно, элементы И пятнадцатой 31 группы первыми входами
поразрядно соединены с выходами седьмого 40 регистра оперативной памяти, а вторыми
входами соединены с выходом третьего 45 элемента ИЛИ, элементы И шестнадцатой 32 и
семнадцатой 33 групп первыми входами поразрядно соединены с выходом восьмого 41
регистра оперативной памяти, а вторыми входами соединены с выходом четвертого 46
элемента ИЛИ и с шестнадцатым выходом распределителя 16 импульсов соответственно,
элементы И пятнадцатой 31 и шестнадцатой 32 групп выходами соединены поразрядно с
первыми входами умножителя 14, а сумматор 15 первыми информационными входами
поразрядно соединен с выходами элементов И семнадцатой 33 группы, пятый 47 элемент
ИЛИ, восемнадцатую 48 группу элементов И, девятый 49 регистр оперативной памяти и
формирователь 50 импульсов, причем первый 8 и третий 10 дешифраторы имеют сигнальные выходы, соединенные со входами пятого 47 элемента ИЛИ, сумматор 15 имеет
вторые информационные входы и вход управления, соединенный с выходом пятого 47
элемента ИЛИ, элементы И восемнадцатой 48 группы первыми входами соединены с шестнадцатым выходом распределителя 16 импульсов, девятый 49 регистр оперативной памяти информационными входами поразрядно соединен с выходами сумматора 15, а
выходами соединен со входами блока 42 индикации и со вторыми входами элементов И
восемнадцатой 48 группы, выходы которых поразрядно соединены со вторыми информационными входами сумматора 15, и формирователь 50 импульсов входами соединен с ше6
BY 5864 C1
стнадцатым выходом распределителя 16 импульсов, а выходом соединен со входом обнуления девятого 49 регистра оперативной памяти.
Сумматор 15 в каждом разряде содержит первый 51, второй 52 и третий 53 элементы
ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 51 образует
вход управления сумматора 15, а его второй вход соединен с первым информационным
входом сумматора 15, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 52 первым и вторым входами соединен с первым и вторым информационными входами сумматора 15, первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 53 соединен с шиной переполнения предыдущего разряда
(переноса единицы из предыдущего разряда в данный), вторым входом с выходом элемента
ИСКЛЮЧАЮЩЕЕ ИЛИ 52, а выход - с информационным выходом сумматора 15, девятнадцатый элемент И 54, соединенный первым входом с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 51, а вторым - со вторым информационным входом сумматора 15,
двадцатый элемент И 55, соединенный первым входом с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 51, а вторым - с шиной переполнения предыдущею разряда (переноса
единицы из предыдущего разряда в данный), двадцать первый элемент И 56, соединенный
первым входом со вторым информационным входом сумматора 15, а вторым - с шиной
переполнения предыдущего разряда (переноса единицы из предыдущего разряда в данный), и
шестой элемент ИЛИ 57, соединенный входами с выходами элементов И 54, 55 и 56, а выходом - с шиной переполнения данного разряда (переноса единицы из данного разряда в
старший разряд).
Устройство работает следующим образом.
Датчики 2, 3, 4, 5 и 6 соединены с линией электросети общего назначения и нагрузки
потребителя электроэнергии и на их выходах генерируются параллельные двоичные коды,
пропорциональные текущим значениям напряжения в сети U(t), тока в нагрузке I(t), частоты переменного тока в сети f(t), разности фаз ϕ(t) между напряжением U в сети и током
I в нагрузке. Генератор 1 генерирует импульсы эталонной частоты, которые поступают на
входы счетчика 6 и распределителя 16 импульсов. При этом на выходах счетчика 6 генерируются коды текущего времени суток, а на выходах распределителя 16 устанавливаются
высокие потенциалы последовательно на каждом выходе. Каждый импульс с первого выхода распределителя 16 поступает на входы обнуления регистров 34-39, 40 и 41 и обнуляет
их. На выходах дешифратора 8 устанавливаются коды коэффициентов K1(U) (К11, К12, ...)
качества электроэнергии по напряжению, на выходах дешифратора 9 - коды коэффициентов К4(Iн) (К41, К42, ...) ухудшения качества электроэнергии по величине фактически присоединенной к сети мощности нагрузки Р (тока Iн в нагрузке), на выходах дешифратора 10 коды коэффициентов К2 (f) (K21, К22, ...) качества электроэнергии по частоте тока в нагрузке (сети), на выходе дешифратора 11 - коды коэффициентов К3(ϕ) (К31, К32, ...) ухудшения
качества электроэнергии по разности фаз ϕ(t) между напряжением в сети U и током Iн в
нагрузке (cos ϕ), на выходе дешифратора 12 - коды коэффициентов К6(n) (К61, К62, ...) качества потребляемой энергии по числу n(t) выходов напряжения за поле допуска в единицу
времени, а на выходе дешифратора 13 - коды коэффициентов K5(tc) К51, (К52, ...) спроса на
электроэнергию в течение суток tc. Каждым импульсом с третьего выхода распределителя 16,
поступающим на вторые входы элементов И 23 и 24, коды напряжения и коэффициента К1
поступают через элементы И 23 и 24 на входы умножителя 14, а с его выходов коды величин произведения поступают на информационные (установочные) входы регистров 40 и
41, где фиксируются коды коэффициентов К4(Iн) (К41, К42, ...) ухудшения качества электроэнергии по величине фактически присоединенной к сети мощности нагрузки Р (тока Iн
в нагрузке), на выходах дешифратора 10 - коды коэффициентов К2(f) (K21, K22, ...) качества
электроэнергии по частоте тока в нагрузке (сети), на выходе дешифратора 11 - коды коэффициентов К3(ϕ) (К31, К32, ...) ухудшения качества электроэнергии по разности фаз ϕ (t)
между напряжением в сети U и током Iн в нагрузке (cos ϕ), на выходе дешифратора 12 коды коэффициентов K6(n) (K61, К62, …) качества потребляемой энергии по числу n(t) вы7
BY 5864 C1
ходов напряжения за поле допуска в единицу времени, а на выходе дешифратора 13 - коды
коэффициентов K5(tc) K51, (K52, ...) спроса на электроэнергию в течение суток tc. Каждым
импульсом с третьего выхода распределителя 16, поступающим на вторые входы элементов И 23 и 24, коды напряжения и коэффициента К1 поступают через элементы И 23 и 24
на входы умножителя 14, а с его выходов коды величин произведения поступают на информационные (установочные) входы регистров 40 и 41, где фиксируются. Каждым импульсом с соответствующего выхода распределителя 16 через элемент ИЛИ 43 обнуляется
регистр 40, а содержимое регистра 41 сохраняется. Каждым импульсом с соответствующего выхода распределителя 16 через элементы И 25 и 32 выходы регистров 35 и 41
соединяются со входами умножителя 14, на выходах которого генерируются коды, пропорциональные величинам U×K1×Iн, которые поступают на информационные (установочные) входы регистров 40 и 41. Каждым импульсом с соответствующего выхода
распределителя 16 через элемент ИЛИ 44 регистр 41 обнуляется, а каждым импульсом с
седьмого выхода распределителя 16 открываются элементы И групп 26 и 31 (через элемент ИЛИ 45), при этом выходы дешифратора 9 и регистра 40 соединяются со входами
умножителя 14, на выходах которого генерируются коды величин U×K1×Iн×K4, которые
поступают на входы регистров 40 и 41. Каждым импульсом с соответствующего выхода
распределителя 16 через элемент ИЛИ 43 обнуляется регистр 40, а каждым импульсом с
соответствующего выхода распределителя 16 импульсов открываются элементы И групп 27 и
32 (через элемент ИЛИ 46), при этом выходы дешифратора 10 и регистра 41 соединяются
со входами умножителя 14, на выходах которого генерируются коды величин
U×K1×Iн×K4×K2, которые фиксируются регистрами 40 и 41. Каждым импульсом с соответствующего выхода распределителя 16 через элемент ИЛИ 44 обнуляется регистр 41, а каждым импульсом с соответствующего выхода распределителя 16 открываются элементы
И групп 28 и 31 (через элемент ИЛИ 45), при этом выходы дешифратора 11 и регистра 40
соединяются со входами умножителя 14, на выходах которого генерируются коды величин U×К1×Iн×К4×К2×К3, которые фиксируются регистром 41. Каждым импульсом с соответствующего выхода распределителя 16 через элементы И 29, ИЛИ 46 и И 32 коды
величин К6, с выходов дешифратора 12, и U×K1×Iн×K4×K2×K3, с выходов регистра 41 оперативной памяти, поступают на входы умножителя 14, на выходах которого генерируются
коды величин U×К1×Iн×К4×К2×К3×К6, которые фиксируются регистрами 40 и 41. Каждым
импульсом с соответствующего выхода распределителя 16 через элементы И 30 коды величин
К5 с выходов дешифратора 13 и через элементы И 31 коды величин U×К1×Iн×К4×К2×К3×К6 с
выходов регистра 40 поступают на входы умножителя 14, при этом на его выходах генерируются коды величин U×К1×Iн×К4×К2×К3×К6×К5, которые фиксируются регистром 41, а
импульсом с шестнадцатого выхода распределителя 16 открываются элементы И 33. В
случае выхода напряжения U(t) и частоты f(t) в сети за поля их допуска, на сигнальных
выходах дешифраторов 8 и 10 устанавливаются единичные потенциалы, которые поступают на вход управления сумматора 15. При нулевом потенциале на входе управления
сумматора 15 последний осуществляет операции сложения содержимого первых информационных входов сумматора 15 с содержимым его вторых информационных входов, а
при единичном потенциале на входе управления сумматора 15 выполняется операция вычитания содержимого вторых входов сумматора 15 из содержимого его первых входов.
Тогда, в зависимости от состояния сигнальных выходов дешифраторов 8 и 10 (при соответствующих значениях величин U и f), по каждому импульсу с шестнадцатого выхода
распределителя 16 через элементы И 33 и 48 к ранее накопленным значениям потребленной энергии W (W = U×I×∆t) суммируются (или из них вычитаются) текущие за отрезок
времени ∆t значения потребленной энергии W(∆t). Генерируемый на выходах сумматора
15 код, после обнуления регистра 49 по переднему фронту импульса с выхода формирователя 50, фиксируется регистром 49 и отражается блоком индикации 42.
8
BY 5864 C1
Т.о., регистром 49 регистрируются, а блоком индикации 42 отображаются визуально
значения величин:
W = ¦ U ( t i ) × I( t i ) × K 1 ( U i ) × K 2 ( I i ) × K 3 ( t i ) × K 4 ( t t ) × K 5 ( t i ) × K 6 ( n i ) ,
(1)
где n - число выходов значений U за поле допуска Uдоп в i-e интервалы времени ∆t i ,
а обозначив через К комплексный коэффициент по совокупности критериев
(K = K1 K2 K3 K4 K5 K6 ), результирующее значение W определяется по
W = ¦ U × I н × K ≅ ³ P( t )dt .
(2)
На фиг. 3, в качестве примера, приведены: значения K1(U) - фиг. 3.а; K2(f) - фиг. 3.b;
К3(ϕ) - фиг. 3.с; К4(Iн) - фиг. 3.d; K5(tc) - фиг. 3.е; U(tc) - фиг. 3.g; Рфакт(tс) - фиг. 3.h; Pзач(ti) фиг. 3.q, здесь площадь под кривой, но над осью абсцисс соответствует потребленной
мощности (в пользу поставщика электроэнергии), а под осью абсцисс, но над кривой штрафные санкции в пользу потребителя электроэнергии.
Устройство, схема и принцип действия которого описаны выше, позволяет экономически воздействовать на поставщика и потребителя электроэнергии в сторону поддержания электроэнергии в сетях общего назначения на заданном уровне ее качества и даже
автоматически обеспечивает убыточность для виновника веерных отключений потребителей без соответствующих оснований.
Источники информации:
1. А.с. СССР 1337906, МПК G 06F 15/46, 1987.
2. А.с. СССР 1455346, МПК G 06F 15/36, G 01R 20/00, 1989.
Фиг. 2
9
BY 5864 C1
Фиг. 3
Национальный центр интеллектуальной собственности.
220034, г. Минск, ул. Козлова, 20.
Документ
Категория
Без категории
Просмотров
0
Размер файла
210 Кб
Теги
by5864, патент
1/--страниц
Пожаловаться на содержимое документа