close

Вход

Забыли?

вход по аккаунту

?

Патент BY6003

код для вставкиСкачать
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К ПАТЕНТУ
РЕСПУБЛИКА БЕЛАРУСЬ
BY (11) 6003
(13) C1
(19)
7
(51) H 03C 3/08
(12)
НАЦИОНАЛЬНЫЙ ЦЕНТР
ИНТЕЛЛЕКТУАЛЬНОЙ
СОБСТВЕННОСТИ
(54)
ГЕНЕРАТОР ИМПУЛЬСОВ
(21) Номер заявки: a 20010575
(22) 2001.06.29
(46) 2004.03.30
(71) Заявитель: Военная академия Республики Беларусь (BY)
(72) Авторы: Федосенко Сергей Васильевич; Сицко Александр Леонидович (BY)
(73) Патентообладатель: Военная академия
Республики Беларусь (BY)
BY 6003 C1
(57)
Генератор импульсов, содержащий счетчик, первый сумматор, регистр, р-разрядный
выход которого соединен с первым входом первого сумматора, первый коммутатор, элемент ИЛИ, выход которого соединен с управляющим входом регистра, и формирователь
импульсов, отличающийся тем, что включает формирователь кодов, второй коммутатор,
причем третий разрядный выход формирователя кодов соединен с вторым разрядным
входом второго коммутатора, а первый и второй разрядные входы формирователя кодов соответственно с первым и вторым разрядными входами первого коммутатора, второй
сумматор, второй разрядный вход которого соединен с выходом счетчика, первый разрядный вход - с выходом первого коммутатора, а разрядный выход - со вторым разрядным
входом первого сумматора, (р + 1) - разрядный выход первого сумматора соединен с первым разрядным входом второго коммутатора, разрядный выход которого подключен к регистру, элемент И, первый вход которого соединен с выходом первого разряда счетчика, а
выход - с первым входом элемента ИЛИ, выход (р + 1) - разряда регистра соединен с входом формирователя импульсов, выход которого является выходом эталонных импульсов и
управляет работой первого коммутатора, генератор синхросигналов, первый выход которого соединен со вторым входом элемента ИЛИ и входом импульсов установки в ноль
счетчика, второй выход - со вторым входом элемента И и входом счетных импульсов
счетчика, третий выход - с управляющим входом второго коммутатора, являющимся входом импульсов записи.
Фиг. 1
BY 6003 C1
(56)
SU 1218463 A, 1986.
SU 792528, 1980.
SU 862134, 1981.
US 3735288 A, 1973.
GB 2019145 A, 1979.
Изобретение относится к вычислительной технике и может быть использовано в радиотехнике, технике связи и измерительной технике, где требуется формировать сигналы
с заданным законом следования импульсов, например, в качестве генератора импульсов
устройств автоматической подстройки линейного закона частотной модуляции (ЧМ) [1,
2].
Известно устройство [3, с. 55], содержащее последовательно соединенные накопители
и сумматор. Емкость последнего из накопителей, в котором осуществляется накопление
кода фазы, ограничена некоторым значением N = 2p, соответствующим фазе π радиан.
Выход (р + 1)-разряда этого накопителя является выходом устройства. Недостатками устройства являются ограниченный диапазон и большой шаг сетки значений скорости αf изменения частоты в законе следования выходных импульсов, связанные с зависимостью αf
от частоты fT тактирования накопителей.
Известно также устройство [4], содержащее блок памяти, включающий для формирования импульсной последовательности с квадратичным законом фазовой модуляции (ФМ)
последовательно соединенные накопители кода частоты и кода фазы. Такое устройство
имеет аналогичные недостатки.
Из известных устройств наиболее близким по технической сущности к предполагаемому изобретению является генератор импульсов [1], содержащий последовательно соединенные счетчик с предварительной записью, первый коммутатор, первый сумматор и
регистр, разрядные выходы которого соединены со вторым входом первого сумматора,
последовательно соединенные формирователь импульсов, вход которого соединен с выходом импульса переноса первого сумматора, и элемента ИЛИ, выход которого соединен
с управляющим входом регистра, а второй вход - с выходом первого разряда счетчика с
предварительной записью, при этом выход формирователя импульсов соединен с управляющим входом первого коммутатора, вход установки в ноль счетчика с предварительной
записью соединен с третьим входом элемента ИЛИ. Выход формирователя импульсов является выходом эталонных импульсов. Однако это устройство не позволяет формировать
последовательности импульсов с полиномиальным законом изменения фазы и имеет невысокую точность воспроизведения квадратичного закона ФМ. Невысокая точность формирования объясняется тем, что переполнение первого сумматора и выработка эталонных
импульсов происходит в процессе формирования кодов при сложении как четных, так и
нечетных чисел с выхода первого коммутатора с числами, равными сумме нечетных чисел
с выхода регистра. Появление импульса переноса при сложении четного числа с выхода
первого коммутатора с числом с выхода регистра является ошибочным.
Задачей изобретения является расширение функциональных возможностей прототипа
при одновременном повышении точности воспроизведения заданного закона ЧМ.
Техническим результатом предполагаемого изобретения является доработка устройства [1] путем введения в него формирователя кодов; второго коммутатора, причем третий
разрядный выход формирователя кодов соединен со вторым входом второго коммутатора,
а первый и второй разрядные выходы - соответственно с первым и вторым разрядными
входами первого коммутатора; второго сумматора, второй разрядный вход которого соединен с выходом счетчика, первый разрядный вход - с выходом первого коммутатора, а
разрядный выход - с первым разрядным входом второго сумматора, первый вход второго
2
BY 6003 C1
коммутатора соединен с (р + 1)-разрядным выходом первого сумматора, а выход второго
коммутатора с (р + 1)-разрядным входом регистра; элемента И, первый вход которого соединен с выходом первого разряда счетчика, а выход - с первым входом элемента ИЛИ,
выход (р + 1)-разряда регистра соединен со входом формирователя импульсов, выход которого является управляющим для первого коммутатора; генератора синхросигналов, третий выход которого соединен с установочным входом счетчика и вторым входом элемента
ИЛИ и является входом импульсов установки в ноль, второй выход, соединенный со счетным входом счетчика и вторым входом элемента И и является входом счетных импульсов,
первый выход, соединенный с управляющим входом второго коммутатора и является входом импульсов записи, р-разрядный выход регистра является выходом сигнала погрешности фазы, а выход формирователя импульсов является выходом эталонных импульсов.
На фиг. 1 представлена структурная схема предлагаемого генератора импульсов, на
фиг. 2 - фиг. 7 временные диаграммы, поясняющие принцип его работы.
Генератор импульсов (ГИ) содержит генератор синхросигналов, формирователь кодов, первый коммутатор, счетчик, второй сумматор, первый сумматор, элемент И, второй
коммутатор, элемент ИЛИ, формирователь импульсов, регистр.
Устройство работает следующим образом. Импульс записи (Ф1) генератора синхросигналов (фиг. 2), приходящий на управляющий вход второго коммутатора, разрешает
прохождение на вход регистра двоичного кода Кд с третьего выхода формирователя кодов. По заднему фронту импульса установки в ноль (Ф3) генератора синхросигналов
(фиг. 3) двоичный код Кд заносится в регистр и устанавливается на первом входе первого
сумматора. Одновременно этим импульсом осуществляется установка в ноль выходных
разрядов счетчика. С окончанием этого импульса начинается интервал модуляции и счетчик начинает работать в режиме счета импульсов (Ф2), приходящих с генератора синхросигналов (фиг. 4). При появлении первого импульса на втором входе второго сумматора
(фиг. 5) появляется двоичный код числа "1", который складывается с двоичным кодом Кf,
поступающим с первого выхода формирователя кодов. Результирующий двоичный код
суммы (1 + Kf) в первом сумматоре складывается с кодом Кд. Двоичный код суммы
(1 + Kf + Kд) поступает на первый разрядный вход второго коммутатора и устанавливается
на входе регистра. По заднему фронту импульса с выхода элемента И (фиг. 6), поступающего через элемент ИЛИ на управляющий вход регистра, сумма (1 + Кf + Кд) заносится в
регистр и устанавливается на первом входе первого сумматора. С приходом очередного
("четного") счетного импульса на входе регистра аналогичным образом формируется новая сумма (2 + Kf + 1 + Kf + Kд), но из-за отсутствия разрешающего сигнала на его управляющем входе в регистр не заносится. По третьему счетному импульсу образуется новая
сумма (3 + Kf + 1 + Kf + Kд) = (4 + 2Kf + Kд), которая заносится в регистр и поступает на
первый вход первого сумматора. Таким образом, для каждого отсчета i (i = 0,1,2...), соответствующего порядковому номеру импульса с выхода элемента И (номеру "нечетного"
шага), в регистр заносится двоичный код числа (i2 + iKf + Kд) и устанавливается на первом
входе первого сумматора. Проходящий через второй коммутатор только на "нечетном"
шаге на регистр импульс переполнения (р + 1)-разряда сумматора поступает на вход формирователя импульсов. По переднему фронту импульса переполнения на вых. 1 генерируется эталонный импульс (фиг. 7), который разрешает прохождение со второго разрядного
входа первого коммутатора на первый вход второго сумматора двоичного кода (Kf + Kд)
со второго выхода формирователя кодов. На первом входе первого сумматора при этом
присутствует код ∆N = N-(i2 + iKf + Kд). При последующем формировании кода, соответствующего полиномиальному закону изменения фазы, эталонные импульсы формируются
при каждом переполнении первого сумматора на "нечетном" шаге, т.е. в моменты перехода фазы линейно-частотно-модулированного (ЛЧМ) сигнала через нулевое значение. Оба
коммутатора, выполненные на элементах И, пропускают на выход информацию с одного
из своих входов в зависимости от уровня сигнала управления. Формирователь кодов со3
BY 6003 C1
держит наборное поле с переключателями. Двоичный код Kд, заносимый в регистр перед
каждым очередным формированием эталонных импульсов, является дополнительным для
двоичного кода, соответствующего фазе сигнала, равной π. При записи в регистр кода Кϕ,
отличного от Кд, можно задавать начальную фазу в законе следования выходной последовательности импульсов. Объединение кодов Кд и Кf в виде суммы необходимо для увеличения максимально возможной частоты счета, что эквивалентно повышению точности.
Второй коммутатор может быть исключен из устройства, если регистр выполнен на Dтриггерах с установочными входами, что позволит заносить информацию Kд в предварительно обнуленный регистр импульсом записи.
Код погрешности фазы (вых. 2, фиг. 1) может быть использован для коррекции временного положения эталонных импульсов в управляемом устройстве задержки либо для
фазовой коррекции в кольце автоматической подстройки линейного закона ЧМ.
Устройство имеет расширенные возможности по сравнению с известными при формировании импульсной последовательности с полиномиальным законом ФМ и обладает более высокой точностью, ограниченной только максимально возможной частотой счета.
Источники информации:
1. А.с. СССР 1218403, МПК Н 03 7/00, Н 03 С 3/08, 1984 (прототип).
2. А.с. СССР 792528, МПК Н 03 С 3/02, 1979.
3. Кочемасов В.В., Белов Л.А., Оконешников B.C. Формирование сигналов с линейной
частотной модуляцией. - М.: Радио и связь, 1983.
4. А.с. СССР 862134, МПК G06 F1/02, 1979.
Национальный центр интеллектуальной собственности.
220034, г. Минск, ул. Козлова, 20.
Документ
Категория
Без категории
Просмотров
0
Размер файла
214 Кб
Теги
by6003, патент
1/--страниц
Пожаловаться на содержимое документа