close

Вход

Забыли?

вход по аккаунту

?

Патент BY6511

код для вставкиСкачать
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К ПАТЕНТУ
РЕСПУБЛИКА БЕЛАРУСЬ
BY (11) 6511
(13) C1
(19)
7
(51) G 06F 13/14
(12)
НАЦИОНАЛЬНЫЙ ЦЕНТР
ИНТЕЛЛЕКТУАЛЬНОЙ
СОБСТВЕННОСТИ
(54)
СПОСОБ КОММУТАЦИИ ИНТЕРФЕЙСОВ PCI И ISA ДЛЯ
ВИДЕОАДАПТЕРОВ VGA
(21) Номер заявки: a 19990733
(22) 1999.07.22
(46) 2004.09.30
(71) Заявитель: Ефимов Андрей Игоревич; Черкас Сергей Викторович (BY)
(72) Авторы: Ефимов Андрей Игоревич;
Черкас Сергей Викторович (BY)
(73) Патентообладатель: Ефимов Андрей
Игоревич; Черкас Сергей Викторович
(BY)
BY 6511 C1
(57)
Способ коммутации интерфейсов PCI и ISA для видеоадаптеров VGA, заключающийся в мультиплексированном во времени обмене информацией по шинам PCI и ISA с несколькими видеоадаптерами, отличающийся тем, что обмен со всеми видеоадаптерами
производят по общим адресам пространств памяти и ввода-вывода процессора за счет
управления выборкой единственного активного видеоадаптера, отрабатывающего протоколы шин PCI и ISA, осуществляемого путем изменения уровня сигналов, подаваемых на
выделенное множество линий, включающих линии сигналов FRAME, IDSEL и RESET#
для шины PCI, удерживаемые в состоянии высокого уровня для всех неактивных видеоадаптеров, и трансляции сигналов FRAME, IDSEL и RESET# шины PCI на линии активного видеоадаптера, и путем изменения уровня сигналов, подаваемых на адресные линии
SA8, SA9 и SA19 шины ISA, удерживаемые в состоянии низкого уровня для всех неактивных видеоадаптеров, и трансляции сигналов SA8, SA9 и SA19 шины ISA на линии активного видеоадаптера, причем подключение линий FRAME, IDSEL, RESET#, SA8, SA9 и
SA19 каждого видеоадаптера к шине осуществляют через соответствующий шине программно управляемый коммутатор при подключенных напрямую к видеоадаптерам остальных линиях шин PCI и ISA.
BY 6511 C1
(56)
Гук М. Аппаратные средства IBM PC. - Санкт-Петербург: Энциклопедия, 1999. С. 421-423, 436-447.
US 5692219 A, 1997.
RU 2127448 C1, 1999.
Изобретение относится к области вычислительной техники и может быть использовано для построения недорогих многопользовательских вычислительных систем на базе
персональных компьютеров (ПК) со стандартными видеоадаптерами VGA, подключаемыми по интерфейсам ISA и PCI. Целью изобретения является расширение функциональных возможностей интерфейсов ISA и PCI в направлении значительного увеличения
числа подключаемых видеоадаптеров VGA.
С ростом производительности ПК стали широко использоваться многопользовательские системы со знаковыми терминалами. В работе [1] приводится описание разработанной еще в 1990 году мультипроцессорной системы 9000i фирмы Wyse. Эта система на
основе шести процессоров Intell 386, работающих на частоте 25 Мгц, обеспечивала под
управлением операционной системы Unix интерактивную работу до 128 пользователей за
знаковыми терминалами. Очевидно, что современный недорогой и распространенный ПК
с одним процессором типа Pentium-2, работающим на частоте 200-300 МГц, и шинами ISA
и РСI вполне справится с такой же работой. Поэтому ожидаемый технический эффект
предлагаемого изобретения представляется очень высоким.
Ранний интерфейс ISA [2, 3], оставшийся в современных ПК, позволяет подключить
только один видеоадаптер VGA. Основу современных видеоадаптеров VGA для шины PCI
[3, 4] составляет способ программного перемещения базовых адресов блоков регистров в
пространствах памяти и ввода-вывода в некотором диапазоне адресов. Это позволяет бесконфликтно устанавливать в систему с шиной PCI несколько видеоадаптеров.
Этот способ является наиболее близким аналогом-прототипом предлагаемого в изобретении способа. Недостатками способа-прототипа являются необходимость выделения
окон большого размера в пространствах памяти и ввода-вывода для каждого видеодаптера
с ограничением общего числа агентов одной шины до 16. Указанные недостатки не позволяют использовать большое число видеомониторов на наиболее распространенных ПК.
Сущность изобретения составляет организация мультиплексированного во времени
обмена по шине с видеоадаптерами VGA по интерфейсам ISA и PCI. В отличие от способа-прототипа, использующего обмен с разными видеоадаптерами по разным адресам, в
предлагаемом в изобретении способе обмен со всеми видеоадаптерами производят по общим адресам пространств памяти и ввода-вывода процессора за счет управления выборкой единственного активного видеоадаптера, отрабатывающего протоколы в каждый
момент времени. Для шины PCI выборка активного видеоадаптера осуществляется путем
трансляции сигналов FRAME, IDSEL и RESET# через управляемый коммутатор. При этом
неактивные адаптеры отключаются от шины за счет удержания сигналов FRAME, IDSEL
и RESET# в состоянии высокого уровня. Выборка активного видеоадаптера для шины ISA
осуществляется путем трансляции сигналов SA8, SA9 и SA19 через управляемый коммутатор. При этом неактивные адаптеры отключаются от шины за счет удержания сигналов
SA8, SA9 и SA19 в состоянии низкого уровня. Остальные линии протоколов PCI и ISA,
используемые адаптерами VGA, подключаются к адаптерам VGA напрямую.
Сигналы FRAME, IDSEL и RESET# шины PCI и SA8, SA9 и сигналы SA19 шины ISA
можно считать минимальным ядром интерфейса VGA для данных шин. Ядро интерфейса
шины ISA для видеоадаптеров VGA выделено исходя из того, что взаимодействие осуществляется по адресам 3DX, 3СХ пространства ввода-вывода и по адресам А0ХХХ и
2
BY 6511 C1
В8ХХХ пространства памяти, где X - любая шестнадцатеричная цифра. Одновременная
установка на входах всех адресных линий SA8, SA9 и SA19 [2] отключенных видеоадаптеров значения логического нуля блокирует появление перечисленных выше адресов на
входах этих видеоадаптеров и тем самым обеспечивает их логическое отключение от шины ISA. В то же время, прозрачная трансляция сигналов этих линий на вход подключенного видеоадаптера обеспечивает его работу в полном объеме.
Ядро интерфейса шины PCI для видеоадаптеров VGA образует совокупность линий
FRAME, IDSEL и RESET# [3, 4]. Как показало макетирование устройства, удержание высокого уровня сигнала на этих линиях при подключенных напрямую остальных линиях
обеспечивает логическое отключение неактивных видеоадаптеров, а прозрачная трансляция сигналов для единственного активного видеоадаптера обеспечивает его нормальную
работу.
Таким образом, цель изобретения, заключающаяся в расширении функциональных
возможностей интерфейсов ISA и PCI в направлении значительного увеличения числа
подключаемых видеоадаптеров VGA, полностью достигается.
На фигуре приведена схема устройства, показывающего осуществимость предлагаемого способа. Оно состоит из блока управления 1, одного или нескольких переключающих блоков 2 для шины PCI и одного или нескольких переключающих блоков 3 для шины
ISA.
Блок управления 1 подключается через стандартный разъем шины ISA и обеспечивает
программное управление устройством, интерпретируя поступающие по шине команды
записи в выделенный для устройства порт ввода-вывода. При записи кода, являющегося
уникальным номером одного из переключающих блоков 2 или 3, на соответствующем
этому номеру выходе 18 или 19 блока 1 появляется разрешающий сигнал - низкий уровень, а на выходах, соответствующих всем остальным переключающим блокам, запрещающий сигнал - высокий уровень. В результате в каждый момент времени устройство
обеспечивает работу только одного видеоадаптера на шинах ISA и РСТ.
Блок 2 представляет собой трехразрядный однонаправленный шинный повторитель с
тремя выходными состояниями. При подаче разрешающего сигнала с выхода 18 блока 1
на входы разрешения 8 обеспечивается прозрачная трансляция сигналов FRAME, IDSEL и
RESET# шины 4 типа PCI на выходы 9. При подаче на входы разрешения 8 запрещающего
уровня выходы 9 удерживаются в третьем состоянии, что приводит к подаче через резисторы 10 на входы видеоадаптера сигналов FRAME, IDSEL и RESET# высокого уровня,
интерпретируемому согласно протоколу PCI [4] как неактивный. Оставшиеся линии шины
PCI, обозначенные фигуре как шина 5, подключаются к входам видеоадаптера напрямую.
В совокупности выходы 9 блока 2 и шина 5 образуют на шине 6 с точки зрения видеоадаптеров стандартный интерфейс PCI.
Блок 3 представляет собой трехразрядный однонаправленный мультиплексор. При подаче разрешающего сигнала от выхода 19 блока 1 на вход 13 разрешения выборки входных сигналов 11 обеспечивается прозрачная трансляция сигналов ядра шины ISA - битов
адреса обращения SA8, SA9 и SA19 с входов 11 на выходы 15, подключаемые к соответствующим входам видеоадаптера. При подаче на вход 13 запрещающего уровня на выходы 15 с входов 12 передаются нулевые значения битов адреса обращения SA8, SA9 и
SA19, изменяющие все адреса обращения к неактивному видеоадаптеру на опознаваемые
как "чужие". Оставшиеся линии шины ISA, обозначенные на фигуре как шина 16, подключаются к видеоадаптеру напрямую. В совокупности выходы 15 блока 3 и шина 16 образуют с точки зрения видеоадаптеров стандартный интерфейс ISA.
Работающий макет устройства реализован следующим образом. В качестве блока 1
использован обычный параллельный интерфейс ПК, по восьми выходным линиям D0-D7
которого программно выставляется восьмибитовая маска с единицами для неактивных
3
BY 6511 C1
адаптеров и нулем для единственного активного. Блок 2 представляет собой однонаправленный повторитель с тремя состояниями, составленный из 3/4 микросхемы 1533ЛП8.
Блок 3 представляет собой однонаправленный мультиплексор, составленный из 3/4 микросхемы 1533КП1.
Источники информации:
1. И. Липкин. Мультипроцессорные системы // Журнал Компьютер Пресс. - 1990. № 12. - С. 23-27.
2. Руководство по архитектуре IBM PC AT / Ж.К. Голенкова, А.В. Заблоцкий, М.Л. Мархасин и др. / Под общ. ред. М.Л. Мархасина. - Мн.: ООО "Консул", 1992.
3. Михаил Гук. Энциклопедия, Аппаратные средства IBМ PC. - Санкт-Петербург, Питер, 1999.
4. PCI Local Bus Specification. Review Draft. October 1994. PCI Special Interest Group.
P.O. Box 1407. Portland OR 97214. (503)797-4297 (International).
Национальный центр интеллектуальной собственности.
220034, г. Минск, ул. Козлова, 20.
Документ
Категория
Без категории
Просмотров
0
Размер файла
166 Кб
Теги
by6511, патент
1/--страниц
Пожаловаться на содержимое документа