close

Вход

Забыли?

вход по аккаунту

?

Патент BY8122

код для вставкиСкачать
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К ПАТЕНТУ
РЕСПУБЛИКА БЕЛАРУСЬ
BY (11) 8122
(13) C1
(19)
(46) 2006.06.30
(12)
7
(51) G 06F 7/49, 7/50
НАЦИОНАЛЬНЫЙ ЦЕНТР
ИНТЕЛЛЕКТУАЛЬНОЙ
СОБСТВЕННОСТИ
(54)
СУММАТОР ПО МОДУЛЮ ПЯТЬ
(21) Номер заявки: a 20030885
(22) 2003.09.19
(43) 2004.03.30
(71) Заявитель: Белорусский государственный университет (BY)
(72) Авторы: Авгуль Леонид Болеславович; Курносенко Сергей Васильевич;
Супрун Валерий Павлович; Терешко
Сергей Михайлович (BY)
(73) Патентообладатель: Белорусский государственный университет (BY)
(56) 1. RU 2012038 C1, 1994.
2. BY 2991 C1, 1999.
3. RU 2018931 C1, 1994.
4. RU 2018927 C1, 1994.
5. SU 1803911 A1, 1993.
6. US 4803649, 1989.
7. JP 57030036 A, 1982.
BY 8122 C1 2006.06.30
(57)
Сумматор по модулю пять, содержащий первый, второй и третий элементы сложения
по модулю два, выходы которых соединены с выходами младшего, старшего и среднего
разряда результата соответственно, отличающийся тем, что содержит пять элементов
Фиг. 1
BY 8122 C1 2006.06.30
равнозначности, при этом вход старшего разряда первого операнда соединен с инверсным
входом первого элемента равнозначности, первым прямым входом второго элемента равнозначности, инверсным входом третьего элемента равнозначности, инверсным входом
четвертого элемента равнозначности, первым прямым входом пятого элемента равнозначности и первым входом первого элемента сложения по модулю два, выход которого выполнен инверсным, вход среднего разряда первого операнда соединен с первым прямым
входом первого элемента равнозначности, первым инверсным входом второго элемента
равнозначности, первым прямым входом третьего элемента равнозначности и первым
прямым входом четвертого элемента равнозначности, вход младшего разряда первого
операнда соединен со вторым инверсным входом второго элемента равнозначности, вторым прямым входом пятого элемента равнозначности и вторым входом первого элемента
сложения по модулю два, третий вход которого соединен со входом младшего разряда
второго операнда, вторым прямым входом первого элемента равнозначности, вторым
прямым входом второго элемента равнозначности и вторым прямым входом третьего элемента равнозначности, а четвертый вход соединен с выходом четвертого элемента равнозначности и первым входом второго элемента сложения по модулю два, пятый вход
соединен с выходом пятого элемента равнозначности и вторым входом второго элемента
сложения по модулю два, третий вход которого соединен с выходом первого элемента
равнозначности, а четвертый вход соединен с выходом второго элемента равнозначности
и первым входом третьего элемента сложения по модулю два, второй вход которого соединен с выходом третьего элемента равнозначности, а третий вход соединен с входом
среднего разряда второго операнда, третьим прямым входом первого элемента равнозначности и третьим прямым входом пятого элемента равнозначности, инверсный вход которого соединен с входом старшего разряда второго операнда, третьим прямым входом
второго элемента равнозначности, вторым прямым входом четвертого элемента равнозначности и пятым входом второго элемента сложения по модулю два.
Изобретение относится к вычислительной технике и микроэлектронике и может быть
использовано для построения систем аппаратурного контроля и вычислительных устройств, реализующих алгоритмы модулярной арифметики.
Известен сумматор по модулю пять, содержащий четыре полусумматора, пять элементов ИЛИ-НЕ, элемент ЗАПРЕТ, элемент ИЛИ и элемент И [1].
Недостатком сумматора является низкое быстродействие, определяемое большой глубиной схемы.
Наиболее близким по конструкции и функциональным возможностям техническим
решением к предлагаемому является сумматор по модулю пять, содержащий три элемента
ЗАПРЕТ, пять элементов И, элемент ИЛИ, мажоритарный элемент с порогом три и три
элемента сложения по модулю два [2].
Недостатками известного сумматора по модулю пять являются высокая конструктивная сложность.
Изобретение направлено на решение задачи упрощения конструкции сумматора по
модулю пять.
Названный технический результат достигается путем использования элементов равнозначности в схеме сумматора.
Сумматор по модулю пять содержит первый, второй и третий элементы сложения по
модулю два, выходы которых соединены с выходами младшего, старшего и среднего разрядов соответственно.
2
BY 8122 C1 2006.06.30
В отличие от прототипа сумматор содержит пять элементов равнозначности.
В сумматоре вход старшего разряда первого операнда соединен с инверсным входом
первого элемента равнозначности, первым прямым входом второго элемента равнозначности, инверсным входом третьего элемента равнозначности, инверсным входом четвертого элемента равнозначности, первым прямым входом пятого элемента равнозначности и
первым входом первого элемента сложения по модулю два.
Вход среднего разряда первого операнда соединен с первым прямым входом первого
элемента равнозначности, первым инверсным входом второго элемента равнозначности,
первым прямым входом третьего элемента равнозначности и первым прямым входом четвертого элемента равнозначности.
Вход младшего разряда первого операнда соединен со вторым инверсным входом второго элемента равнозначности, вторым прямым входом пятого элемента равнозначности и
вторым входом первого элемента сложения по модулю два.
Третий вход первого элемента сложения по модулю два соединен со входом младшего
разряда второго операнда, вторым прямым входом первого элемента равнозначности, вторым прямым входом второго элемента равнозначности и вторым прямым входом третьего
элемента равнозначности. Четвертый вход первого элемента сложения по модулю два соединен с выходом четвертого элемента равнозначности и первым входом второго элемента сложения по модулю два. Пятый вход первого элемента сложения по модулю два
соединен с выходом пятого элемента равнозначности и вторым входом второго элемента
сложения по модулю два.
Третий вход второго элемента сложения по модулю два соединен с выходом первого
элемента равнозначности. Четвертый вход второго элемента сложения по модулю два соединен с выходом второго элемента равнозначности и первым входом третьего элемента
сложения по модулю два. Второй вход третьего элемента сложения по модулю два соединен с выходом третьего элемента равнозначности. Третий вход третьего элемента сложения по модулю соединен с входом среднего разряда второго операнда, третьим прямым
входом первого элемента равнозначности и третьим прямым входом пятого элемента равнозначности. Инверсный вход пятого элемента равнозначности соединен со входом старшего
разряда второго операнда, третьим прямым входом второго элемента равнозначности,
вторым прямым входом четвертого элемента равнозначности и пятым входом второго
элемента сложения по модулю два.
На чертеже (фиг. 1) представлена схема сумматора по модулю пять.
Сумматор по модулю пять содержит пять элементов равнозначности 1-5, три элемента
сложения по модулю два 6, 7 и 8, входы старшего, среднего и младшего разрядов первого
операнда 9, 10 и 11 соответственно, входы старшего, среднего и младшего разрядов второго операнда 12, 13 и 14 соответственно, выходы старшего, среднего и младшего разрядов результата 15, 16 и 17 соответственно.
Отметим, что первый 1 и пятый 5 элементы равнозначности имеют по одному инверсному и по три прямых входа, второй 2 элемент равнозначности имеет два инверсных и три
прямых входа, третий 3 и четвертый 4 элементы равнозначности имеют по одному инверсному и по два прямых входа, а первый 8 элемент сложения по модулю два имеет инверсный выход.
Сумматор выполняет сложение по модулю пять двух полных операндов:
R = (X + Y)mod5,
{ }
{ }
{ }
где X ∈ 0,5 , Y ∈ 0,5 , R ∈ 0,5 .
3
BY 8122 C1 2006.06.30
При этом операнды X, Y и результат R кодируются трехразрядными двоичными кодами следующим образом:
Десятичная цифра
X/Y/R
0
1
2
3
4
5
Двоичный код
(x1, x2, x3)/ (y1, y2, y3)/ (r1, r2, r3)
(0,0,1)
(0,1,0)
(0,1,1)
(1,0,0)
(1,0,1)
(1,1,0)
Сумматор по модулю пять работает следующим образом.
На входы 9 и 12 подаются старшие разряды х1 и у1 первого и второго операндов соответственно, на входы 10 и 13 - средние разряды x2 и y2 первого и второго операндов соответственно, на входы 11 и 14 - младшие разряды х3 и у3 первого и второго операндов
соответственно.
На выходе 15 формируется старший разряд r1, на выходе 16 - средний разряд r2, а на
выходе 17 - младший разряд r3 результата.
Работа сумматора по модулю пять описывается приводимой ниже таблицей (фиг. 2).
Как следует из таблицы, на некоторых наборах кортеж (r1, r2, r3) двоичных разрядов результата R имеет вид (0,0,1) или (1,1,0). Это правомерно, поскольку на входах сумматора
действуют полные операнды, и 0mod5 = 5mod5.
Сумматор по модулю пять построен согласно следующим соотношениям:
r1 = y1 ⊕ R ( x 1 , x 2 , y1 ) ⊕ R ( x 1 , x 3 , y1 , y 2 ) ⊕ R ( x 1 , x 2 , y 2 , y 3 ) ⊕ R ( x 1 , x 2 , x 3 , y1 , y 3 );
r2 = y 2 ⊕ R ( x 1 , x 2 , y 3 ) ⊕ R ( x 1 , x 2 , x 3 , y1 , y 3 );
r3 = x 1 ⊕ x 3 ⊕ y 3 ⊕ R ( x 1 , x 2 , y1 ) ⊕ R ( x 1 , x 3 , y1 , y 2 )
где R(⋅) = R(x1, х2,..., хn) = х1х2⋅...⋅хn ∨ x 1 , x 2 ⋅ ... ⋅ x n - функция равнозначности. Очевидно,
что R ( x 1 ,..., x m , x m +1 ,..., x n ) = x 1 ⋅ ... ⋅ x m x m +1 ⋅ ... ⋅ x n ∨ x 1 ⋅ ... ⋅ x m x m+1 ⋅ ... ⋅ x n .
Достоинствами сумматора по модулю пять являются высокое быстродействие и простая конструкция.
Источники информации:
1. А.с. СССР 1783514, МПК G 06 F 7/49, 1992.
2. Патент РФ 2012038, МПК G 06 F 7/49, 1994 (прототип).
4
BY 8122 C1 2006.06.30
Таблица работы сумматора по модулю пять
Первый операнд X
ДесяДвоичный код
тичная
цифра x1/9 х2/10 x3/11
0
0
0
1
1
0
1
0
2
0
1
1
3
1
0
0
4
1
0
1
5
1
1
0
Второй операнд Y
Результат R
ДесяДесяДвоичный код
Двоичный код
тичная
тичная
цифра y1/12 y2/13 y3/14 цифра r1/15 r2/16 r3/17
0
1
2
3
4
5
0
1
2
3
4
5
0
1
2
3
4
5
0
1
2
3
4
5
0
1
2
3
4
5
0
1
2
3
4
5
0
0
0
1
1
1
0
0
0
1
1
1
0
0
0
1
1
1
0
0
0
1
1
1
0
0
0
1
1
1
0
0
0
1
1
1
0
1
1
0
0
1
0
1
1
0
0
1
0
1
1
0
0
1
0
1
1
0
0
1
0
1
1
0
0
1
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
Фиг. 2
Национальный центр интеллектуальной собственности.
220034, г. Минск, ул. Козлова, 20.
5
0
1
2
3
4
5
1
2
3
4
5
1
2
3
4
0
1
2
3
4
5
1
2
3
4
0
1
2
3
4
0
1
2
3
4
5
0
0
0
1
1
1
0
0
1
1
1
0
0
1
1
0
0
0
1
1
1
0
0
1
1
0
0
0
1
1
0
0
0
1
1
1
0
1
1
0
0
1
1
1
0
0
1
1
1
0
0
0
1
1
0
0
1
1
1
0
0
0
1
1
0
0
0
1
1
0
0
1
1
0
1
0
1
0
0
1
0
1
0
0
1
0
1
1
0
1
0
1
0
0
1
0
1
1
0
1
0
1
1
0
1
0
1
0
Документ
Категория
Без категории
Просмотров
0
Размер файла
193 Кб
Теги
by8122, патент
1/--страниц
Пожаловаться на содержимое документа