close

Вход

Забыли?

вход по аккаунту

?

Патент BY10218

код для вставкиСкачать
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К ПАТЕНТУ
РЕСПУБЛИКА БЕЛАРУСЬ
(46) 2008.02.28
(12)
(51) МПК (2006)
НАЦИОНАЛЬНЫЙ ЦЕНТР
ИНТЕЛЛЕКТУАЛЬНОЙ
СОБСТВЕННОСТИ
(54)
G 06F 7/48
G 06F 7/38
ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО УНИТАРНЫХ КОДОВ
ПО МОДУЛЮ ТРИ
(21) Номер заявки: a 20060658
(22) 2006.06.30
(43) 2006.12.30
(71) Заявитель: Белорусский государственный университет (BY)
(72) Автор: Супрун Валерий Павлович
(BY)
BY 10218 C1 2008.02.28
BY (11) 10218
(13) C1
(19)
(73) Патентообладатель: Белорусский государственный университет (BY)
(56) BY 3270 C1, 2000.
BY a 20050342, 2005.
BY a 20050241, 2005.
SU 1633394 A1, 1991.
SU 1795452 A1, 1993.
JP 62015632 A, 1987.
JP 62032530 A, 1987.
(57)
Вычислительное устройство унитарных кодов по модулю три, содержащее три элемента РАВНОЗНАЧНОСТЬ, выход i-го (i = 1, 2, 3) из которых соединен с выходом "равно
i - 1" результата суммы, отличающееся тем, что содержит первый и второй элементы
ЗАПРЕТ, первый и второй элементы ИЛИ-НЕ, мажоритарный элемент с порогом два, выход которого соединен с первым входом первого элемента РАВНОЗНАЧНОСТЬ и первым
входом второго элемента РАВНОЗНАЧНОСТЬ, второй вход которого соединен с выходом первого элемента ИЛИ-НЕ и первым входом третьего элемента РАВНОЗНАЧНОСТЬ,
второй вход которого соединен со вторым входом первого элемента РАВНОЗНАЧНОСТЬ
и с выходом второго элемента ИЛИ-НЕ, первый вход которого соединен с первым входом
мажоритарного элемента с порогом два и с выходом первого элемента ЗАПРЕТ, первый
прямой вход которого соединен с первым управляющим входом устройства, второй
управляющий вход которого соединен с первым прямым входом второго элемента ЗАПРЕТ, выход которого соединен со вторым входом второго элемента ИЛИ-НЕ и со вторым входом мажоритарного элемента с порогом два, третий вход которого соединен с
входом "равно нулю" первого операнда, с входом запрета первого элемента ЗАПРЕТ и с
первым входом первого элемента ИЛИ-НЕ, второй вход которого соединен с четвертым
входом мажоритарного элемента с порогом два, с входом "равно нулю" второго операнда
и с входом запрета второго элемента ЗАПРЕТ, второй прямой вход которого соединен с
входом "равно двум" второго операнда, а вход "равно двум" первого операнда соединен со
вторым прямым входом первого элемента ЗАПРЕТ.
BY 10218 C1 2008.02.28
Изобретение относится к области вычислительной техники и микроэлектроники и
может быть использовано для построения средств аппаратурного контроля и цифровых
устройств, работающих в системе остаточных классов.
Известен сумматор унитарных кодов по модулю три, который содержит шесть элементов РАВНОЗНАЧНОСТЬ, три элемента И, шесть входов и три выхода [1]. Сложность
сумматора (по числу входов логических элементов) равна 18, а быстродействие, определяемое глубиной схемы, составляет 2τ, где τ - задержка на логический элемент.
Недостатком сумматора являются низкие функциональные возможности.
Наиболее близким по функциональным возможностям и конструкции техническим
решением к предлагаемому является сумматор унитарных кодов по модулю три, который
содержит три элемента ИЛИ, три элемента РАВНОЗНАЧНОСТЬ, шесть входов и три выхода [2]. Сложность сумматора равна 12, а быстродействие - 2τ, где τ - задержка на логический элемент.
Недостатками известного сумматора являются низкие функциональные возможности,
поскольку сумматор не реализует операцию Аn + Bm = S(mod3).
Изобретение направлено на решение технической задачи расширения функциональных возможностей сумматора унитарных кодов по модулю три за счет реализации операции Аn + Вm = S(mod3).
Вычислительное устройство унитарных кодов по модулю три содержит три элемента
РАВНОЗНАЧНОСТЬ, выход i-го (i = 1, 2, 3) из которых соединен с выходом "равно i-1"
результата суммы. В отличие от прототипа в устройство дополнительно введены первый и
второй элементы ЗАПРЕТ, первый и второй элементы ИЛИ-НЕ, мажоритарный элемент с
порогом два. Выход мажоритарного элемента с порогом два соединен с первым входом
первого элемента РАВНОЗНАЧНОСТЬ и первым входом второго элемента РАВНОЗНАЧНОСТЬ, второй вход которого соединен с выходом первого элемента ИЛИ-НЕ и
первым входом третьего элемента РАВНОЗНАЧНОСТЬ, второй вход которого соединен
со вторым входом первого элемента РАВНОЗНАЧНОСТЬ и с выходом второго элемента
ИЛИ-НЕ. Первый вход второго элемента ИЛИ-НЕ соединен с первым входом мажоритарного элемента с порогом два и с выходом первого элемента ЗАПРЕТ, первый прямой вход
которого соединен с первым управляющим входом устройства. Второй управляющий
вход устройства соединен с первым прямым входом второго элемента ЗАПРЕТ, выход которого соединен со вторым входом второго элемента ИЛИ-НЕ и со вторым входом мажоритарного элемента с порогом два. Третий вход мажоритарного элемента с порогом два
соединен с входом "равно нулю" первого операнда, с входом запрета первого элемента
ЗАПРЕТ и с первым входом первого элемента ИЛИ-НЕ. Второй вход первого элемента
ИЛИ-НЕ соединен с четвертым входом мажоритарного элемента с порогом два, с входом
"равно нулю" второго операнда и с входом запрета второго элемента ЗАПРЕТ, второй
прямой вход которого соединен с входом "равно двум" второго операнда. Вход "равно
двум" первого операнда соединен со вторым прямым входом первого элемента ЗАПРЕТ.
Основной технический результат изобретения заключается в расширении функциональных возможностей устройства за счет реализации операции Аn + Вm = S(mod3). Названный технический результат достигается путем введения в логическую схему сумматора унитарных кодов по модулю три новых логических элементов (элементов ЗАПРЕТ,
элементов ИЛИ-НЕ и мажоритарного элемента с порогом два).
На чертеже (фигура) представлена схема вычислительного устройства унитарных кодов по модулю три. Вычислительное устройство содержит два элемента ЗАПРЕТ 1 и 2,
два элемента ИЛИ-НЕ 3 и 4, мажоритарный элемент с порогом два 5, три элемента
2
BY 10218 C1 2008.02.28
РАВНОЗНАЧНОСТЬ 6, 7 и 8, два управляющих входа 9 и 10, четыре информационных
входа 11 … 14, три выхода 15, 16 и 17.
Вычислительное устройство унитарных кодов по модулю три, предназначенное для
выполнения операции Аn + Вm = S, работает следующим образом. На информационные
входы устройства 11 ... 14 поступают разряды "равно нулю" и "равно двум" первого
А = (а0, а1, а2) и второго операндов B = (b0, bl, b2), где a0, al, a2, b0, bl, b2 ∈{0, 1}. При этом
ak = 1(bk = 1) тогда и только тогда, когда А = k(mod3) (B = k(mod3)), где k = 0, 1, 2. На
управляющие входы 9 и 10 подаются значения логических переменных u1 и u2, где
0, если n − четное;
0, если m − четное;
u1 = 
и u2 = 
1 − в противном случае
1 − в противном случае.
На выходах вычислительного устройства 15, 16 и 17 формируется унитарный двоичный код результата суммы Аn + Вm = S(mod3), где S = (s0, sl, s2) и s0, sl, s2∈{0, 1}. При этом
sk = 1 тогда и только тогда, когда Аn + Вm = k(mod3), где k = 0, 1, 2.
Первообразная вычислительного устройства унитарных кодов по модулю три имеет
вид
S0 (u1 , u 2 ) = u1 a 0 a 2 ∨ u 2 b 0 b 2 ~ M (a 0 , b 0 , u1 a 0 a 2 , u 2 b 0 b 2 ),
S1 (u1 , u 2 ) = a 0 ∨ b 0 ~ M(a 0 , b 0 , u1 a 0 a 2 , u 2 b 0 b 2 ),
S 2 ( u1 , u 2 ) = a 0 ∨ b 0 ~ u1 a 0 a 2 ∨ u 2 b 0 b 2 ,
где "~" - логическая операция "равнозначность", а М(х1, х2, х3, х4) - логическая функция,
реализуемая на выходе 4-входового мажоритарного элемента с порогом два, на входы которого подаются значения переменных xl, x2, x3, x4, т.е.
1, если x1 + x 2 + x 3 + x 4 ≥ 2;
M ( x1 , x 2 , x 3 , x 4 ) = 
0 − в противном случае.
Работа вычислительного устройства унитарных кодов по модулю три описывается
таблицей истинности логических функций S0, S1 и S2.
Основным достоинством вычислительного устройства унитарных кодов по модулю
три являются широкие функциональные возможности, поскольку устройство реализует
операцию Аn + Вm = S(mod3).
Кроме того, устройство имеет относительно небольшую конструктивную сложность
(по числу входов логических элементов), равную 20, а его быстродействие, определяемое
глубиной схемы, составляет 3τ, где τ - задержка на логический элемент. При этом число
внешних выводов устройства равно девяти.
Источники информации:
1. Патент РБ 2314, МПК G 06F 7/49, 1998.
2. Патент РБ 3270, МПК G 06F 7/49, 2000 (прототип).
3
BY 10218 C1 2008.02.28
u1
9
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
u2
10
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
a0
11
1
1
1
0
0
0
0
0
0
1
1
1
0
0
0
0
0
0
1
1
1
0
0
0
0
0
0
1
1
1
0
0
0
0
0
0
a1
0
0
0
1
1
1
0
0
0
0
0
0
1
1
1
0
0
0
0
0
0
1
1
1
0
0
0
0
0
0
1
1
1
0
0
0
а2
13
0
0
0
0
0
0
1
1
1
0
0
0
0
0
0
1
1
1
0
0
0
0
0
0
1
1
1
0
0
0
0
0
0
1
1
1
b0
12
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
b1
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
Национальный центр интеллектуальной собственности.
220034, г. Минск, ул. Козлова, 20.
4
b2
14
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
S0
15
1
0
0
0
0
0
0
0
0
1
0
0
0
0
1
0
0
1
1
0
0
0
0
0
0
1
1
1
0
0
0
0
1
0
1
0
S1
16
0
1
1
1
0
0
1
0
0
0
1
0
1
0
0
1
0
0
0
1
1
1
0
0
0
0
0
0
1
0
1
0
0
0
0
1
S2
17
0
0
0
0
1
1
0
1
1
0
0
1
0
1
0
0
1
0
0
0
0
0
1
1
1
0
0
0
0
1
0
1
0
1
0
0
Документ
Категория
Без категории
Просмотров
0
Размер файла
105 Кб
Теги
by10218, патент
1/--страниц
Пожаловаться на содержимое документа