close

Вход

Забыли?

вход по аккаунту

?

Патент BY10652

код для вставкиСкачать
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К ПАТЕНТУ
РЕСПУБЛИКА БЕЛАРУСЬ
(46) 2008.06.30
(12)
(51) МПК (2006)
НАЦИОНАЛЬНЫЙ ЦЕНТР
ИНТЕЛЛЕКТУАЛЬНОЙ
СОБСТВЕННОСТИ
(54)
BY (11) 10652
(13) C1
(19)
G 06F 7/38
УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ УНИТАРНЫХ КОДОВ
ПО МОДУЛЮ ПЯТЬ
(21) Номер заявки: a 20060824
(22) 2006.08.04
(43) 2007.02.28
(71) Заявитель: Белорусский государственный университет (BY)
(72) Автор: Супрун Валерий Павлович
(BY)
(73) Патентообладатель: Белорусский государственный университет (BY)
(56) BY 7943 C1, 2006.
BY 3299 C1, 2000.
BY 1300 C1, 1996.
RU 2181904 C1, 2002.
SU 1644131 A1, 1991.
US 5956265 A, 1999.
BY 10652 C1 2008.06.30
(57)
Устройство для умножения унитарных кодов по модулю пять, отличающееся тем,
что содержит первый элемент ИЛИ, выход которого соединен с выходом "равно нулю"
устройства, а i-й, где i = 1, 2, вход соединен с входом "равно нулю" i-го операнда, четыре
полусумматора, шесть элементов И, второй, третий, четвертый и пятый элементы ИЛИ,
выход (j + 1)-го, где j = 1, 2, 3, 4, из которых соединен с выходом "равно j" устройства,
вход "равно j" i-го операнда соединен с i-м входом j-го полусумматора, выход переноса
первого полусумматора соединен с первым входом второго элемента ИЛИ, второй вход
BY 10652 C1 2008.06.30
которого соединен с выходом переноса четвертого полусумматора, а третий вход - с выходом первого элемента И, первый вход которого соединен с первыми входами второго и
третьего элементов И и с выходом суммы второго полусумматора, а второй вход - с первыми входами четвертого и пятого элементов И и с выходом суммы третьего полусумматора, выход переноса которого соединен с первым входом пятого элемента ИЛИ, второй
вход которого соединен с выходом переноса второго полусумматора, а третий вход - с выходом шестого элемента И, первый вход которого соединен с выходом суммы первого полусумматора, со вторым входом пятого элемента И и со вторым входом второго элемента
И, выход которого соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом четвертого элемента И, второй вход которого соединен с выходом суммы четвертого полусумматора, со вторым входом шестого элемента И и со
вторым входом третьего элемента И, выход которого соединен с первым входом четвертого элемента ИЛИ, второй вход которого соединен с выходом пятого элемента И.
Изобретение относится к области вычислительной техники и микроэлектроники и
может быть использовано для построения средств аппаратурного контроля и цифровых
устройств, работающих в системе остаточных классов.
Известно устройство для умножения по модулю пять, которое содержит восемь элементов И, три мажоритарных элемента с порогом три, два элемента ИСКЛЮЧАЮЩЕЕ
ИЛИ, элемент ИЛИ, шесть входов и три выхода [1].
Недостатком устройства является невозможность выполнения операции умножения по
модулю пять в унитарных кодах.
Наиболее близким по конструкции и функциональным возможностям техническим
решением к предлагаемому является устройство для умножения по модулю пять, которое
содержит семь элементов РАВНОЗНАЧНОСТЬ, два элемента ИЛИ, элемент СЛОЖЕНИЕ
ПО МОДУЛЮ ДВА, шесть входов и три выхода [2].
Недостатком известного устройства являются низкие функциональные возможности,
поскольку устройство не предназначено для выполнения операции умножения унитарных
кодов по модулю пять.
Изобретение направлено на решение технической задачи расширения функциональных возможностей устройства для умножения по модулю пять за счет реализации операции умножения унитарных кодов по модулю пять.
В отличие от прототипа устройство для умножения унитарных кодов по модулю пять
содержит первый элемент ИЛИ, выход которого соединен с выходом "равно нулю" устройства, a i-й, где i = 1, 2, вход соединен с входом "равно нулю" i-го операнда, четыре полусумматора, шесть элементов И, второй, третий, четвертый и пятый элементы ИЛИ.
Выход (j + 1)-гo, где j = 1, 2, 3, 4, элемента ИЛИ соединен с выходом "равно j" устройства, вход "равно j" i-го операнда соединен с i-м входом j-го полусумматора.
Выход переноса первого полусумматора соединен с первым входом второго элемента
ИЛИ, второй вход которого соединен с выходом переноса четвертого полусумматора, а
третий вход - с выходом первого элемента И.
Первый вход первого элемента И соединен с первыми входами второго и третьего элементов И и с выходом суммы второго полусумматора, а второй вход - с первыми входами
четвертого и пятого элементов И и с выходом суммы третьего полусумматора, выход переноса которого соединен с первым входом пятого элемента ИЛИ.
Второй вход пятого элемента ИЛИ соединен с выходом переноса второго полусумматора, а третий вход - с выходом шестого элемента И, первый вход которого соединен с
выходом суммы первого полусумматора, со вторым входом пятого элемента И и со вторым входом второго элемента И.
2
BY 10652 C1 2008.06.30
Выход второго элемента И соединен с первым входом третьего элемента ИЛИ, второй
вход которого соединен с выходом четвертого элемента И, второй вход которого соединен
с выходом суммы четвертого полусумматора, со вторым входом шестого элемента И и со
вторым входом третьего элемента И.
Выход третьего элемента И соединен с первым входом четвертого элемента ИЛИ, второй вход которого соединен с выходом пятого элемента И.
Основной технический результат изобретения заключается в расширении функциональных возможностей устройства для умножения по модулю пять за счет реализации
операции умножения унитарных кодов по модулю пять.
Названный технический результат достигается путем введения в логическую схему
устройства новых логических элементов (полусумматоров и элементов И), а также изменением межсоединений логических элементов в схеме устройства-прототипа.
На чертеже (фиг. 1) представлена схема устройства для умножения унитарных кодов
по модулю пять, а его работа описывается таблицей истинности.
Устройство для умножения унитарных кодов по модулю пять содержит четыре полусумматора 1…4, шесть элементов И 5…10, пять элементов ИЛИ 11…15, десять входов
16…25 и пять выходов 26…30.
Устройство для умножения унитарных кодов по модулю пять А * В = S (mod 5) работает следующим образом. На входы устройства 16, 18, 20, 22, 24 поступают разряды "равно нулю", "равно единице", "равно двум", "равно трем" и "равно четырем" первого
операнда А = (а0, а1, а2, а3, а4) соответственно, на входы устройства 17, 19, 21, 23, 25 - разряды "равно нулю", "равно единице", "равно двум", "равно трем" и "равно четырем" второго операнда B = (b0, b1, b2, b3, b4) соответственно, где a0, al, a2, a3, a4, b0, b1, b2, b3, b4 ∈ {0, 1}.
При этом ak = 1 (bk = l) тогда и только тогда, когда А = k (mod 5) (B = k (mod 5)), где k = 0,
1, 2, 3, 4.
На выходах устройства 26, 27, 28, 29, 30 формируется унитарный двоичный код результата умножения А * В = S (mod 5), где S = (s0, s1, s2, s3, s4) и s0, s1, s2, s3, s4 ∈ {0, l}. При
этом sk = 1 тогда и только тогда, когда, A * B = k (mod 5), где k = 0, 1, 2, 3, 4.
Логическая схема устройства для умножения унитарных кодов по модулю пять (фигура) синтезирована по следующим аналитическим представлениям логических функций s0,
s1, s2, s3 и s4:
s0 = a0 ∨ b0,
s1 = a1b1 ∨ a4b4 ∨ (a2 ⊕ b2)(a3 ⊕ b3),
s2 = (a1 ⊕ b1)(a2 ⊕ b2) ∨ (a3 ⊕ b3)(a4 ⊕ b4),
s3 = (a1 ⊕ b1)(a3 ⊕ b3) ∨ (a2 ⊕ b2)(a4 ⊕ b4),
s4 = a2b2 ∨ a3b3 ∨ (a1 ⊕ b1)(a4 ⊕ b4).
Таблица истинности логических функций s0, s1, s2, s3, s4, реализуемых на выходах заявляемого устройства, приведена ниже.
Дополнительным достоинством устройства для умножения унитарных кодов по модулю пять является простая конструкция. Так, его конструктивная сложность (по числу входов логических элементов) составляет 40. При этом предполагается, что полусумматор
состоит из двухвходового элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА и двухвходового
элемента И.
3
BY 10652 C1 2008.06.30
Устройство для умножения унитарных кодов по модулю пять
Двоичный код первого
Двоичный код второго
Двоичный код
операнда A
операнда B
результата S
а0
а1
а2
а3
а4
b0
b1
b2
b3
b4
s0
s1
s2
s3
16
18
20
22
24
17
19
21
23
25
26
27
28
29
1
0
0
0
0
1
0
0
0
0
1
0
0
0
1
0
0
0
0
0
1
0
0
0
1
0
0
0
1
0
0
0
0
0
0
1
0
0
1
0
0
0
1
0
0
0
0
0
0
0
1
0
1
0
0
0
1
0
0
0
0
0
0
0
0
1
1
0
0
0
0
1
0
0
0
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
1
0
0
0
1
0
0
0
0
0
1
0
0
0
0
1
0
0
1
0
0
0
0
0
0
1
0
0
0
0
1
0
1
0
0
0
0
0
0
0
1
0
0
0
0
0
0
1
0
0
1
0
0
0
0
1
0
0
0
0
0
1
0
0
0
1
0
0
0
0
0
1
0
0
0
1
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
1
0
0
1
0
0
0
0
1
0
0
0
0
0
0
1
0
0
0
1
0
0
0
1
0
1
0
0
0
0
1
0
0
0
0
0
0
1
0
0
1
0
0
0
0
0
0
1
0
0
0
1
0
0
0
1
0
0
0
1
0
0
0
0
0
1
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
1
0
0
1
0
0
0
0
0
1
1
0
0
0
0
1
0
0
0
0
0
0
0
1
0
1
0
0
0
0
0
0
0
0
0
0
0
1
0
0
1
0
0
0
0
0
1
0
0
0
0
1
0
0
0
1
0
0
0
1
0
0
0
0
0
1
0
0
0
0
1
0
1
0
0
Источники информации:
1. Патент РБ 3299, МПК G 06F 7/49, 2000.
2. Патент РБ 7943, МПК G 06F 7/49, 7/52, 2006 (прототип).
Национальный центр интеллектуальной собственности.
220034, г. Минск, ул. Козлова, 20.
4
s4
30
0
0
0
0
0
0
о
0
0
1
0
0
1
0
0
0
0
0
1
0
0
1
0
0
0
Документ
Категория
Без категории
Просмотров
0
Размер файла
101 Кб
Теги
by10652, патент
1/--страниц
Пожаловаться на содержимое документа