close

Вход

Забыли?

вход по аккаунту

?

Патент BY10659

код для вставкиСкачать
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К ПАТЕНТУ
РЕСПУБЛИКА БЕЛАРУСЬ
(46) 2008.06.30
(12)
(51) МПК (2006)
НАЦИОНАЛЬНЫЙ ЦЕНТР
ИНТЕЛЛЕКТУАЛЬНОЙ
СОБСТВЕННОСТИ
(54)
BY (11) 10659
(13) C1
(19)
G 06F 7/38
G 06F 7/00
ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО УНИТАРНЫХ КОДОВ
ПО МОДУЛЮ ТРИ
(21) Номер заявки: a 20061008
(22) 2006.10.17
(43) 2007.04.30
(71) Заявитель: Белорусский государственный университет (BY)
(72) Авторы: Супрун Валерий Павлович;
Городецкий Данила Андреевич (BY)
(73) Патентообладатель: Белорусский государственный университет (BY)
(56) BY 3703 C1, 2000.
BY a 20050241, 2005.
BY 3706 C1, 2000.
SU 1734090 A1, 1992.
GB 1279355, 1972.
BY 10659 C1 2008.06.30
(57)
Вычислительное устройство унитарных кодов по модулю три, содержащее два элемента РАВНОЗНАЧНОСТЬ и четыре элемента ИЛИ, i-й (i = 1, 2) вход первого из которых
соединен с первым входом (i + 2)-го элемента ИЛИ и с входом "равно нулю" i-го операнда, вход "равно двум" которого соединен с i-м входом второго элемента ИЛИ и со вторым
входом (i + 2)-го элемента ИЛИ, выход которого соединен с i-м входом первого элемента
РАВНОЗНАЧНОСТЬ, а выход i-го элемента ИЛИ соединен с i-м входом второго элемента
РАВНОЗНАЧНОСТЬ, выход которого соединен с выходом "равно двум" результата суммы операндов, а выход первого элемента РАВНОЗНАЧНОСТЬ соединен с выходом "равно нулю" результата разности операндов, отличающееся тем, что содержит четыре элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА и мажоритарный элемент с порогом два, i-й вход
которого соединен с входом "равно нулю" i-го операнда, (i + 2)-й вход соединен входом
"равно двум" i-го операнда, а выход соединен с первым входом j-го (j = 1, 2, 3, 4) элемента
BY 10659 C1 2008.06.30
СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, второй вход которого соединен с выходом j-го элемента ИЛИ, выход первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА соединен с выходом
"равно единице" результата суммы операндов, выход "равно нулю" которой соединен с
выходом второго элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, выход третьего элемента
СЛОЖЕНИЕ ПО МОДУЛЮ ДВА соединен с выходом "равно двум" результата разности
операндов, выход "равно единице" которой соединен с выходом четвертого элемента
СЛОЖЕНИЕ ПО МОДУЛЮ ДВА.
Изобретение относится к области вычислительной техники и микроэлектроники и
может быть использовано для построения средств аппаратурного контроля и цифровых
устройств, работающих в системе остаточных классов.
Известен сумматор унитарных кодов по модулю три, который содержит три элемента
РАВНОЗНАЧНОСТЬ, три элемента ИЛИ, шесть входов и три выхода [1]. Сложность сумматора (по числу входов логических элементов) равна 12, а быстродействие, определяемое
глубиной схемы, составляет 2τ, где τ - задержка на логический элемент. Число внешних
выводов сумматора равно девяти.
Недостатком известного сумматора являются низкие функциональные возможности и
большое число внешних выводов.
Наиболее близким по функциональным возможностям и конструкции техническим
решением к предлагаемому является вычислительное устройство унитарных кодов по модулю три, которое содержит пять элементов ИЛИ, шесть элементов РАВНОЗНАЧНОСТЬ,
шесть входов и шесть выходов [2]. Сложность вычислительного устройства равна 22, а
быстродействие равно 2τ, число внешних выводов равно двенадцати.
Недостатком известного устройства является большое число внешних выводов.
Изобретение направлено на решение технической задачи - уменьшение числа внешних
выводов вычислительного устройства унитарных кодов по модулю три.
Вычислительное устройство унитарных кодов по модулю три содержит два элемента
РАВНОЗНАЧНОСТЬ и четыре элемента ИЛИ, i-й (i = 1, 2) вход первого из которых соединен с первыми входами (i + 2)-го элемента ИЛИ и с входом "равно нулю" i-го операнда, вход "равно двум" которого соединен с i-м входом второго элемента ИЛИ и со вторым
входом (5-i)-го элемента ИЛИ, выход которого соединен с i-м входом первого элемента
РАВНОЗНАЧНОСТЬ.
Выход i-го элемента ИЛИ соединен с i-м входом второго элемента РАВНОЗНАЧНОСТЬ, выход которого соединен с выходом "равно двум" результата суммы операндов.
Выход первого элемента РАВНОЗНАЧНОСТЬ соединен с выходом "равно нулю" результата разности операндов.
В отличие от прототипа, вычислительное устройство дополнительно содержит четыре
элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА и мажоритарный элемент с порогом два, i-й
вход которого соединен с входом "равно нулю" i-го операнда, (i + 2)-й вход соединен входом "равно двум" i-го операнда.
Выход мажоритарного элемента с порогом два соединен с первым входом j-го (j = 1, 2,
3, 4) элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, второй вход которого соединен с выходом j-го элемента ИЛИ.
Выход первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА соединен с выходом "равно единице" результата суммы операндов, выход "равно нулю" которой соединен с выходом второго элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА.
Выход третьего элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА соединен с выходом "равно двум" результата разности операндов, выход "равно единице" которой соединен с выходом четвертого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА.
2
BY 10659 C1 2008.06.30
На чертеже (фигура) представлена схема вычислительного устройства унитарных кодов по модулю три. Вычислительное устройство содержит четыре элемента ИЛИ 1…4,
мажоритарный элемент с порогом два 5, два элемента РАВНОЗНАЧНОСТЬ 6 и 7, четыре
элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА 8…11, четыре входа 12…15 и шесть выходов
16…21.
Вычислительное устройство унитарных кодов по модулю три работает следующим
образом. На входы 12 и 14 устройства поступают разряды "равно нулю" и "равно двум"
первого операнда A = (a0, al, a2) соответственно, на входы 13 и 15 - разряды "равно нулю" и
"равно двум" второго операнда В = (b0, b1, b2) соответственно, где a0, al, a2, b0, b1, b2 ∈ {0, l}.
При этом ak = 1, bk = 1 тогда и только тогда, когда A = k (mod 3] и B = k (mod 3), где k = 0,
1, 2. На выходах 16, 17 и 18 устройства формируется унитарный двоичный код результата
выполнения операции А - В = R (mod 3), на выходах 19, 20 и 21 - унитарный двоичный
код результата выполнения операции A + B = S (mod 3), где R = (r0, r1, r2), S = (s0, s1, s2) и
r0, r1, r2, s0, s1, s2 ∈ {0, 1}. Причем rk = 1 и sk = 1 тогда и только тогда, когда A - B = k (mod
3) и А + В = k (mod 3) соответственно, где k = 0, 1, 2.
Первообразная вычислительного устройства унитарных кодов по модулю три имеет
вид:
r0 = (a0 ∨ b2)~( a2 ∨ b0), r1 = (a2 ∨ b0) ⊕ М(а0, а2, b0, b2),
r2 = (a0 ∨ b2) ⊕ M(a0, a2, b0, b2), s0 = (a2 ∨ b2) ⊕ М(а0, а2, b0, b2),
s1 = (a0 ∨ b0) ⊕ М(а0, а2, b0, b2), s2 = (a0 ∨ b0)~(a2 ∨ b2),
1, если a 0 + a 2 + b 0 + b 2 ≥ 2;
M (a 0 , a 2 , b 0 , b 2 ) = 
0 − в противном случае,
где символом "~" обозначена логическая операция "равнозначность" (или "эквивалентность").
Работа вычислительного устройства унитарных кодов по модулю три описывается
таблицей истинности логических функций s0, s1, s2, r0, r1, r2.
Вычислительное устройство унитарных кодов по модулю три
Входы
Выходы
Унитарный двоичный Унитарный двоичУнитарный двоичный Унитарный двоичный
код результата
ный код результата
код первого операнда код второго операнда
разности
суммы
A = (a0, a1, a2)
В = (b0, b1, b2)
R = (r0, r1, r2)
S = (s0, s1, s2)
a0
a1
a2
b0
b1
b2
r0
r1
r2
s0
s1
s2
12
14
13
15
16
17
18
19
20
21
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
0
1
0
0
0
1
0
1
0
1
0
0
0
0
1
0
1
0
0
0
1
0
1
0
1
0
0
0
1
0
0
1
0
0
1
0
0
1
0
1
0
0
0
0
1
0
1
0
0
0
1
0
0
1
1
0
0
0
0
1
1
0
0
0
0
1
0
0
1
0
0
1
0
1
0
0
1
0
1
0
0
0
0
1
0
0
1
1
0
0
0
1
0
3
BY 10659 C1 2008.06.30
Основным достоинством устройства унитарных кодов по модулю три является небольшое число внешних выводов, равное 10. Устройство-прототип имеет 12 внешних выводов.
К дополнительным достоинствам относятся относительно небольшая конструктивная
сложность устройства (по числу входов логических элементов), равная 24, и высокое быстродействие, которое вычисляется как 2τ, где τ - задержка на логический элемент (сложность устройства-прототипа равна 22, а быстродействие составляет 2τ).
Источники информации:
1. Патент РБ 3270, МПК G 06F 7/49, 2000.
2. Патент РБ 3703, МПК G 06F 7/49, 2000 (прототип).
Национальный центр интеллектуальной собственности.
220034, г. Минск, ул. Козлова, 20.
4
Документ
Категория
Без категории
Просмотров
1
Размер файла
176 Кб
Теги
by10659, патент
1/--страниц
Пожаловаться на содержимое документа