close

Вход

Забыли?

вход по аккаунту

?

Патент BY11268

код для вставкиСкачать
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К ПАТЕНТУ
РЕСПУБЛИКА БЕЛАРУСЬ
(46) 2008.10.30
(12)
(51) МПК (2006)
НАЦИОНАЛЬНЫЙ ЦЕНТР
ИНТЕЛЛЕКТУАЛЬНОЙ
СОБСТВЕННОСТИ
(54)
H 03M 13/00
УСТРОЙСТВО ПЕРЕМЕЖЕНИЯ / ОБРАТНОГО ПЕРЕМЕЖЕНИЯ
ДЛЯ СИСТЕМЫ СВЯЗИ
(21) Номер заявки: a 20070136
(22) 2007.02.08
(43) 2008.10.30
(71) Заявитель: Учреждение образования
"Белорусский государственный технологический университет" (BY)
(72) Авторы: Урбанович Павел Павлович;
Пацей Наталья Владимировна; Шиман Дмитрий Васильевич; Романенко Дмитрий Михайлович (BY)
BY 11268 C1 2008.10.30
BY (11) 11268
(13) C1
(19)
(73) Патентообладатель: Учреждение образования "Белорусский государственный технологический университет"
(BY)
(56) RU 2216099 C2, 2003.
RU 2274950 C2, 2006.
RU 2261529 C2, 2005.
RU 2189629 C2, 2002.
JP 07212250 A, 1995.
JP 2001267934 A, 2001.
WO 2004/073167 A2.
US 5572532 A, 1996.
(57)
Устройство перемежения / обратного перемежения, содержащее генератор адресов,
первый и второй входы которого соединены с первым и вторым управляющими входами
устройства соответственно, а выходы соединены с первыми адресными входами блока
памяти, вторыми адресными входами соединенного с выходами счетчика, а информационными входами - с информационными входами устройства, информационные выходы
которого соединены с выходами блока памяти, а входы синхронизации устройства соединены с третьим входом генератора адресов и входом счетчика, отличающееся тем, что
содержит блок формирования дополнительных управляющих сигналов, первый и второй
входы которого соединены с первым и вторым входами генератора адресов соответственно, а первый и второй выходы - с четвертым и пятым входами генератора адресов соответственно, выполненный с возможностью формирования и передачи на четвертый
управляющий вход генератора адресов переменной d1, удовлетворяющей условию:
Фиг. 1
BY 11268 C1 2008.10.30
e1·d1 mod t1 = 1,
где t1 = (p1-1)·(q1-1),
p1 и q1 - взаимно простые числа,
p1·q1 = n1 - число строк,
e1 и d1 - простые числа,
а также формирования и передачи на пятый управляющий вход генератора адресов переменной d2, удовлетворяющей условию:
e2·d2 mod t2 = 1,
где t2 = (p2-1)·(q2-1),
p2 и q2 - взаимно простые числа,
p2·q2 = n2 - число столбцов,
e2 и d2 - простые числа.
Изобретение относится к системам связи и может быть использовано при создании
устройств перемежения для формирования адреса в перемежителях с использованием
единого алгоритма, а также в применяемых системах мобильной связи для повышения
эффективности кода с исправлением ошибок в канале с замиранием и для повышения
уровня защищенности информации от несанкционированного доступа.
Известно техническое решение [1], реализующее обратный (реверсивный) способ перемежения/деперемежения. Известный способ основан на переупорядочивании битов кадра, изменяя их положение от старшего значения бита до младшего значения бита, в
результате чего формируется чередующийся адрес (очередного символа выходной последовательности). Такой способ позволяет упростить алгоритм использования памяти, однако характеризуется неэффективным ее использованием при размере перемежителя не
равном 2m (m - любое целое положительное число).
Другое из известных устройств перемежения/обратного перемежения [2] состоит из Nq
псевдошумовых генераторов, каждый из которых содержит m устройств памяти, генератор адресов для добавления значения сдвига к размеру входных данных для обеспечения
адреса, имеющего размер, кратный 2m, и создание адресов, отличных от адресов, соответствующих значению сдвига. Это устройство создает L адресов, количество которых
меньше 2m ·Nq виртуальных адресов для считывания данных из памяти перемежителя, в
котором запоминаются L бит данных.
Устройство [2] обеспечивает необходимые значения кодового расстояния, весового
параметра и характеристики рандомизации в системе связи. Недостатком устройства является высокая сложность, относительно низкое быстродействие.
Наиболее близким техническим решением к предлагаемому изобретению является
устройство перемежения/обратного перемежения [3], содержащее генератор адресов, первый, второй и третий входы которого соединены соответственно с первым, вторым и
третьим управляющими входами устройства, а выходы генератора адресов соединены с
первыми адресными входами блока памяти перемежителя, вторыми адресными входами
соединенного с выходами счетчика, а информационными входами - с информационными
входами устройства, информационные выходы которого соединены с выходами блока памяти перемежителя, а входы синхронизации устройства соединены с четвертым управляющим входом генератора адресов и входом счетчика.
В этом устройстве, реализующем соответствующий способ перемежения/обратного
перемежения, последовательно запоминаются N входных битовых символов в блоке памяти перемежителя по адресу от 0 до N-1, обеспечивают первую переменную m и вторую
переменную J, удовлетворяющие соотношению N = 2m ·J, и считывают K-й (0<= K<= N-1)
битовый символ по адресу, определяемому соотношением 2m (K mod J) + BRO(K/J), где
BRO является функцией для преобразования двоичного значения в десятичное путем ре2
BY 11268 C1 2008.10.30
версирования битов. При этом первая переменная m указывает количество последовательных нулевых символов от младшего значения бита, когда N представляется в двоичной форме. Вторая же переменная J указывает десятичное значение, соответствующее
отброшенным битам, отличным от вышеуказанных последовательных нулевых бит.
В известном устройстве [3] битовый символ считывают по адресу, определяемому отношением последовательности K считывания к переменной J (в двоичном виде), получаемой реверсированием битов двоичного значения с последующим преобразованием
реверсированных бит в десятичное значение. С точки зрения технической реализации
данный способ перемежения/обратного перемежения осуществляет перестановку бит
входной последовательности, поступающей в блок памяти перемежителя через информационные входы с последующей записью в выходном буфере в виде новой (перемеженной)
последовательности (блок памяти устройства перемежения состоит из буферов входных и
выходных данных).
Генератор адресов принимает по первому управляющему входу генератора адресов
значение N, равное размеру перемежителя, по второму, третьему и четвертому входам соответственно значения переменных m, J (N = 2m ·J) и синхроимпульсы (тактовые импульсы) для формирования адреса в памяти перемежителя (на выходах генератора) для
считывания битовых символов, последовательно запоминаемых в блоке памяти перемежителя с его информационных входов. Блок памяти перемежителя последовательно запоминает входные битовые символы при работе в режиме записи и выводит на выходы
блока битовые символы в соответствии с адресом на выходах генератора адресов в режиме считывания. Счетчик считает входные тактовые импульсы и формирует на своих выходах адрес записи.
Таким образом, известное решение [3] позволяет сравнительно эффективно осуществлять перемежение (перестановку) символов исходной (входной) последовательности из N
бит, обеспечивая возможность разнесения группирующихся (расположенных в соседних
разрядах) ошибок на некоторое расстояние.
Известный способ и устройство перемежения/обратного перемежения характеризуется
постоянной глубиной перемежения (минимальное расстояние, на которое разносятся два
соседних символа), что позволяет легко исправить группирующиеся ошибки (пакет) соответствующей кратности. Однако известно, что кратность ошибки может быть различной.
Причем, при передаче данных достаточно большой длительности и объема (минуты и более; мегабайты и более) могут встречаться пакеты ошибок разной длины. Вместе с тем,
вероятность появления ошибки меньшей кратности является тоже высокой [4]. Известное
устройство характеризуется сравнительно низкой глубиной перемежения символов, не
удовлетворяющей практическим потребностям.
Задачей изобретения является повышение глубины перемежения символов, что должно обеспечить, в свою очередь, возможность исправления ошибок большей кратности в
информационной последовательности.
Поставленная задача решается тем, что в устройство перемежения/обратного перемежения, содержащее генератор адресов, первый и второй входы которого соединены соответственно с первым и вторым управляющими входами устройства, а выходы генератора
адресов соединены с первыми адресными входами блока памяти перемежителя, вторыми
адресными входами соединенного с выходами счетчика, а информационными входами - с
информационными входами устройства, информационные выходы которого соединены с
выходами блока памяти перемежителя, а входы синхронизации устройства соединены с
третьим входом генератора адресов и входом счетчика, отличающееся тем, что содержит
блок формирования дополнительных управляющих сигналов, первый и второй входы которого соединены соответственно с первым и вторым входами генератора адресов, а первый и второй выходы блока - с четвертым и пятым входами генератора адресов,
отличающееся тем, что на четвертом управляющем входе генератора адресов формирует3
BY 11268 C1 2008.10.30
ся переменная dl, удовлетворяющая условию e1·d1 mod t1 = 1, где t1 = (p1-1)·(q1-1), p1 и
q1 - взаимно простые числа, p1·q1 = n1, a e1 и q1 - простые числа, кроме того, на пятом
управляющем входе генератора адресов формируется переменная d2, удовлетворяющая
условию e2·d2 mod t2 = 1, где t2 = (p2-1)·(q2-1), р2 и q2 - взаимно простые числа,
p2·q2 = n2, а е2 и d2 - простые числа.
Сущность предлагаемого технического решения основана на использовании матрицы,
строки и столбцы которой формируются последовательностью входных символов, образующих пакет данных. Для удобной работы каждый символ помечается (индексируется),
пакеты данных индексируются как множества строк и столбцов, ограниченных в размере
(N). Произведение заранее установленных размеров строк (n1) и столбцов (n2) соответствует объему блока данных (N = n1·n2).
Перемежение данных базируется на алгоритме "разбрасывания" данных за счет обработки бит по частям. Блок перемежения содержит память, предназначенную для обработки и хранения пакетов данных. Он построен и функционирует по тому же принципу, что и
блок перемежения известного устройства [3].
Изобретение поясняется чертежами:
фиг. 1 - схема устройства перемежения/обратного перемежения,
фиг. 2 - схема перестановки строк и столбцов,
фиг. 3 - сравнительная характеристика минимального разнесения бит для размера перемежителя N = 196, где 1 - характеристика для устройства [3], 2 - для предлагаемого решения при n1 = 14, d1 = 3, n2 = 14, d2 = 3,
фиг. 4 - сравнительная характеристика минимального разнесения бит для размера перемежителя N = 700, где 1 - характеристика для устройства [3], 2 - для предлагаемого решения при n1 = 50, d1 = 11, n2 = 14, d2 = 3, 3 - для предлагаемого решения при n1 = 50,
d1 = 3, n2 = 14, d2 = 3, 4 - для предлагаемого решения при n1 = 14, d1 = 3, n2 = 50, d2 = 3, 5 для предлагаемого решения при n1 = 14, d1 = 3, n2 = 50, d2 = 11.
Процессор (на фигуре не показан) связан с памятью и используется для разделения
пакетов данных на части. Он также предназначен для генерации перемешивания последовательного множества частей данных и индексации множества строк и столбцов. Схематично принцип перестановки строк и столбцов матрицы данных показан на фиг. 2.
Для примера в табл. 1 показано первоначальное расположение данных (входные биты)
в матрице размером 14×14 (N = 196, n1 = 14, n2 = 14).
Таблица 1
Исходная матрица [14×
×14]
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100 101 102 103 104 105 106 107 108 109 110 111 112
113 114 115 116 117 118 119 120 121 122 123 124 125 126
127 128 129 130 131 132 133 134 135 136 137 138 139 140
141 142 143 144 145 146 147 148 149 150 151 152 153 154
155 156 157 158 159 160 161 162 163 164 165 166 167 168
169 170 171 172 173 174 175 176 177 178 179 180 181 182
183 184 185 186 187 188 189 190 191 192 193 194 195 196
4
BY 11268 C1 2008.10.30
Предлагаемый способ перемежения символов (строк и столбцов) основывается на использовании простых чисел. Для начала выбираются взаимно простые числа р1 и q1 такие, что n1 = p1⋅q1. Вычисляется t1 = (p1-1)⋅(q1-1). Находятся два простых числа (e1 и d1)
таких, чтобы e1⋅d1 mod t1 = 1. Количество строк nr определяется как n-1. В табл. 2 представлены возможные варианты сочетания числа строк n1 и столбцов n2, а также соответствующие этим сочетаниям значения q, p, t, e, d (в общем случае каждая из переменных
может быть обозначена любым из вышеизложенных индексов - 1, 2).
Таблица 2
Параметры перемежителя для различных n1 и n2
p
q
n
n1 (либо n2) = n-1
p-1
q-1
t
e
d
3
5
15
14
2
4
8
3
3
3
11
33
32
2
10
20
3
7
3
13
39
38
2
12
24
5
5
3
17
51
50
2
16
32
3
11
3
29
87
86
2
28
56
3
19
5
7
35
34
4
6
24
5
5
5
13
65
64
4
12
48
7
7
5
17
85
84
4
16
64
5
13
5
31
155
154
4
30
120
11
11
7
23
161
160
6
22
132
7
19
7
29
203
202
6
28
168
13
13
11
13
143
142
10
12
120
11
11
11
17
187
186
10
16
160
7
23
11
23
253
252
10
22
220
13
17
11
31
341
340
10
30
300
7
43
13
19
247
246
12
18
216
7
31
13
31
403
402
12
30
360
19
19
17
19
323
322
16
18
288
17
17
17
31
527
526
16
30
480
13
37
19
29
551
550
18
28
504
5
101
29
31
899
898
28
30
840
29
29
Перемежение множества строк si (1 = <i< = nr) осуществляется на основе формулы:
(1)
si → id1 mod n1 = j.
Данная формальная запись означает, что i-я строка исходной матрицы переместится на
j-ю позицию после перемежения.
При n1 = 14, n2 = 14, например, p1 = 3 и q1 = 5. Тогда n = 3⋅5 = 15, t1 = 2⋅4 = 8. Выбираем е1 = 3 и d1 = 3 для выполнения условия 3⋅3 mod 8 = 1. Тогда, для примера, определим
место расположения строк после выполнения процедуры перемежения:
s1 → 13 mod 15 = 1 (i = 1, j = 1),
s2 → 23 mod 15 = 8 (i = 2, j = 8),
s3 → 33 mod 15 = 12 (i = 3, j = 12),
s4 → 43 mod 15 = 4 (i = 4, j = 4),
s5 → 53 mod 15 = 5 (i = 5, j = 5),
s6 → 63 mod 15 = 6 (i = 6, j = 6),
s7 → 73 mod 15 = 13 (i = 7, j = 13),
s8 → 83 mod 15 = 2 (i = 8, j = 2),
s9 → 93 mod 15 = 9 (i = 9, j = 9),
s10 → 103 mod 15 = 10 (i = 10, j = 10),
s11 → 113 mod 15 = 11 (i = 11, j = 11),
5
BY 11268 C1 2008.10.30
s12 → 123 mod 15 = 3 (i = 12, j = 3),
s13 → 133 mod 15 = 7 (i = 13, j = 7),
s14 → 143 mod 15 = 14 (i = 14, j = 14).
Результаты первого этапа перемежения (строк) входной последовательности представлены в табл. 3.
Таблица 3
Матрица [14×
×14] после перемежения строк
1
2
3
4
5
6
7
8
9
10
11
12
13
14
99
100 101 102 103 104 105 106 107 108 109 110 111 112
155 156 157 158 159 160 161 162 163 164 165 166 167 168
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
169 170 171 172 173 174 175 176 177 178 179 180 181 182
15
16
17
18
19
20
21
22
23
24
25
26
27
28
113 114 115 116 117 118 119 120 121 122 123 124 125 126
127 128 129 130 131 132 133 134 135 136 137 138 139 140
141 142 143 144 145 146 147 148 149 150 151 152 153 154
29
30
31
32
33
34
35
36
37
38
39
40
41
42
85
86
87
88
89
90
91
92
93
94
95
96
97
98
183 184 185 186 187 188 189 190 191 192 193 194 195 196
Второй этап перемежения связан с обработкой столбцов. Новое местоположение
столбца sty (1 = <у< = nс) определяется согласно формальной записи:
(2)
sty → (y)d2 mod n2 = z,
где n2 - произведение взаимно простых чисел р2 и q2. Причем t2 = (p2-1)(q2-1). Числа d2 и
е2 выбирают так, чтобы выполнялось условие d2⋅e2 mod t2 = 1. Количество столбцов n2
определяется как n-1. Формальная запись (2) означает, что y-й столбец исходной матрицы
переместится на z-ю позицию после перемежения.
Определим место расположения столбцов после выполнения процедуры перемежения:
st1 → 13 mod 15 = 1 (y = 1, z = 1),
st2 → 23 mod 15 = 8 (y = 2, z = 8),
st3 → 33 mod 15 = 12 (y = 3, z = 12),
st4 → 43 mod 15 = 4 (y = 4, z = 4),
st5 → 53 mod 15 = 5 (y = 5, z = 5),
st6 → 63 mod 15 = 6 (y = 6, z = 6),
st7 → 73 mod 15 = 13 (y = 7, z = 13),
st8 → 83 mod 15 = 2 (y = 8, z = 2),
st9 → 93 mod 15 = 9 (y = 9, z = 9),
st10 → 103 mod 15 = 10 (y = 10, z = 10),
st11 → 113 mod 15 = 11 (y = 11, z = 11),
st12 → 123 mod 15 = 3 (y = 12, z = 3),
st13 → 133 mod 15 = 7 (y = 13, z = 7),
st14 → 143 mod 15 = 14 (y = 14, z = 14).
После перемежения строк и столбцов местоположение данных меняется. Итоговый результат отображен в табл. 4.
6
BY 11268 C1 2008.10.30
Таблица 4
1
99
155
43
57
71
169
15
113
127
141
29
85
183
8
106
162
50
64
78
176
22
120
134
148
36
92
190
Матрица [14×
×14] после перемежения строк и столбцов
12
4
5
6
13
2
9
10
11
3
110 102 103 104 111 100 107 108 109 101
166 158 159 160 167 156 163 164 165 157
54
46
47
48
55
44
51
52
53
45
68
60
61
62
69
58
65
66
67
59
82
74
75
76
83
72
79
80
81
73
180 172 173 174 181 170 177 178 179 171
26
18
19
20
27
16
23
24
25
17
124 116 117 118 125 114 121 122 123 115
138 130 131 132 139 128 135 136 137 129
152 144 145 146 153 142 149 150 151 143
40
32
33
34
41
30
37
38
39
31
96
88
89
90
97
86
93
94
95
87
194 186 187 188 195 184 191 192 193 185
7
105
161
49
63
77
175
21
119
133
147
35
91
189
14
112
168
56
70
84
182
28
126
140
154
42
98
196
Последовательность выходных битовых символов перемежителя получается: 1, 99, 155,
43, 57, 71, 169, 15, 113, 127, 141, 29, 85, 183, 8, 106, 162, 50, 64, 78, 176, 22, 120, 134, 148,
36, 92, 190, 12, 110 ... 42, 98, 196.
Для определения минимального кодового расстояния необходимо найти наименьшую
разность из двух соседних чисел (количество строк, количество столбцов). В данном примере это число 14.
Отметим, что в известном решении [3] выходная последовательность 196 битовых символов имеет вид: 1, 5, 9, 13, 17, 21, 25, 29, 33, 37, 41, 45, 49, 53, 57, 61, 65, 69, 73, 77, 81, 85,
89, 93, 97, 101, 105, 109, 113, 117, 121, 125, 129, 133, 137, 141, 145, 149, 153, 157, 161, 165,
169, 173, 177, 181, 185, 189, 193, 3, 7, 11, 15, ... 188, 192, 196, и характеризуется минимальным кодовым расстоянием, равным 4. Сравнительная характеристика минимального разнесения бит для блока перемежения размером в 196 бит отображена на фиг. 2, где 1 характеристики для известного решения [3], 2 - характеристики для предлагаемого решения при n1 = 14, d1 = 3, n2 = 14, d2 = 3.
На фиг. 1 показана схема устройства перемежения/обратного перемежения. Устройство
содержит первый 1 и второй 2 управляющие входы, блок 3 формирования дополнительных управляющих сигналов, которые вычисляют значения d1 и d2, исходя из значений
размера матрицы n1 и n2. Сформированные степенные коэффициенты d1 и d2 из блока 3
поступают на четвертый 4 и пятый 5 выходы генератора адресов 7. Генератор адресов 7
принимает значения размера матрицы (по входам 1 и 2), степенных коэффициентов (по
входам 4 и 5) и тактовые импульсы 6. В результате работы генератора адресов 7 на выход 8 подается значение адреса считывания, поступающего на первые адресные входы
блока памяти 12. Счетчик 9 считает входные тактовые импульсы 6 и выдает значение
счетчика тактовых импульсов на вторые адресные входы 10 блока 12 в виде значения адреса записи. Память перемежителя 12 последовательно запоминает входные битовые символы 11 при работе в режиме записи и выводит битовые символы в соответствии с
адресом 8, обеспечиваемым генератором 7 адресов, при работе в режиме считывания. После перемежения, биты матрицы из памяти перемежителя 12 передаются на информационные выходы 13 устройства.
Генератор адресов 7 формирует адрес считывания 8 в соответствии с формулой:
k
adrk ← (int(
) + 1)d1 mod n1) − 1 + (((k mod(n 2 − 1) + 1)d 2 mod n 2) − 1) ⋅ (n1 − 1) = ν , (3)
n2 −1
7
BY 11268 C1 2008.10.30
где k - адрес памяти (0 ≤ k ≤ (N - 1)), int - целочисленное деление; в приведенном соотношении учитывается тот факт, что считывание символов (на выход устройства) осуществляется по столбцам.
Данная формальная запись означает, что ν-й символ двукратно перемеженной (по строкам и столбцам) последовательности будет считан на выход под k-м номером (adrk).
Для примера приведем расчет ν-х адресов выходной матрицы [14×14] (0 ≤ k ≤ 195) с
учетом изменения порядка адресов начиная с нулевого адреса (ему соответствует индекс 1
входной последовательности):
0
adr0 ← (int(
) + 1)3 mod 15) − 1 + (((0 mod(15 − 1) + 1)3 mod 15) − 1) ⋅ (15 − 1) = 0 ,
15 − 1
1
) + 1)3 mod 15) − 1 + (((1 mod(15 − 1) + 1)3 mod 15) − 1) ⋅ (15 − 1) = 98 ,
adr1 ← (int(
15 − 1
2
adr2 ← (int(
) + 1)3 mod 15) − 1 + (((2 mod(15 − 1) + 1)3 mod 15) − 1) ⋅ (15 − 1) = 154 ,
15 − 1
.........
15
adr15 ← (int(
) + 1)3 mod 15) − 1 + (((15 mod(15 − 1) + 1)3 mod 15) − 1) ⋅ (15 − 1) = 105 ,
15 − 1
.........
195
) + 1)3 mod 15) − 1 + (((195 mod(15 − 1) + 1)3 mod 15) − 1) ⋅ (15 − 1) = 195 .
adr195 ← (int(
15 − 1
Обратное перемежение также осуществляется по схеме, приведенной на фиг. 1, за исключением того, что в блоке 3 на его выходы 4 и 5 подаются значения e1 и e2. Генератор
адресов 7 формирует адрес считывания 8 в соответствии с формулой:
k
adrk ← (int(
) + 1)e1 mod n1) − 1 + (((k mod(n 2 − 1) + 1) e 2 mod n 2) − 1) ⋅ (n1 − 1) = ν , (4)
n2 −1
где считывание также осуществляется по столбцам.
Анализ разнесения ошибок при различных размерах блока перемежения показал увеличение минимального расстояния по сравнению с устройством [3]. Например, при N = 196
бит (фиг. 3, n1 = l4, d1 = 3, n2 = 14, d2 = 3) расстояние между битами тройной ошибки для
предлагаемого решения равно 14, для устройства [3] равно 4, а при N = 700 бит (фиг. 4, 5;
график для предлагаемого решения при n1 = 14, d1 = 3, n2 = 50, d2 = 11) соответствующие
показатели равны 50 и 4 соответственно.
Таким образом, предлагаемое устройство выполняет те же функции, что и известное:
осуществляет перемежение символов в режиме передачи данных в канале связи и обратное перемежение (деперемежение) - в режиме обработки данных на выходе канала связи.
Однако предлагаемое решение позволяет значительно повысить расстояние между разнесенными символами (от нескольких раз до десятков раз), что, в свою очередь, обеспечивает повышение уровня надежности передачи данных за счет коррекции группирующихся
ошибок наиболее вероятной кратности (до 6÷8).
Перечень предприятий, на которых может быть использовано изобретение: операторы
сотовой связи (например, Diallog), Интернет-провайдеры (например: Белтелеком, Unibel,
Solo).
Источники информации:
1. Патент КНР 19980054131, МПК Н 03М 13/27, 1998.
2. Патент РФ 2210186, МПК Н 03М 13/27, 2003.
3. Патент РФ 2216099, МПК Н 03М 13/27, 2000 (прототип).
8
BY 11268 C1 2008.10.30
Фиг. 2
Фиг. 3
Фиг. 4
Национальный центр интеллектуальной собственности.
220034, г. Минск, ул. Козлова, 20.
9
Документ
Категория
Без категории
Просмотров
0
Размер файла
736 Кб
Теги
by11268, патент
1/--страниц
Пожаловаться на содержимое документа