close

Вход

Забыли?

вход по аккаунту

?

Патент BY11757

код для вставкиСкачать
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К ПАТЕНТУ
РЕСПУБЛИКА БЕЛАРУСЬ
(46) 2009.04.30
(12)
(51) МПК (2006)
НАЦИОНАЛЬНЫЙ ЦЕНТР
ИНТЕЛЛЕКТУАЛЬНОЙ
СОБСТВЕННОСТИ
(54)
BY (11) 11757
(13) C1
(19)
G 06F 7/00
УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ СИММЕТРИЧЕСКИХ
БУЛЕВЫХ ФУНКЦИЙ n ПЕРЕМЕННЫХ
(21) Номер заявки: a 20060920
(22) 2006.09.20
(43) 2007.10.30
(71) Заявитель: Общество с ограниченной
ответственностью "Научно-технический центр "ДЭЛС" (BY)
(72) Автор: Авгуль Леонид Болеславович
(BY)
(73) Патентообладатель: Общество с ограниченной ответственностью "Научнотехнический центр "ДЭЛС" (BY)
(56) SU 1832272 A1, 1993.
SU 1833860 A1, 1993.
SU 1809434 A1, 1993.
BY 11757 C1 2009.04.30
(57)
Устройство для вычисления симметрических булевых функций n переменных, содержащее первый многофункциональный логический модуль, выход которого соединен с выходом устройства, а его i-й, где i = 1, k , где k = 1, 2, 3, …, информационный вход соединен
Фиг. 1
BY 11757 C1 2009.04.30
с i-м информационным входом устройства, отличающееся тем, что содержит многофункциональные логические модули со второго по (k + 2)-й, выход (j + 1)-го, где j = 1, k + 1 , из
которых соединен с j-м настроечным входом первого многофункционального логического
модуля, а t-й, где t = 1, n − k , где n > k - число переменных реализуемых симметрических
булевых функций, информационный вход соединен с (k + t)-м информационным входом
устройства, l-й, где l = 1, n − k + 1 , настроечный вход (j + 1)-го многофункционального логического модуля соединен с (l + j − 1)-м настроечным входом устройства.
Изобретение относится к вычислительной технике и микроэлектронике и может быть
использовано для построения широкого класса цифровых устройств.
Известно устройство для вычисления симметрических булевых функций n переменных,
содержащее n групп логических элементов, i-я из которых ( i = 1, n ) содержит n − I + 1
элементов сложения по модулю два, n − I + 1 элементов И, n информационных входов и
n + 1 настроечных входов [1].
Недостатком известного устройства является низкое быстродействие, определяемое
большой глубиной схемы.
Наиболее близким по конструкции и функциональным возможностям техническим
решением к предлагаемому является многофункциональный логический модуль (устройство для вычисления симметрических булевых функций пяти переменных), содержащий
мажоритарный элемент с порогом два, мажоритарный элемент с порогом три, мажоритарный элемент с порогом четыре, пять элементов ЗАПРЕТ, два элемента ИЛИ, два элемента
И, пять информационных входов и шесть настроечных входов [2].
Недостатком известного многофункционального логического модуля является ограниченное число переменных реализуемых симметрических булевых функций.
Изобретение направлено на решение задачи расширения функциональных возможностей устройства за счет вычисления симметрических булевых функций, зависящих от
произвольного числа n переменных, и использования при этом для построения устройства
многофункциональных логических модулей с ограниченным числом информационных
входов.
Названный технический результат достигается путем использования для построения
устройства многофункциональных логических модулей с ограниченным числом информационных входов, соединенных между собой по специальной схеме.
Устройство для вычисления симметрических булевых функций n переменных содержащее первый многофункциональный логический модуль, выход которого соединен с выходом устройства, а его i-й, где i = 1, k , где k = 1, 2, 3, ..., информационный вход соединен
с i-м информационным входом устройства.
В отличие от прототипа, устройство содержит многофункциональные логические модули со второго по (k + 2)-й, выход (j + 1)-го из которых, где j = 1, k + 1 , соединен с j-м настроечным входом первого многофункционального логического модуля, a t-й, где
t = 1, n − k , где n > k - число переменных реализуемых симметрических булевых функций,
информационный вход соединен с (k + t)-м информационным входом устройства. При
этом l-й, где l = 1, n − k + 1 , настроечный вход (j + l)-го многофункционального логического
модуля соединен с (l + j − 1)-м настроечным входом устройства.
На фиг. 1 представлена схема устройства для вычисления симметрических булевых
функций n переменных при n = 9 и k = 4.
Устройство содержит один многофункциональный логический модуль 1 с k = 4 информационными входами, k + 1 многофункциональных логических модулей 2-6 с n − k = 5
2
BY 11757 C1 2009.04.30
информационными входами, n = 9 информационных входов 7-15, n + 1 = 10 настроечных
входов 16-25 и один выход 26.
В общем случае устройство реализует все 2n+1 симметрические булевы функции n переменных (включая функции "константа ноль" и "константа единицы") при настройке сигналами из множества {0,1}.
Поясним принцип построения и работы устройства для вычисления симметрических
булевых функций n переменных.
Обозначим G sh = (h, h, ..., h ) - некоторый кортеж длины s, содержащий только элементы h ∈ {0,1} и G 0h ≡ ∅.
Булева функция F = F(X), X = (х1, х2, ..., хn), называется симметрической (с.б.ф.), если
она симметрична относительно любой пары переменных из X.
С.б.ф. F = F(X) однозначно определяется своим локальным кодом π(F) = (π0, π1, …, πn),
где πi = F(G1i, G 0n −i ) , i = 0, n .
С.б.ф. Fni = Fni (X) , 0 ≤ i ≤ n, называется фундаментальной (ф.с.б.ф.), если
Fni = Fni (X) =
1, если x1 + x 2 + ... + x n = i;
0, если x1 + x 2 + ... + x n ≠ i; 0 ≤ i ≤ n.
Очевидно, что в локальном коде π(Fni ) ф.с.б.ф. Fni только один элемент πi = 1 (все остальные элементы πj = 0, 0 ≤ j ≤ n, j ≠ i).
Очевидно, что произвольная с.б.ф. F = F(X) от n переменных может быть однозначно
представлена посредством ф.с.б.ф в виде
n
F = F(X) = ∨ πi ⋅ Fni (X) .
i =0
(1)
Пример 1.
С.б.ф. F = F(X) от n = 9 переменных, заданная своим локальным кодом π(F) = (π0, π1, π2,
π3, π4, π5, π6, π7, π8, π9) = (1, 0, 1, 0, 0, 0, 0, 1, 1, 1), согласно (1) имеет вид:
F = F(X) = F90 (X) ∨ F92 (X) ∨ F97 (X) ∨ F98 ∨ F99 (X) .
Определение. Первообразной функцией многофункционального логического модуля
называется логическое (булево) выражение, устанавливающее связь между реализуемой
на выходе модуля булевой функцией и элементами вектора входных переменных и вектора настройки.
Известны многофункциональные логические модули (универсальные в классе с.б.ф.),
имеющие n информационных входов (на них подаются двоичные переменные х1, х2, ..., хn)
и n + 1 настроечных входов, на которые подаются сигналы настройки π0, π1, ..., πn, определяющие реализуемую на единственном выходе модуля с.б.ф. F = F(X), заданную своим
локальным кодом π(F) = (π0, π1, ..., πn).
Многофункциональные логические модули, вектором настройки которых на реализацию конкретной с.б.ф. F = F(X) является ее локальный код π(F), назовем модулями π-типа.
Обозначим Sn(X, π(F)) = Sn(X, π0, π1, ..., πn) - первообразная функция модуля π-типа,
реализующего все с.б.ф. n переменных.
При описании модулей π-типа как "черных ящиков" в качестве первообразной функции Sn(X, π(F)) может выступать выражение (1), т.е.
n
Sn (X, π(F)) = ∨ πi ⋅ Fni (X) .
i=0
3
(2)
BY 11757 C1 2009.04.30
Первообразные функции всех модулей π-типа, независимо от их конкретной структуры (схемотехнической реализации), путем тождественных преобразований могут быть
сведены к виду (2), поскольку с.б.ф. F = F(X) однозначно определяется вектором π(F).
Пусть Х = (Х1, Х2), Х1 = (x1, x2, ..., хk), X2 = (xk+1, xk+2, ..., xn), 1 ≤ k ≤ n.
Дизъюнктивное разложение с.б.ф. F = F(X) = F(X1, Х2) по k переменным из Х1 представим в виде
k
F(X) = ∨ ϕ j (X 2 ) ⋅ Fkj (X1 ) ;
j=0
(3)
где ϕ j = ϕ j (X 2 ) = F(G 0k − j , G1j , X 2 ) - "остаточные" с.б.ф.;
Fkj (X1 ) - ф.с.б.ф., зависящие от k переменных из Х1, j = 0, k .
При этом локальные коды функций ϕj(Х2) могут быть определены из локального кода
π(F) с.б.ф. F:
(
) ((
))
π ϕ j (X 2 ) = π F G 0k − j , G1j , X 2 = (π j , π j+1 , ..., π j+ n −k ) .
(4)
Заметим, что при k = n выражение (3) примет вид (1).
Пример 2.
Пусть n = 9 и F = F(X) - с.б.ф., заданная своим локальным кодом π(F) = (π0, π1, ..., π9).
Выполним дизъюнктивное разложение (3) по k = 4 переменным из Х1 = (x1, х2, х3, х4):
4
F(X) = ∨ ϕ j (X 2 ) ⋅ Fkj (X1 ) ,
j= 0
где Х2 = (х5, х6, х7, x8, x9);
F40 = x1 x 2 x 3 x 4 ;
F41 = x1 x 2 x 3 x 4 ∨ x1 x 2 x 3 x 4 ∨ x1 x 2 x 3 x 4 ∨ x1 x 2 x 3 x 4 ;
F42 = x1 x 2 x 3 x 4 ∨ x1 x 2 x 3 x 4 ∨ x1 x 2 x 3 x 4 ∨ x1 x 2 x 3 x 4 ∨ x1 x 2 x 3 x 4 ∨ x1 x 2 x 3 x 4 ;
F43 = x1 x 2 x 3 x 4 ∨ x1 x 2 x 3 x 4 ∨ x1 x 2 x 3 x 4 ∨ x1 x 2 x 3 x 4 ;
F44 = x1 x 2 x 3 x 4 .
Локальные коды "остаточных" с.б.ф. ϕj = ϕj(Х2), j = 0,4 , определяются согласно (4) из
локального кода π(F) с.б.ф. F:
π(ϕ 0 ) = (π 0 , π1 , π 2 , π 3 , π 4 , π 5 ); 

π(ϕ1 ) = (π1 , π 2 , π 3 , π 4 , π 5 , π 6 ); 

π(ϕ 2 ) = (π 2 , π 3 , π 4 , π 5 , π 6 , π 7 ); 
(5)

π(ϕ3 ) = (π 3 , π 4 , π 5 , π 6 , π 7 , π8 ); 

π(ϕ 4 ) = (π 4 , π 5 , π 6 , π 7 , π 8 , π 9 ). 
Из анализа выражений (1)-(3) следует, что произвольная с.б.ф. n переменных F = F(X)
может быть реализована на выходе модуля π-типа, имеющего k информационных входов
(на них подаются двоичные переменные х1, х2, ..., xk) и k + l настроечных входов, на которые в качестве сигналов настройки должны подаваться значения "остаточных" с.б.ф.
ϕ0, ϕ1, ..., ϕk на соответствующих наборах переменных из Х2.
Следовательно, первообразную функцию модуля π-типа с n информационными входами можно представить посредством первообразной функции модуля n-типа с k информационными входами:
4
BY 11757 C1 2009.04.30
k
Sn (X, π(F)) = ∨ ϕ j (X 2 ) ⋅ F4j (X1 ) = Sk (X1, ϕ0 (X 2 ), ϕ1 (X 2 ), ..., ϕk (X 2 ) ) .
j= 0
(6)
В свою очередь, каждая из с.б.ф. ϕj = ϕj(Х2), j = 0, k , может быть реализована модулем
π-типа с n − k информационными входами:
n −k
Sn − k (X 2 , π(ϕ j ) ) = Sn − k (X 2 , π j , π j+1, ..., π j+ n − k ) = ∨ π j+ t ⋅ Fnt − k (X 2 ) .
t =0
(7)
Из (6) и (7) непосредственно следует, что
Sn (X, π(F) ) = Sk (X1, Sn − k (X 2 , π0 , π1 , ..., πn − k ), ..., Sn − k (X 2 , πk , πk +1, ..., πn )) .
(8)
Таким образом, согласно (8) устройство для вычисления с.б.ф. n переменных (модуль
π-типа с n информационными входами) может быть построено по двухуровневой каскадной схеме, а именно:
первый уровень - модуль π-типа с k информационными входами (на них подаются переменные Х1), выход которого соединен с выходом устройства;
второй уровень - k + l модулей π-типа с n − k информационными входами (на них подаются переменные Х2), выходы которых соединены соответственно с настроечными входами модуля первого уровня.
При этом настроечные входы устройства в целом организуются путем отождествления
настроечных входов модулей второго уровня в соответствии с (4) - i-й настроечный вход
j-го модуля второго уровня соединяется с (i + j − 1)-м настроечным входом устройства,
вектором настройки которого является локальный код π(F) реализуемой с.б.ф. F = F(X);
i = l, n − k + l , j = l, k + l .
Предлагаемое устройство для вычисления с.б.ф. n переменных построено в соответствии с первообразной функцией вида (8).
Пример 3.
При n = 9 и k = 4 первообразная функция (8) примет вид:
S9 (X, π(F) ) = S4 (X1, S5 (X 2 , π0 , π1, ..., π5 ), S5 (X 2 , π1, π2 , ..., π6 ),
S5 (X 2 , π2 , π3 , ..., π7 ), S5 (X 2 , π3 , π4 , ..., π8 ), S5 (X 2 , π4 , π5 , ..., π9 )),
(9)
где X = (X1, X2), X1 = (x1, x2, х3, х4), X2 = (х5, х6, х7, х8, х9).
Схема устройства с первообразной функцией вида (9) представлена на фиг. 1.
Устройство для вычисления с.б.ф. n переменных при n = 9 и k = 4 (фиг. 1) работает
следующим образом.
На информационные входы 7, 8, ..., 15 подаются двоичные переменные х1, х2, ..., х9 (в
произвольном порядке), на настроечные входы 16, 17, ..., 25 - соответственно компоненты
π0, π1, ..., π9 локального кода π(F) с.б.ф. F = F(X), значения которой реализуются на выходе
26 устройства.
Пример 4.
Определим сигналы настройки устройства при n = 9 и k = 4 (фиг. 1) на реализацию заданной своим локальным кодом π(F) с.б.ф. F = F(X) = F(X1, X2) из примера 1.
Поскольку вектор настройки устройства совпадает с локальным кодом реализуемой
функции π(F) = (1, 0, 1, 0, 0, 0, 0, 1, 1, 1), то сигнал логической единицы должен быть подан на настроечные входы 16, 18, 23, 24 и 25, а сигнал логического нуля - на настроечные
входы 17, 19, 20, 21 и 22.
Действительно, как следует из выражения (5) и фиг. 1, локальные коды с.б.ф.
ϕj = ϕj(X2), j = 0,4 , реализуемых на выходах модулей 2-6, имеют вид:
π(ϕ0) = (1, 0, 1, 0, 0, 0); π(ϕ1) = (0, 1, 0, 0, 0, 0); π(ϕ2) = (1, 0, 0, 0, 0, 1);
5
BY 11757 C1 2009.04.30
π(ϕ3) = (0, 0, 0, 0, 1, 1); π(ϕ4) = (0, 0, 0, 1, 1, 1).
Тогда согласно (1) на выходах модулей второго уровня реализуются с.б.ф.:
на выходе модуля 2 − ϕ 0 = ϕ 0 (X 2 ) = F50 (X 2 ) ∨ F52 (X 2 ) ;
на выходе модуля 3 − ϕ1 = ϕ1 (X 2 ) = F51 (X 2 ) ;
на выходе модуля 4 − ϕ 2 = ϕ 2 (X 2 ) = F50 (X 2 ) ∨ F55 (X 2 ) ;
на выходе модуля 5 − ϕ3 = ϕ3 (X 2 ) = F54 (X 2 ) ∨ F55 (X 2 ) ;
на выходе модуля 6 − ϕ 4 = ϕ 4 (X 2 ) = F53 (X 2 ) ∨ F54 (X 2 ) ∨ F55 (X 2 ) .
В соответствии с (3) на выходе 26 модуля 1 (выходе устройства) реализуется с.б.ф.
4
F = F(X) = F(X1 , X 2 ) = ∨ ϕ j (X 2 ) ⋅ F4j (X1 ) =
j=0
= F40 (X1 ) ⋅ (F50 (X 2 ) ∨ F52 (X 2 ) ) ∨ F41 (X1 ) ⋅ F51 (X 2 ) ∨ F42 (X1 ) ⋅ (F50 (X 2 ) ∨ F55 (X 2 ) ) ∨
∨ F43 (X1 ) ⋅ (F54 (X 2 ) ∨ F55 (X 2 ) ) ∨ F44 (X1 ) ⋅ (F53 (X 2 ) ∨ F54 (X 2 ) ∨ F55 (X 2 ) ) =
= F40 (X1 ) ⋅ F50 (X 2 ) ∨ F40 (X1 ) ⋅ F52 (X 2 ) ∨ F41 (X1 ) ⋅ F51 (X 2 ) ∨ F42 (X1 ) ⋅ F50 (X 2 ) ∨
∨ F42 (X1 ) ⋅ F55 (X 2 ) ∨ F43 (X1 ) ⋅ F54 (X 2 ) ∨ F43 (X1 ) ⋅ F55 (X 2 ) ∨
∨ F44 (X1 ) ⋅ F53 (X 2 ) ∨ F44 (X1 ) ⋅ F54 (X 2 ) ∨ F44 (X1 ) ⋅ F55 (X 2 ) =
= F90 (X) ∨ F92 (X) ∨ F97 (X) ∨ F98 (X) ∨ F99 (X),
где F90 (X) = F40 (X1 ) ⋅ F50 (X 2 );
F92 (X) = F40 (X1 ) ⋅ F52 (X 2 ) ∨ F41 (X1 ) ⋅ F51 (X 2 ) ∨ F42 (X1 ) ⋅ F50 (X 2 );
F97 (X) = F42 (X1 ) ⋅ F55 (X 2 ) ∨ F43 (X1 ) ⋅ F54 (X 2 ) ∨ F44 (X1 ) ⋅ F53 (X 2 );
F98 (X) = F43 (X1 ) ⋅ F55 (X 2 ) ∨ F44 (X1 ) ⋅ F54 (X 2 );
F99 (X) = F44 (X1 ) ⋅ F55 (X 2 ).
Предлагаемый принцип построения устройств для вычисления с.б.ф. n переменных
позволяет строить многоуровневые структуры, поскольку каждый из модулей n-типа, входящих в двухуровневую структуру, может быть, в свою очередь, построен по двухуровневой схеме.
При этом отождествление настроечных входов модулей на каждом уровне осуществляется аналогично, как и для двухуровневой структуры устройства.
В качестве примера на фиг. 2 представлена трехуровневая структура устройства для
вычисления с.б.ф. девяти переменных (n = 9) с первообразной функцией вида
S9 (X, π(F) ) = S2 (X1, S4 (X 2 , S3 (X3 , π0 , π1, π2 , π3 ), S3 (X3 , π1, π2 , π3 , π4 ),
S3 (X3 , π2 , π3 , π4 , π5 ), S3 (X3 , π3 , π4 , π5 , π6 ), S3 (X3 , π4 , π5 , π6 , π7 )),
S4 (X 2 , S3 (X3 , π1, π2 , π3 , π4 ), S3 (X3 , π2 , π3 , π4 , π5 ), S3 (X3 , π3 , π4 , π5 , π6 ),
S3 (X3 , π4 , π5 , π6 , π7 ), S3 (X3 , π5 , π6 , π7 , π8 )),
S4 (X 2 , S3 (X3 , π2 , π3 , π4 , π5 ), S3 (X3 , π3 , π4 , π5 , π6 ), S3 (X3 , π4 , π5 , π6 , π7 ),
S3 (X3 , π5 , π6 , π7 , π8 ), S3 (X3 , π6 , π7 , π8 , π9 ))),
где X1 = ( x1 , x 2 ), X 2 = ( x 3 , x 4 , x 5 , x 6 ), X 3 = ( x 7 , x 8 , x 9 ).
6
BY 11757 C1 2009.04.30
Устройство содержит один модуль 27 первого уровня с k1 = 2 информационными входами, k1 + 1 = 3 модуля 28, 29 и 30 второго уровня с k2 = 4 информационными входами,
k1 + k2 + 1 = 7 модулей 31-37 третьего уровня с k3 = n − k1 − k2 = 3 информационными входами, n = 9 информационных входов 38-46, n + 1 = 10 настроечных входов 47-56 и один
выход 57.
Устройство для вычисления с.б.ф. n = 9 переменных при k1 = 2, k2 = 4, k3 = 3 (фиг. 2)
работает следующим образом.
На информационные входы 38, 39, ..., 46 подаются двоичные переменные х1, х2, ..., х9
(в произвольном порядке), на настроечные входы 47, 48, ..., 56 - соответственно компоненты π0, π1, ..., π9 локального кода π(F) с.б.ф. F = F(X), значения которой реализуются на
выходе 57 устройства.
Тогда согласно (2)-(4) на выходах модулей 27-37 реализуются с.б.ф.:
3
на выходе модуля 31 − ψ 0 = ψ 0 (X 3 ) = ∨ π i ⋅ F3i (X 3 ), π(ψ 0 ) = (π 0 , π1 , π 2 , π 3 ) ;
i =0
3
на выходе модуля 32 − ψ1 = ψ1 (X 3 ) = ∨ π i +1 ⋅ F3i (X 3 ), π(ψ1 ) = (π1 , π 2 , π 3 , π 4 ) ;
i =0
3
на выходе модуля 33 − ψ 2 = ψ 2 (X 3 ) = ∨ π i + 2 ⋅ F3i (X 3 ), π(ψ 2 ) = (π 2 , π 3 , π 4 , π 5 ) ;
i =0
3
на выходе модуля 34 − ψ 3 = ψ 3 (X3 ) = ∨ πi + 3 ⋅ F3i (X3 ), π(ψ 3 ) = (π3 , π4 , π5 , π6 ) ;
i =0
3
на выходе модуля 35 − ψ 4 = ψ 4 (X3 ) = ∨ πi + 4 ⋅ F3i (X3 ), π(ψ 4 ) = (π 4 , π5 , π6 , π7 ) ;
i =0
3
на выходе модуля 36 − ψ 5 = ψ 5 (X 3 ) = ∨ π i +5 ⋅ F3i (X 3 ), π(ψ 5 ) = (π 5 , π 6 , π 7 , π8 ) ;
i =0
3
на выходе модуля 37 − ψ 6 = ψ 6 (X 3 ) = ∨ π i+6 ⋅ F3i (X 3 ), π(ψ 6 ) = (π 6 , π 7 , π8 , π 9 ) ;
i =0
4
на выходе модуля 28 − ψ 0 = ψ 0 (X 2 , X 3 ) = ∨ ψ j (X 3 ) ⋅ F4j (X 2 ) ,
j=0
π(ϕ0 ) = (π0 , π1, π 2 , π3 , π4 , π5 , π6 , π7 ) ;
4
на выходе модуля 29 − ϕ1 = ϕ1 (X 2 , X 3 ) = ∨ ψ j+1 (X 3 ) ⋅ F4j (X 2 ) ,
j= 0
π(ϕ1 ) = (π1 , π 2 , π 3 , π 4 , π 5 , π 6 , π 7 , π8 ) ;
4
на выходе модуля 30 − ϕ2 = ϕ2 (X 2 , X3 ) = ∨ ψ j+ 2 (X3 ) ⋅ F4j (X 2 ) ,
j= 0
π( ϕ 2 ) = ( π 2 , π 3 , π 4 , π 5 , π 6 , π 7 , π 8 , π 9 ) ;
на выходе модуля 27 (выходе 57 устройства) 9
2
l=0
t =0
F = F(X) = F(X1, X 2 , X3 ) = ∨ πl ⋅ F9l (X) = ∨ ϕt (X 2 , X3 ) ⋅ F2t (X1 ) ,
π(F) = (π 0 , π1 , π 2 , π 3 , π 4 , π 5 , π 6 , π 7 , π 8 , π 9 ) .
Достоинствами устройства являются простая конструкция и возможность вычисления
симметрических булевых функций произвольного числа n переменных. При этом для построения устройства могут быть использованы многофункциональные логические модули
с ограниченным (независимо от величины n) числом информационных входов.
7
BY 11757 C1 2009.04.30
Источники информации:
1. А.с. СССР 1559337, МПК G 06F 7/00, 1990.
2. А.с. СССР 1832272, МПК G 06F 7/00, 1993 (прототип).
Фиг. 2
Национальный центр интеллектуальной собственности.
220034, г. Минск, ул. Козлова, 20.
8
Документ
Категория
Без категории
Просмотров
0
Размер файла
393 Кб
Теги
by11757, патент
1/--страниц
Пожаловаться на содержимое документа