close

Вход

Забыли?

вход по аккаунту

?

Патент BY12003

код для вставкиСкачать
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К ПАТЕНТУ
РЕСПУБЛИКА БЕЛАРУСЬ
(46) 2009.06.30
(12)
(51) МПК (2006)
НАЦИОНАЛЬНЫЙ ЦЕНТР
ИНТЕЛЛЕКТУАЛЬНОЙ
СОБСТВЕННОСТИ
(54)
BY (11) 12003
(13) C1
(19)
G 06F 7/38
СУММАТОР ПО МОДУЛЮ ТРИ
(21) Номер заявки: a 20071483
(22) 2007.11.30
(43) 2008.08.30
(71) Заявитель: Белорусский государственный университет (BY)
(72) Авторы: Супрун Валерий Павлович;
Городецкий Данила Андреевич (BY)
(73) Патентообладатель: Белорусский государственный университет (BY)
(56) SU 1830528 A1, 1993.
BY 5093 C1, 2003.
BY 2473 C1, 1998.
BY 2050 C1, 1998.
BY 9600 C1, 2007.
SU 1800453 A1, 1993.
BY 12003 C1 2009.06.30
(57)
Сумматор по модулю три, характеризующийся тем, что содержит первый и второй
элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, выход первого из которых соединен с
выходом младшего разряда операнда результата сумматора, выход старшего разряда которого соединен с выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, i-й,
где i = 1, 2, вход которого соединен с входом старшего разряда i-го операнда сумматора,
вход младшего разряда которого соединен с i-м входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, (i + 2)-й вход первого и второго элементов ИСКЛЮЧАЮЩЕЕ
ИЛИ с порогом два соединен с входом младшего разряда i-го операнда сумматора, вход
старшего разряда которого соединен с (i + 4)-м входом первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два.
Фиг. 1
Изобретение относится к области вычислительной техники и микроэлектроники и
может быть использовано для построения средств аппаратурного контроля и цифровых
устройств, работающих в системе остаточных классов.
BY 12003 C1 2009.06.30
Известен сумматор по модулю три, содержащий мажоритарный элемент с порогом
два, два элемента ИЛИ, два элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, четыре входа и
два выхода [1].
Недостатком сумматора по модулю три является низкое быстродействие.
Наиболее близким по конструкции и функциональным возможностям техническим
решением к предлагаемому является сумматор по модулю три, содержащий мажоритарный элемент с порогом два, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, четыре входа и два
выхода [2]. Сложность сумматора (по числу входов логических элементов) равна 10, а быстродействие, определяемое глубиной схемы, составляет 2τ, где τ - усредненная задержка
на один логический элемент.
Недостатком известного сумматора по модулю три является низкое быстродействие.
Изобретение направлено на решение технической задачи повышения быстродействия
сумматора по модулю три.
Сумматор по модулю три содержит первый и второй элементы ИСКЛЮЧАЮЩЕЕ
ИЛИ с порогом два, выход первого из которых соединен с выходом младшего разряда
операнда результата сумматора, выход старшего разряда которого соединен с выходом
второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Причем i-й, где i = 1, 2, вход
второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен с входом старшего
разряда i-го операнда сумматора.
Вход младшего разряда i-го операнда сумматора соединен с i-м входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, (i + 2)-й вход первого и второго элементов
ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен с входом младшего разряда i-го операнда сумматора.
Вход старшего разряда i-го операнда сумматора соединен с (i + 4)-м входом первого и
второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два.
Основной технический результат изобретения заключается в повышении быстродействия сумматора по модулю три. Названный эффект достигается путем увеличения на единицу значения порога первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а также
изменением соединений между элементами логической схемы сумматора.
На чертеже (фиг. 1) представлена схема сумматора по модулю три.
Сумматор по модулю три содержит два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом
два 1 и 2, четыре входа 3, 4, 5, 6 и два выхода 7 и 8.
Операнды А и В задаются двухразрядными двоичными кодами А = (а1, а2), B = (b1, b2),
где а1, b1 - младшие разряды; а2, b2 – старшие разряды операндов А и В, т.е. А = а1 + 2а2 и
B = b1 + 2b2.
В соответствии с выбранным модулем Р = 3 операнды могут принимать значения
0 (00), 1 (01), 2 (10). Результат сложения задается двухразрядным двоичным кодом
S = (S1, S2), где S = S1 + 2S2.
На входы 3 и 5 сумматора подаются значения младших разрядов а1, b1 операндов А и
В соответственно; на входы 4 и 6 - значения старших разрядов а2, b2 операндов А и В соответственно. На выходе 7 сумматора реализуется младший разряд S1, на выходе 8 - старший разряд S2 результата сложения А + B = S (mod 3).
Логическая схема сумматора по модулю три (фиг. 2) синтезирована по следующим
аналитическим представлениям функций S1 и S2:
1, если 2a1 + a 2 + 2b1 + b 2 = 2;
S1 = 
0 − в противном случае,
1, если a1 + 2a 2 + b1 + 2b 2 = 2;
S2 = 
0 − в противном случае.
2
BY 12003 C1 2009.06.30
Таблица представляет собой таблицу истинности логических функций Sl и S2, описывающих работу сумматора по модулю три, фиг. 2.
Основным достоинством сумматора по модулю три является высокое быстродействие,
определяемое глубиной схемы и равное τ, где τ- усредненная задержка на один логический элемент. Конструктивная сложность сумматора (по числу входов логических элементов) равна 12. Число внешних выводов - 6.
Источники информации:
1. А.с. СССР 1751747, МПК G 06F 7/50, 1992.
2. А.с. СССР 1830528, МПК G 06F 7/50, 1993 (прототип).
Фиг. 2
Национальный центр интеллектуальной собственности.
220034, г. Минск, ул. Козлова, 20.
3
Документ
Категория
Без категории
Просмотров
0
Размер файла
149 Кб
Теги
by12003, патент
1/--страниц
Пожаловаться на содержимое документа