close

Вход

Забыли?

вход по аккаунту

?

Патент BY12977

код для вставкиСкачать
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К ПАТЕНТУ
РЕСПУБЛИКА БЕЛАРУСЬ
(46) 2010.04.30
(12)
(51) МПК (2009)
НАЦИОНАЛЬНЫЙ ЦЕНТР
ИНТЕЛЛЕКТУАЛЬНОЙ
СОБСТВЕННОСТИ
(54)
G 06F 7/00
ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО ПО МОДУЛЮ ТРИ
(21) Номер заявки: a 20071651
(22) 2007.12.29
(43) 2009.08.30
(71) Заявитель: Государственное научное
учреждение "Объединенный институт проблем информатики Национальной академии наук Беларуси"
(BY)
(72) Авторы: Бибило Петр Николаевич;
Городецкий Данила Андреевич (BY)
BY 12977 C1 2010.04.30
BY (11) 12977
(13) C1
(19)
(73) Патентообладатель: Государственное
научное учреждение "Объединенный
институт проблем информатики Национальной академии наук Беларуси"
(BY)
(56) SU 1830528 A1, 1993.
BY a 20070215, 2007.
BY 3706 C1, 2000.
SU 1683014 A1, 1991.
SU 1095172 A, 1984.
(57)
Вычислительное устройство по модулю три, содержащее два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и мажоритарный элемент с порогом два, входы которого с первого по
четвертый соединены с соответствующими входами устройства "равно единице" и "равно
двум" первого и второго операндов, а выход - с первыми входами i-го, где i = 1, 2, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй и третий входы которого соединены с входами устройства "равно i" первого и второго операндов, отличающееся тем, что содержит второй
мажоритарный элемент с порогом два и элемент И, первый вход которого соединен с входом устройства "равно единице" показателя степени, а второй вход - с выходом второго
элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с первым прямым входом второго мажоритарного
элемента с порогом два, инверсный вход которого соединен с выходом элемента И и с выходом устройства "равно двум", выход "равно единице" которого соединен с выходом
второго мажоритарного элемента с порогом два, второй прямой вход которого соединен с
выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.
Фиг. 1
BY 12977 C1 2010.04.30
Изобретение относится к области вычислительной техники и автоматики и может
быть использовано для построения систем передачи и переработки дискретной информации.
Известен сумматор по модулю три, содержащий два элемента РАВНОЗНАЧНОСТЬ,
два элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, четыре входа и два выхода [1]. Недостатком сумматора по модулю три являются низкие функциональные возможности, так как он
не выполняет операцию (A + B)C = S (mod 3).
Наиболее близким по конструкции и функциональным возможностям техническим
решением к предлагаемому является сумматор по модулю три [2], содержащий мажоритарный элемент с порогом два, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, четыре входа и два
выхода. Недостатком сумматора по модулю три являются низкие функциональные возможности, так как он не выполняет операцию (A + B)C = S (mod 3) .
Задачей предлагаемого изобретения является создание вычислительного устройства
по модулю три, выполняющего операцию (A + B)C = S (mod 3).
Задача решается следующим образом. Вычислительное устройство по модулю три содержит два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и мажоритарный элемент с порогом два,
входы которого с первого по четвертый соединены с входами устройства "равно единице"
и "равно двум" первого и второго операндов, а выход - с первыми входами i-го, где i = 1,
2, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.
Второй и третий входы i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с входами
устройства "равно i" первого и второго операндов.
В отличие от прототипа устройство содержит второй мажоритарный элемент с порогом два и элемент И.
Первый вход элемента И соединен с входом устройства "равно единице" показателя
степени, а второй вход - с выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с первым
прямым входом второго мажоритарного элемента с порогом два, инверсный вход которого соединен с выходом элемента И и с выходом устройства "равно двум".
Выход "равно единице" устройства соединен с выходом второго мажоритарного элемента с порогом два, второй прямой вход которого соединен с выходом первого элемента
ИСКЛЮЧАЮЩЕЕ ИЛИ.
Основной технический результат изобретения заключается в расширении функциональных возможностей сумматора по модулю три. Названный эффект достигается путем
введения в схему сумматора дополнительного и нового логических элементов (мажоритарного элемента с порогом два и элемента И соответственно).
Фиг. 1 представляет собой схему заявляемого вычислительного устройства по модулю
три, работа которого описывается таблицей истинности (фиг. 2).
Вычислительное устройство по модулю три включает в себя два мажоритарных элемента с порогом два 1 и 2, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 и 4, элемент И 5, пять
входов 6, ..., 10 и два выхода 11 и 12.
Первый и второй операнды A, B, а также показатель степени C задаются двухразрядными двоичными кодами A = (а1, а2), B = (b1, b2) и C = (c1, c2), где a1, b1, с1, - первые
(младшие) разряды операндов и показателя степени; а2, b2, с2 - вторые (старшие) разряды
операндов и показателя степени, т.е. A = a1 + 2a2, В = b1 + 2b2 и C = c1 + 2с2.
В соответствии с выбранным модулем P = 3 показатель и основание степени могут
принимать значения 0 (00), 1 (01), 2 (10). Результат выполнения операции (A + B)C =
S (mod 3) задается двухразрядным двоичным кодом S = (s1, s2), где S = s1 + 2s2.
На входы 6 и 7 подаются значения младших разрядов a1, b1 первого и второго операндов соответственно; на входы 8 и 9 - значения старших разрядов а2, b2 первого и второго
операндов соответственно, на вход 10 - значение младшего разряда с1 показателя степени,
на выходе 11 реализуется младший разряд s1, на выходе 12 - старший разряд s2 результата
выполнения операции (A + B)C = S (mod 3).
2
BY 12977 C1 2010.04.30
Логическая схема вычислительного устройства по модулю три синтезирована по следующим аналитическим представлениям функций S1 и S2:
1, если s 2 + g1 (a1 , a 2 , b1 , b 2 ) + g 2 (a1 , a 2 , b1 , b 2 ) ≥ 2;
S1 = 
0 - в противном случае,
S2 = c1 & g2(al, a2, bl, b2),
1, если a1 + b1 + ƒ (a1 , a 2 , b1 , b 2 ) = 1;
где g1 (a1 , a 2 , b1 , b 2 ) = 
0 - в противном случае,
1, если a 2 + b 2 + ƒ (a1 , a 2 , b1 , b 2 ) = 1;
g 2 (a1 , a 2 , b1 , b 2 ) = 
0 - в противном случае,
1, если a1 + b1 + a 2 + b 2 ≥ 2;
ƒ (a1 , a 2 , b1 , b 2 ) = 
0 - в противном случае.
Отметим, что при реализации операции возведения в степень возникает неопределенность вида 00. Так как в модулярной арифметике 0 = р (mod р), то 00 = рр = 0 (mod р). Следовательно, здесь 00 = 0 (mod 3).
Достоинствами вычислительного устройства являются высокие функциональные возможности, так оно выполняет операцию (A + B)C = S (mod 3).
К дополнительным достоинствам изобретения необходимо отнести низкое число
внешних выводов, равное 7. Быстродействие (определяемое глубиной схемы) составляет
4τ, где τ - задержка на логический элемент. Конструктивная сложность устройства (по
числу входов логических элементов) равна 15.
Источники информации:
1. Патент РФ 2018927, МПК G 06 F 7/49, 1994.
2. А.с. СССР 1830528, МПК G 06 F 7/49, 1993 (прототип).
3
BY 12977 C1 2010.04.30
Фиг. 2
Национальный центр интеллектуальной собственности.
220034, г. Минск, ул. Козлова, 20.
4
Документ
Категория
Без категории
Просмотров
0
Размер файла
88 Кб
Теги
by12977, патент
1/--страниц
Пожаловаться на содержимое документа