close

Вход

Забыли?

вход по аккаунту

?

Патент BY13045

код для вставкиСкачать
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К ПАТЕНТУ
РЕСПУБЛИКА БЕЛАРУСЬ
(46) 2010.04.30
(12)
(51) МПК (2009)
НАЦИОНАЛЬНЫЙ ЦЕНТР
ИНТЕЛЛЕКТУАЛЬНОЙ
СОБСТВЕННОСТИ
(54)
BY (11) 13045
(13) C1
(19)
G 06F 7/00
УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ПОРОГОВЫХ АДДИТИВНО
СИММЕТРИЧЕСКИХ БУЛЕВЫХ ФУНКЦИЙ
(21) Номер заявки: a 20071255
(22) 2007.10.16
(43) 2008.06.30
(71) Заявитель: Общество с ограниченной ответственностью "Научно-технический центр "ДЭЛС" (BY)
(72) Авторы: Авгуль Леонид Болеславович; Булаш Юрий Леонидович; Кряжев Виктор Иванович; Терешко Сергей Михайлович (BY)
(73) Патентообладатель: Общество с ограниченной ответственностью "Научнотехнический центр "ДЭЛС" (BY)
(56) BY 8868 C1, 2007.
BY 9051 C1, 2007.
RU 2294008 C1, 2007.
SU 1683001 A1, 1991.
US 4163211, 1979.
BY 13045 C1 2010.04.30
(57)
Устройство для вычисления пороговых аддитивно симметрических булевых функций,
содержащее элемент ИЛИ, два элемента 2-2И-3ИЛИ, четыре элемента 2И-2ИЛИ, шесть
элементов ЗАПРЕТ, два элемента ИЛИ-НЕ, два элемента 2-2И-2ИЛИ, два элемента сложения по модулю два и девять элементов И, выход i-го из которых, где i = 1, 4 , соединен
BY 13045 C1 2010.04.30
с i-м выходом устройства, а первый вход соединен с выходом пятого элемента И и первым
входом j-го элемента 2-2И-2ИЛИ, где j = 1, 2, выход которого соединен с (j + 4)-м выходом устройства, а второй вход соединен с выходом первого элемента сложения по модулю
два, j-й вход которого соединен с j-м входом первого элемента ИЛИ-НЕ, j-м входом пятого элемента И и j-м входом первой группы входов устройства, j-й вход второй группы
входов которого соединен с j-м входом второго элемента ИЛИ-НЕ, j-м входом второго
элемента сложения по модулю два и j-м входом шестого элемента И, выход которого соединен с первым входом (j + 6)-го элемента И, выход седьмого элемента И соединен с
третьим входом первого элемента 2-2И-2ИЛИ и вторым входом третьего элемента И, выход восьмого элемента И соединен с третьим входом второго элемента 2-2И-2ИЛИ, а второй вход соединен с выходом девятого элемента И, j-й вход которого соединен с j-м
входом третьей группы входов устройства, при этом инверсный выход i-го элемента ЗАПРЕТ соединен с (i + 6)-м выходом устройства, а прямой вход соединен с выходом первого элемента ИЛИ-НЕ и первым входом j-го элемента 2-2И-3ИЛИ, выход которого
соединен с (j + 10)-м выходом устройства, (j + 12)-й выход которого соединен с выходом
j-го элемента 2И-2ИЛИ, первый вход которого соединен со вторым входом j-го элемента
2-2И-3ИЛИ и выходом пятого элемента И, второй вход соединен с третьим входом j-го
элемента 2-2И-3ИЛИ и выходом первого элемента сложения по модулю два, выход шестого элемента И соединен с первым входом (j + 2)-го элемента 2И-2ИЛИ, второй вход которого соединен с выходом второго элемента сложения по модулю два, выход второго
элемента ИЛИ-НЕ соединен с прямым входом (j + 4)-го элемента ЗАПРЕТ, j-й вход элемента ИЛИ соединен с j-м входом третьей группы входов устройства, а выход соединен с
входом запрета пятого элемента ЗАПРЕТ, третьим входом третьего элемента 2И-2ИЛИ и
вторым входом седьмого элемента И, выход которого соединен с четвертым входом первого элемента 2-2И-3ИЛИ, пятый вход которого соединен с входом запрета первого элемента ЗАПРЕТ, четвертым входом первого элемента 2-2И-2ИЛИ и инверсным выходом
пятого элемента ЗАПРЕТ, выход восьмого элемента И соединен со вторым входом четвертого элемента И и четвертым входом второго элемента 2-2И-3ИЛИ, пятый вход которого соединен с входом запрета второго элемента ЗАПРЕТ, четвертым входом второго
элемента 2-2И-2ИЛИ и инверсным выходом шестого элемента ЗАПРЕТ, вход запрета которого соединен с выходом девятого элемента И и третьим входом четвертого элемента
2И-2ИЛИ, выход которого соединен с входом запрета четвертого элемента ЗАПРЕТ,
третьим входом второго элемента 2И-2ИЛИ и вторым входом второго элемента И, выход
третьего элемента 2И-2ИЛИ соединен с входом запрета третьего элемента ЗАПРЕТ,
третьим входом первого элемента 2И-2ИЛИ и вторым входом первого элемента И.
Изобретение относится к вычислительной технике и микроэлектронике и может быть
использовано для построения широкого класса цифровых устройств.
Известен многопороговый логический модуль, содержащий элемент ИЛИ, n элементов НЕ, n-1 элементов 2И-2ИЛИ, n-1 группу элементов 2-2И-2ИЛИ, управляющий вход, n
информационных входов и n + 1 выходов [1].
Модуль реализует на своих выходах одновременно (в зависимости от сигнала настройки на управляющем входе) все фундаментальные или монотонные (пороговые) симметрические булевы функции n переменных.
Недостатком модуля является невозможность вычисления пороговых аддитивно симметрических булевых функций.
Наиболее близким по конструкции и функциональным возможностям техническим
решением к предлагаемому является устройство для сложения, содержащее три элемента
2
BY 13045 C1 2010.04.30
сложения по модулю два, семнадцать элементов И, три элемента ИЛИ-НЕ, восемь элементов 2-2И-2ИЛИ, шесть входов и пятнадцать выходов [2].
Устройство формирует пятнадцатиразрядный унитарный двоичный код суммы двух
трехразрядных двоичных чисел, поступающих на его входы. Булевы функции, реализуемые на выходах устройства, являются фундаментальными аддитивно симметрическими и
зависят от трех пар симметрических переменных.
Недостатком известного устройства является невозможность вычисления пороговых
аддитивно симметрических булевых функций.
Изобретение направлено на решение задачи расширения функциональных возможностей
устройства за счет реализации пороговых аддитивно симметрических булевых функций.
Названный технический результат достигается путем использования новых логических элементов (ИЛИ, 2И-2ИЛИ, 2-2И-3ИЛИ, ЗАПРЕТ), а также изменением межсоединений элементов в схеме устройства.
Устройство для вычисления пороговых аддитивно симметрических булевых функций
содержит два элемента ИЛИ-НЕ, два элемента 2-2И-2ИЛИ, два элемента сложения по модулю два и девять элементов И, выход i-го из которых, где i = 1, 4 , соединен с i-м выходом
устройства.
Первый вход i-го элемента И соединен с выходом пятого элемента И и первым входом
j-го элемента 2-2И-2ИЛИ, где j = 1, 2, выход которого соединен с (j + 4)-м выходом устройства.
Второй вход j-го элемента 2-2И-2ИЛИ соединен с выходом первого элемента сложения по модулю два, j-й вход которого соединен с j-м входом первого элемента ИЛИ-НЕ,
j-м входом пятого элемента И и j-м входом первой группы входов устройства.
В устройстве j-й вход второй группы входов соединен с j-м входом второго элемента
ИЛИ-НЕ, j-м входом второго элемента сложения по модулю два и j-м входом шестого
элемента И, выход которого соединен с первым входом (j + 6)-го элемента И. Выход
седьмого элемента И соединен с третьим входом первого элемента 2-2И-2ИЛИ и вторым
входом третьего элемента И.
Выход восьмого элемента И соединен с третьим входом второго элемента 2-2И-2ИЛИ,
а второй вход соединен с выходом девятого элемента И, j-й вход которого соединен с j-м
входом третьей группы входов устройства.
Устройство содержит элемент ИЛИ, два элемента 2-2И-3ИЛИ, четыре элемента 2И2ИЛИ и шесть элементов ЗАПРЕТ, инверсный выход i-го из которых соединен с (i + 6)-м
выходом устройства, а прямой вход соединен с выходом первого элемента ИЛИ-НЕ и
первым входом j-го элемента 2-2И-3ИЛИ.
Выход j-го элемента 2-2И-3ИЛИ соединен с (j + 10)-м выходом устройства, (j + 12)-й
выход которого соединен с выходом j-го элемента 2И-2ИЛИ, первый вход которого соединен со вторым входом j-го элемента 2-2И-3ИЛИ и выходом пятого элемента И, второй
вход соединен с третьим входом j-го элемента 2-2И-3ИЛИ и выходом первого элемента
сложения по модулю два.
Выход шестого элемента И соединен с первым входом (j + 2)-го элемента 2И-2ИЛИ,
второй вход которого соединен с выходом второго элемента сложения по модулю два.
Выход второго элемента ИЛИ-НЕ соединен с прямым входом (j + 4)-го элемента ЗАПРЕТ, j-й вход элемента ИЛИ соединен с j-м входом третьей группы входов устройства, а
выход соединен с входом запрета пятого элемента ЗАПРЕТ, третьим входом третьего элемента 2И-2ИЛИ и вторым входом седьмого элемента И.
Выход седьмого элемента И соединен с четвертым входом первого элемента 2-2И3ИЛИ, пятый вход которого соединен с входом запрета первого элемента ЗАПРЕТ, четвертым входом первого элемента 2-2И-2ИЛИ и инверсным выходом пятого элемента ЗАПРЕТ.
3
BY 13045 C1 2010.04.30
Выход восьмого элемента И соединен со вторым входом четвертого элемента И и четвертым входом второго элемента 2-2И-3ИЛИ, пятый вход которого соединен с входом запрета второго элемента ЗАПРЕТ, четвертым входом второго элемента 2-2И-2ИЛИ и
инверсным выходом шестого элемента ЗАПРЕТ, вход запрета которого соединен с выходом девятого элемента И и третьим входом четвертого элемента 2И-2ИЛИ, выход которого соединен с входом запрета четвертого элемента ЗАПРЕТ, третьим входом второго
элемента 2И-2ИЛИ и вторым входом второго элемента И.
Выход третьего элемента 2И-2ИЛИ соединен с входом запрета третьего элемента ЗАПРЕТ, третьим входом первого элемента 2И-2ИЛИ и вторым входом первого элемента И.
На фигуре представлена схема устройства для вычисления пороговых аддитивно симметрических булевых функций.
Устройство содержит один элемент ИЛИ 1, девять элементов И 2-10, два элемента
ИЛИ-НЕ 11 и 12, два элемента сложения по модулю два 13 и 14, шесть элементов ЗАПРЕТ с инверсными выходами 15-20, четыре элемента 2И-2ИЛИ 21-24, два элемента
2-2И-3ИЛИ 25 и 26, два элемента 2-2И-2ИЛИ 27 и 28, шесть входов 29-34 и четырнадцать
выходов 35-48.
На выходах устройства реализуются одновременно пороговые аддитивно симметрические булевы функции Рj = Рj (X), X = (х1, х2, ..., х6), 1 ≤ j ≤ 14, которые определяются следующим образом:
1, если 4x1 + 4x 2 + 2 x 3 + 2x 4 + x 5 + x 6 ≥ j;
Pj = Pj (X) =
0, в противном случае, 1 ≤ j ≤ 14.
Значения реализуемых функций на данном наборе переменных из X составляют четырнадцатиразрядный уплотненный двоичный код, количество единиц в котором соответствует величине суммы S = 4х1 + 4х2 + 2x3 + 2х4 + х5 + x6.
Работа устройства поясняется таблицей.
Устройство для вычисления пороговых аддитивно симметрических булевых функций
(фигура) работает следующим образом.
На входы первой группы 33 и 34 поступают двоичные переменные x1 и х2 (в произвольном порядке), на входы второй группы 31 и 32 - двоичные переменные х3 и х4 (в произвольном порядке), на входы третьей группы 29 и 30 - двоичные переменные х5 и х6 (в
произвольном порядке).
На выходах 35, 36, ..., 48 формируются значения пороговых аддитивно симметрических булевых функций соответственно P1 = P1 (X), P2 = P2 (X), ..., P14 = P14 (X) на данном
наборе переменных из X = (х1, х2, ..., х6).
Достоинствами устройства для вычисления пороговых аддитивно симметрических булевых функций являются простая конструкция, высокое быстродействие и широкая область применения.
4
BY 13045 C1 2010.04.30
S = 4х1 + 4х2 +
+ 2x3 + 2х4 +
+ х5 + x6
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
Р1
35
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
Р2
36
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
Р3
37
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
Р4
38
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
Сигналы на выходах устройства
Р5 Р6
Р7
Р8
Р9 Р10
39 40 41 42 43 44
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
1
1
0
0
0
0
1
1
1
0
0
0
1
1
1
1
0
0
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
Источники информации:
1. Патент РБ 8464, МПК Н 03М 7/22, G 06F 7/00, 2006.
2. Патент РБ 8868, МПК G 06F 7/00, 7/50, 2007.
Национальный центр интеллектуальной собственности.
220034, г. Минск, ул. Козлова, 20.
5
Р11
45
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
Р12
46
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
Р13
47
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
Р14
48
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
Документ
Категория
Без категории
Просмотров
0
Размер файла
190 Кб
Теги
патент, by13045
1/--страниц
Пожаловаться на содержимое документа