close

Вход

Забыли?

вход по аккаунту

?

Патент BY13057

код для вставкиСкачать
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К ПАТЕНТУ
РЕСПУБЛИКА БЕЛАРУСЬ
(46) 2010.04.30
(12)
(51) МПК (2009)
НАЦИОНАЛЬНЫЙ ЦЕНТР
ИНТЕЛЛЕКТУАЛЬНОЙ
СОБСТВЕННОСТИ
(54)
BY (11) 13057
(13) C1
(19)
G 06F 7/00
УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ МОНОТОННЫХ
СИММЕТРИЧЕСКИХ БУЛЕВЫХ ФУНКЦИЙ
(21) Номер заявки: a 20080352
(22) 2008.03.25
(43) 2008.10.30
(71) Заявитель: Общество с ограниченной ответственностью "Научно-технический центр "ДЭЛС" (BY)
(72) Авторы: Авгуль Леонид Болеславович; Булаш Юрий Леонидович; Курносенко Сергей Васильевич; Терешко Сергей Михайлович (BY)
(73) Патентообладатель: Общество с ограниченной ответственностью "Научнотехнический центр "ДЭЛС" (BY)
(56) SU 1446614 A1, 1988.
BY 9051 C1, 2007.
RU 2310902 C1, 2007.
US 4163211, 1979.
BY 13057 C1 2010.04.30
(57)
Устройство для вычисления монотонных симметрических булевых функций, содержащее элемент И-НЕ, элемент ЗАПРЕТ, два элемента сложения по модулю два, двенадцать
элементов И и двенадцать элементов ИЛИ, выход i-го из которых, где i = 1, 5 , соединен с i-м
BY 13057 C1 2010.04.30
выходом устройства, шестой выход которого соединен с выходом первого элемента И, j-й
вход устройства, где j = 1, 2, соединен с j-м входом второго элемента И, (j + 2)-й вход устройства соединен с j-м входом шестого элемента ИЛИ, j-м входом первого элемента сложения по модулю два и j-м входом элемента И-НЕ, (j + 4)-й вход устройства соединен с jм входом второго элемента сложения по модулю два и j-м входом третьего элемента И,
выход шестого элемента ИЛИ соединен с первым входом (j + 6)-го элемента ИЛИ, инверсный выход первого элемента сложения по модулю два соединен с первым входом
(j + 8)-го элемента ИЛИ, выход элемента И-НЕ соединен с первым входом одиннадцатого
элемента ИЛИ, выход (j + 7)-го элемента ИЛИ соединен с j-м входом (k + 3)-го элемента
И, где k = 1, 2, 3, выход (j + 9)-го элемента ИЛИ соединен с j-м входом (k + 6)-го элемента
И, выход четвертого элемента И соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом десятого элемента И, выход пятого элемента И соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с
выходом седьмого элемента И, третий вход соединен с выходом одиннадцатого элемента
И, выход шестого элемента И соединен с первым входом четвертого элемента ИЛИ, второй вход которого соединен с выходом восьмого элемента И, выход девятого элемента И
соединен с первым входом пятого элемента ИЛИ, второй вход которого соединен с выходом двенадцатого элемента И, при этом выход элемента ЗАПРЕТ соединен с третьим входом четвертого элемента ИЛИ, первым входом первого элемента И и первым входом
двенадцатого элемента И, а вход запрета соединен с выходом элемента И-НЕ, прямой
вход соединен с выходом второго элемента И, вторым входом восьмого элемента ИЛИ и
вторым входом десятого элемента ИЛИ, j-й вход двенадцатого элемента ИЛИ соединен с
j-м входом устройства, а выход соединен со вторым входом седьмого элемента ИЛИ, вторым входом девятого элемента ИЛИ и вторым входом одиннадцатого элемента ИЛИ, выход шестого элемента ИЛИ соединен с третьим входом седьмого элемента И, третьим
входом восьмого элемента И и третьим входом девятого элемента И, выход седьмого элемента ИЛИ соединен с первым входом первого элемента ИЛИ, первым входом десятого
элемента И и первым входом одиннадцатого элемента И, выход второго элемента сложения по модулю два соединен со вторым входом первого элемента ИЛИ, третьим входом
пятого элемента И, четвертым входом восьмого элемента И, вторым входом десятого элемента И и вторым входом двенадцатого элемента И, выход третьего элемента И соединен
с третьим входом первого элемента ИЛИ, третьим входом второго элемента ИЛИ, вторым
входом первого элемента И, третьим входом шестого элемента И, четвертым входом девятого элемента И и вторым входом одиннадцатого элемента И.
Изобретение относится к вычислительной технике и микроэлектронике и может быть
использовано для построения широкого класса цифровых устройств.
Известен многопороговый логический модуль, содержащий элемент ИЛИ, n элементов НЕ, n - 1 элементов 2И-2ИЛИ, n - 1 группу элементов 2-2И-2ИЛИ, управляющий вход,
n информационных входов и n + 1 выходов [1].
Модуль реализует на своих выходах одновременно (в зависимости от сигнала настройки на управляющем входе) все фундаментальные или монотонные (пороговые) симметрические булевы функции n переменных.
Недостатком модуля является низкое быстродействие, определяемое большой глубиной схемы модуля.
Наиболее близким по конструкции и функциональным возможностям техническим
решением к предлагаемому является устройство для вычисления симметрических булевых
функций, содержащее группу элементов ИЛИ, узел уплотнения единиц и регистр [2].
Недостатком известного устройства является низкое быстродействие, определяемое
многотактным процессом вычисления.
2
BY 13057 C1 2010.04.30
Изобретение направлено на решение задачи повышения быстродействия устройства
для вычисления монотонных симметрических булевых функций.
Названный технический результат достигается путем использования новых типов логических элементов, а также изменением связей между элементами устройства.
Устройство для вычисления монотонных симметрических булевых функций содержит
элемент И-НЕ, два элемента сложения по модулю два, двенадцать элементов И и двенадцать элементов ИЛИ, выход i-го из которых, где i = 1, 5 , соединен с i-м выходом устройства, шестой выход которого соединен с выходом первого элемента И.
При этом j-й вход устройства, где j = 1, 2, соединен с j-м входом второго элемента И,
(j + 2)-й вход устройства соединен с j-м входом шестого элемента ИЛИ, j-м входом первого элемента сложения по модулю два и j-м входом элемента И-НЕ, (j + 4)-й вход устройства соединен с j-м входом второго элемента сложения по модулю два и j-м входом
третьего элемента И.
Выход шестого элемента ИЛИ соединен с первым входом (j + 6)-го элемента ИЛИ,
инверсный выход первого элемента сложения по модулю два соединен с первым входом
(j + 8)-го элемента ИЛИ, выход элемента И-НЕ соединен с первым входом одиннадцатого
элемента ИЛИ, выход (j + 7)-го элемента ИЛИ соединен с j-м входом (k + 3)-го (k = 1, 2, 3)
элемента И, выход (j + 9)-го элемента ИЛИ соединен с j-м входом (k + 6)-го элемента И.
Выход четвертого элемента И соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом десятого элемента И, выход пятого элемента И соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с
выходом седьмого элемента И, третий вход соединен с выходом одиннадцатого элемента
И, выход шестого элемента И соединен с первым входом четвертого элемента ИЛИ, второй вход которого соединен с выходом восьмого элемента И, выход девятого элемента И
соединен с первым входом пятого элемента ИЛИ, второй вход которого соединен с выходом двенадцатого элемента И.
Устройство содержит элемент ЗАПРЕТ, выход которого соединен с третьим входом
четвертого элемента ИЛИ, первым входом первого элемента И и первым входом двенадцатого элемента И, а вход запрета соединен с выходом элемента И-НЕ, прямой вход соединен с выходом второго элемента И, вторым входом восьмого элемента И и вторым
входом десятого элемента И.
В устройстве j-й вход двенадцатого элемента ИЛИ соединен с j-м входом устройства,
а выход соединен со вторым входом седьмого элемента ИЛИ, вторым входом девятого
элемента ИЛИ и вторым входом одиннадцатого элемента ИЛИ.
Выход шестого элемента ИЛИ соединен с третьим входом седьмого элемента И,
третьим входом восьмого элемента И и третьим входом девятого элемента И, выход седьмого элемента ИЛИ соединен с первым входом первого элемента ИЛИ, первым входом
десятого элемента И и первым входом одиннадцатого элемента И.
Выход второго элемента сложения по модулю два соединен со вторым входом первого
элемента ИЛИ, третьим входом пятого элемента И, четвертым входом восьмого элемента
И, вторым входом десятого элемента И и вторым входом двенадцатого элемента И, выход
третьего элемента И соединен с третьим входом первого элемента ИЛИ, третьим входом
второго элемента ИЛИ, вторым входом первого элемента И, третьим входом шестого элемента И, четвертым входом девятого элемента И и вторым входом одиннадцатого элемента И.
На фигуре представлена схема устройства для вычисления монотонных симметрических булевых функций.
Устройство содержит двенадцать элементов ИЛИ 1-12, двенадцать элементов И 13-24,
два элемента сложения по модулю два 25 и 26, один элемент И-НЕ 27, один элемент ЗАПРЕТ 28, шесть входов 29-34 и шесть выходов 35-40.
Отметим, что элемент сложения по модулю два 25 имеет инверсный выход.
3
BY 13057 C1 2010.04.30
Устройство реализует на своих выходах шесть монотонных симметрических булевых
функций M i6 , i = 1, 6 , от шести переменных х1, х2,…, х6, которые определяются следующим образом:
1, если x1 + x 2 + L + x 6 ≥ i;
M i6 = M i6 (x1, x 2,L, x 6 ) =
0, если x1 + x 2 + L + x 6 < i.
Устройство работает следующим образом.
На входы 29-34 подаются двоичные переменные х1-х6 (в произвольном порядке), на
выходах 35, 36,…, 40 реализуются соответственно монотонные симметрические булевы
функции M 06 , M16 , L, M 66 .
Работа устройства поясняется таблицей. Как следует из таблицы, значения реализуемых функций составляют уплотненный двоичный код числа единиц, содержащихся во
входном двоичном слове X = (х1, х2,…, х6).
Устройство для вычисления монотонных симметрических булевых функций
Вес входного слова
Значения функций на выходах устройства
6
V(X) = ∑ x i
i =1
Информационные входы 29-34
0
1
2
3
4
5
6
M16 (X )
M 62 (X )
M 36 (X )
M 64 (X )
M 56 (X )
M 66 (X )
35
36
37
38
39
40
0
1
1
1
1
1
1
0
0
1
1
1
1
1
0
0
0
1
1
1
1
0
0
0
0
1
1
1
0
0
0
0
0
1
1
0
0
0
0
0
0
1
Достоинствами устройства для вычисления монотонных симметрических булевых
функций являются простая конструкция, высокое быстродействие и широкая область
применения.
Источники информации:
1. Патент РБ 8464, МПК Н 03М 7/22, G 06F 7/00, 2006.
2. А.с. СССР 1446614, МПК G 06F 7/00, 7/20, 1988 (прототип).
Национальный центр интеллектуальной собственности.
220034, г. Минск, ул. Козлова, 20.
4
Документ
Категория
Без категории
Просмотров
0
Размер файла
97 Кб
Теги
by13057, патент
1/--страниц
Пожаловаться на содержимое документа