close

Вход

Забыли?

вход по аккаунту

?

Патент BY14213

код для вставкиСкачать
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К ПАТЕНТУ
РЕСПУБЛИКА БЕЛАРУСЬ
(46) 2011.04.30
(12)
(51) МПК (2009)
НАЦИОНАЛЬНЫЙ ЦЕНТР
ИНТЕЛЛЕКТУАЛЬНОЙ
СОБСТВЕННОСТИ
(54)
G 06F 7/38
ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО ПО МОДУЛЮ ТРИ
(21) Номер заявки: a 20090413
(22) 2009.03.20
(43) 2010.10.30
(71) Заявитель: Государственное научное
учреждение "Объединенный институт
проблем информатики Национальной академии наук Беларуси" (BY)
(72) Авторы: Бибило Петр Николаевич;
Городецкий Данила Андреевич (BY)
BY 14213 C1 2011.04.30
BY (11) 14213
(13) C1
(19)
(73) Патентообладатель: Государственное
научное учреждение "Объединенный
институт
проблем
информатики
Национальной академии наук Беларуси" (BY)
(56) SU 1830528 A1, 1993.
BY 2473 C1,1998.
BY 3706 C1, 2000.
BY 10659 C1, 2008.
SU 1751747 A1, 1992.
SU 1798777 A1, 1993.
(57)
Вычислительное устройство по модулю три, содержащее мажоритарный элемент с
порогом два и два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которых соединены со
старшим и младшим разрядами выходов устройства, а их первые входы соединены, соответственно, с выходом мажоритарного элемента с порогом два, отличающееся тем, что
содержит два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и два элемента И, первый
вход i-го, где i = 1,2, элемента которых соединен с i-м управляющим входом, а второй
вход - со старшим разрядом i-го операнда и с первым входом i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, второй вход которого соединен со входом младшего разряда
i-го операнда, а инверсный вход - с выходом i-го элемента И, с (i + 1)-м входом первого
элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с i-м входом мажоритарного элемента с порогом два,
(i + 2)-й вход которого соединен с (i + 1)-м входом второго элемента ИСКЛЮЧАЮЩЕЕ
ИЛИ и с выходом i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два.
Изобретение относится к области вычислительной техники и автоматики и может
быть использовано для построения систем передачи и переработки дискретной информации.
BY 14213 C1 2011.04.30
Известен сумматор по модулю три, содержащий два элемента РАВНОЗНАЧНОСТЬ,
два элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, четыре входа и два выхода [1]. Недостатком сумматора по модулю три являются низкие функциональные возможности, так как он
не выполняет операцию Aα + Bβ = S (mod 3).
Наиболее близким по конструкции и функциональным возможностям техническим
решением к предлагаемому является сумматор по модулю три [2], содержащий мажоритарный элемент с порогом два, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, четыре входа и два
выхода. Недостатком сумматора по модулю три являются низкие функциональные возможности, так как он не выполняет операцию Aα + Bβ = S (mod 3). Как и предлагаемое
изобретение, сумматор содержит мажоритарный элемент с порогом два и два элемента
ИСКЛЮЧАЮЩЕЕ ИЛИ.
Задачей изобретения является расширение функциональных возможностей сумматора
по модулю три за счет выполнения операции Aα + Bβ = S (mod 3).
Вычислительное устройство по модулю три содержит мажоритарный элемент с порогом два и два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. Выходы элементов ИСКЛЮЧАЮЩЕЕ
ИЛИ соединены со старшим и младшим разрядами выходов устройства, а их первые входы соединены, соответственно, с выходом мажоритарного элемента с порогом два.
В отличие от прототипа устройство содержит два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с
порогом два и два элемента И. Первый вход i-го, где i = 1,2, элемента И соединен c i-м
управляющим входом, а второй вход - со старшим разрядом i-го операнда и с первым входом i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен со входом младшего разряда i-го операнда,
а инверсный вход - с выходом i-го элемента И, с (i + 1)-м входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с i-м входом мажоритарного элемента с порогом два, (i + 2)-й
вход которого соединен с (i + 1)-м входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с
выходом i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два.
Основной технический результат изобретения заключается в расширении функциональных возможностей сумматора по модулю три. Названный эффект достигается путем
введения в схему сумматора новых логических элементов (элементов И и элементов ИСЛЮЧАЮЩЕЕ ИЛИ с порогом два).
На чертеже (фигура) представлена схема заявляемого вычислительного устройства по
модулю три, работа которого описывается таблицей истинности (таблица).
Вычислительное устройство по модулю три включает в себя два элемента И 1 и 2, два
элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два 3 и 4, мажоритарный элемент с порогом
два 5, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 6 и 7, шесть входов 8,…,13 и два выхода 14 и 15.
Операнды A и B задаются двухразрядными двоичными кодами A = (a2,a1), B = (b2,b1),
где a1 и b1 - первые (младшие) разряды операндов; a2 и b2 - вторые (старшие) разряды операндов, т.е. A = a1 + 2a2, B = b1 + 2b2.
На управляющие входы 12 и 13 подаются значения логических переменных α и β соответственно, где
α = 0, если α − четное;
β = 0, если β − четное;
и
1 − в противном случае
1 − в противном случае.
В соответствии с выбранным модулем P = 3 показатель и основание степени могут
принимать значения 0 (00), 1 (01), 2 (10). Результат выполнения операции Aα + Bβ = S
(mod 3) задается двухразрядным двоичным кодом S = (s2, s1), где S = s1 + 2s2.
На входы 8 и 10 подаются значения младших разрядов a1 и b1 первого и второго операндов, соответственно; на входы 9 и 11 - значения старших разрядов a2 и b2 первого и
второго операндов соответственно, на входы 12 и 13 - значения управляющих входов α и β,
на выходе 14 реализуется младший разряд s1, на выходе 15 - старший разряд s2 результата
выполнения операции Aα + Bβ = S (mod 3).
Логическая схема вычислительного устройства по модулю три синтезирована по следующим аналитическим представлениям функций s1 и s2:
2
BY 14213 C1 2011.04.30
s 2 = 1, если f1 + f 2 + h = 1;
0 − в противном случае,
s1 = 1, если g1 + g 2 + h = 1;
0 − в противном случае,
где
f1 = a2 ⋅ α, f2 = b2 ⋅ β,


g1 = 1, если a1 + a 2 + f1 = 2;
g 2 = 1, если b1 + b 2 + f 2 = 2;
0
−
в
противном
случае
,

0 − в противном случае,
h = 1, если f1 + f 2 + g1 + g 2 ≥ 2;
0 − в противном случае.
Отметим, что при реализации операции возведения в степень возникает неопределенность вида 00. Так как в модулярной арифметике 0 = p(mod p), то 00 = pp = 0(mod p). Следовательно, здесь 00 = 0(mod 3).
Достоинствами заявляемого вычислительного устройства являются высокие функциональные возможности, так оно выполняет операцию Aα + Bβ = S (mod 3).
К дополнительным достоинствам устройства можно отнести число внешних выводов
устройства, равное 8; высокое быстродействие (определяемое глубиной схемы), составляющее 4τ, где τ - задержка на логический элемент; невысокая конструктивная сложность
устройства (по числу входов логических элементов), равная 20.
Входы
Выходы
Двоичный код
Двоичный код
Результат выполнеУправляющие
первого операнда
второго операнда
ния операции
двоичные сигналы
A(a2, a1)
B(b2, b1)
S(s2, s1)
a2
a1
b2
b1
s2
s1
α
β
12
13
9
8
11
10
15
14
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
0
0
0
1
1
1
0
0
0
0
0
1
0
0
1
0
0
1
0
1
0
0
1
0
0
1
0
0
0
0
0
1
1
0
1
1
0
1
1
1
0
0
1
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
1
1
1
0
0
0
1
1
1
0
0
0
0
0
1
0
0
1
0
0
1
0
1
0
0
1
0
0
1
0
0
0
1
0
1
0
0
1
0
0
1
0
1
0
0
1
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
1
1
1
0
0
0
1
1
1
0
0
0
0
0
1
0
0
1
0
0
1
0
1
0
0
1
0
0
1
0
0
0
1
0
1
0
1
0
0
0
1
0
1
0
0
0
0
1
3
BY 14213 C1 2011.04.30
Источники информации:
1. Патент РФ 2018927, МПК G 06F 7/49, 1994.
2. А.с. СССР 1830528, МПК G 06F 7/49, 1993 (прототип).
Национальный центр интеллектуальной собственности.
220034, г. Минск, ул. Козлова, 20.
4
Документ
Категория
Без категории
Просмотров
0
Размер файла
103 Кб
Теги
by14213, патент
1/--страниц
Пожаловаться на содержимое документа