close

Вход

Забыли?

вход по аккаунту

?

Патент BY14262

код для вставкиСкачать
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К ПАТЕНТУ
РЕСПУБЛИКА БЕЛАРУСЬ
(46) 2011.04.30
(12)
(51) МПК (2009)
НАЦИОНАЛЬНЫЙ ЦЕНТР
ИНТЕЛЛЕКТУАЛЬНОЙ
СОБСТВЕННОСТИ
(54)
H 02M 3/00
ВЫСОКОЭФФЕКТИВНЫЙ ПРЕОБРАЗОВАТЕЛЬ МОЩНОСТИ
ДЛЯ МОДУЛЯТОРОВ И ПЕРЕДАТЧИКОВ
(21) Номер заявки: a 20080033
(22) 2006.06.08
(31) TO2005A000402 (32) 2005.06.10 (33) IT
(85) 2008.01.10
(86) PCT/IB2006/051827, 2006.06.08
(87) WO 2006/131896, 2006.12.14
(43) 2008.08.30
(71) Заявитель: СЕЛЕКС КОММЬЮНИКЕЙШН С.П.А. (IT)
BY 14262 C1 2011.04.30
BY (11) 14262
(13) C1
(19)
(72) Автор: АЛИМЕНТИ, Алессандро (IT)
(73) Патентообладатель: СЕЛЕКС КОММЬЮНИКЕЙШН С.П.А. (IT)
(56) WO 03/021757 A2.
BY 3914 C1, 2001.
EA 200400019 A1, 2004.
EA 200401042 A1, 2004.
(57)
1. Преобразователь мощности для соединения с источником электроэнергии и управления потоком мощности от упомянутого источника к нагрузке, соответствующим входом
соединенный с источником управляющего сигнала (A(t)) для преобразования, содержащий схему сохранения энергии источника, включающую первый регулятор (L1, C1, M1,
D1) широтно-импульсной модуляции для пошагового понижения, входом соединенный с
источником положительного напряжения (Vcc), схему восстановления энергии источника,
включающую второй регулятор (L2, M2, D2) широтно-импульсной модуляции для пошагового повышения, соответствующими входами соединенный с источником отрицательного
напряжения (Vdd) и с выходом упомянутого первого регулятора (L1, C1, M1, D1) для обеспечения разряда энергохранящих элементов (L1, C1) первого регулятора, а выходом - со
входом первого регулятора (L1, C1, M1, D1); блок (UC) управления переключением элементов (M1, M2) соответственно первого (L1, C1, M1, D1) и второго (L2, M2, D2) регуляторов
в зависимости от управляющего сигнала (A(t)) в соответствии с алгоритмом управления,
основанным на аналитической модели упомянутого первого регулятора (L1, C1, M1, D1).
Фиг. 2
BY 14262 C1 2011.04.30
2. Преобразователь по п. 1, отличающийся тем, что блок (UC) управления выполнен
с возможностью формирования сигнала с первым рабочим циклом (Dc) для управления
переключением упомянутого элемента (M1) и сигнала со вторым рабочим циклом (Ds) для
управления переключением упомянутого элемента (M2) таким образом, чтобы рабочие
циклы (Dc, Ds) не перекрывались по времени.
3. Преобразователь по п. 2, отличающийся тем, что блок (UC) управления выполнен
с возможностью периодической установки длительности (Dc, Ds) импульсов переключения в каждом цикле.
4. Преобразователь по п. 3, отличающийся тем, что блок (UC) управления выполнен
с возможностью установки длительности (Dc, Ds) импульсов переключения с учетом
предшествующего состояния, по меньшей мере, первого регулятора (L1, C1, M1, D1),
например состояния в предыдущем цикле переключения.
5. Преобразователь по любому из пп. 2-4, отличающийся тем, что блок (UC) управления предназначен для применения случайного и изменяемого временного дрожания для
переключения упомянутых элементов (M1, M2).
6. Преобразователь по п. 1, отличающийся тем, что содержит фильтр (F), выполненный с возможностью фильтрации шума переключения и включенный между первым регулятором (L1, C1, M1, D1) и нагрузкой.
7. Преобразователь по п. 6, отличающийся тем, что фильтр (F) содержит режекторный фильтр.
8. Преобразователь по п. 1, отличающийся тем, что содержит блок (ADC), выполненный с возможностью определения, по меньшей мере, некоторых из переменных величин
(I1, V0), характеризующих состояние первого регулятора (L1, C1, M1, D1), причем блок
(UC) управления соответствующими входами соединен с выходами упомянутого блока
(ADC) и выполнен с возможностью работы в соответствии с алгоритмом управления, основанным на аналитической модели первого регулятора (L1, C1, M1, D1) с учетом значений
определенных переменных величин (I1, V0).
9. Преобразователь по п. 1, отличающийся тем, что содержит блок (ADC), выполненный с возможностью детектирования выходного напряжения (VOUT) преобразователя и на
нагрузке (RL), подключенной к выходу преобразователя, причем блок (UC) управления
соответствующими входами соединен с выходом упомянутого блока (ADC) и выполнен с
возможностью работы в соответствии с алгоритмом управления, основанным на аналитической модели схемы первого регулятора (L1, C1, M1, D1) с учетом значений определенного выходного напряжения (VOUT) и определенной нагрузки на выходе (RL).
10. Преобразователь по п. 9, отличающийся тем, что блок (ADC) выполнен с возможностью измерения выходного напряжения (VOUT) и выходного тока (I0) преобразователя.
11. Преобразователь по п. 1, отличающийся тем, что предназначен для питания
нагрузки любого типа или исполнительного механизма.
12. Амплитудный модулятор для приема на своем входе сигнала модуляции, содержащий усилитель и источник мощности, отличающийся тем, что источник мощности содержит преобразователь мощности по любому из пп. 1-11, управляющий сигнал (A(t))
которого для преобразования соответствует модуляционному сигналу.
13. Радиопередатчик, содержащий амплитудный модулятор по п. 12.
Изобретение относится к преобразователю мощности для соединения с источником
электроэнергии и управления потоком мощности от упомянутого источника к нагрузке.
Такой преобразователь обычно используется в амплитудных модуляторах для радиопередатчиков, и настоящее изобретение относится также и к амплитудному модулятору и
радиопередатчику.
2
BY 14262 C1 2011.04.30
Такой преобразователь может быть применен, например, если необходимо эффективно согласовать или преобразовать мощность и управлять ею аналоговым или цифровым
сигналом.
При разработке радиопередатчика, способного осуществить любой тип модуляции
(аналоговой и/или цифровой), обычный подход заключается в том, чтобы использовать
модулятор с низким уровнем I-Q (в декартовых координатах), соответствующий классу A
радиочастотных усилителей, при этом высокая эффективность не достигается, а реальная
эффективность составляет менее 50 %.
Эта задача может быть решена с использованием полярного модулятора (Envelope
Elimination and Restoration), показанного схематично на фиг. 1, который принимает на
своем входе сигнал модуляции SM, разделяет его на амплитудную A(t) и фазовую Ф(t)
составляющие сигнала модуляции посредством, например, DSP процессора и выдает
на выходе амплитудно-модулированный радиочастотный сигнал RF, то есть
X(t) = A(t) ⋅ cos(ω0 t + Ф(t)). Полярный модулятор (фиг. 1) имеет:
модуляцию фазы, выполняемую синтезатором SYNT,
усиление сигнала, произведенного синтезатором SYNT, с использованием цепочки
радиочастотных усилителей мощности AMP в режиме насыщения (класс AB, B, C, D, E
или F) для достижения высокой эффективности на радиочастоте;
огибающую, то есть амплитуду модулированного сигнала, введенную через преобразователь мощности CP в оконечном каскаде радиочастотного усилителя изменением его
напряжения питания.
Модулятор огибающей управляет почти всей мощностью, поглощаемой передатчиком; поэтому важно, чтобы его эффективность была очень высокой. Кроме того, модулятор огибающей должен подавать на оконечный каскад усилителя изменяемое напряжение
с динамическим диапазоном, устанавливаемым модулирующим сигналом A(t).
Достижение амплитудной модуляции изменением напряжения питания оконечного
каскада усилителя известно в течение, по меньшей мере, 70 лет, часто называется "анодной
модуляцией" и достигается применением модуляционного трансформатора [например, Radio
Engineers Handbook, McGraw Hill, 1943].
Возможность осуществления амплитудного модулятора посредством шагового понижающего регулятора широтно-импульсной модуляции, то есть "регулятора PWM", тем
самым исключая модуляционный трансформатор, была предложена приблизительно в
конце 1960-х. Сегодня в научной литературе хорошо известны оба способа [например,
"Polar Modulation-Based RF Power Amplifiers with Enhanced Envelope Processing Technique"
J.K.Jau, F.Y.Han, M.C.Du, T.C.Horng, T.C.Lin at the 34th European Microwave Conference,
Amsterdam, 2004] и в патентной документации [например, патенты US 3413570, US 3506920,
US 3588744, US 4896372].
Вообще говоря, подход, предложенный в этой литературе, состоит всегда в применении регулятора с пошаговым понижением, управляющего радиочастотным усилителем
мощности класса AB, B, C, D, E или F или других классов с "насыщением", изменением
его напряжения питания.
Дальнейшее развитие было предложено в 1999 г. в патенте US 6636112, в котором
предлагается добавленный каскад с PWM регулятором пошагового понижения, причем
линейный регулятор имеет двойные функциональные возможности:
a) для следования за более быстрой динамикой сигнала, компенсируя трудности, присущие PWM регулятору, описанные ниже в настоящем документе,
b) для снижения шума, привносимого переключением в PWM регуляторе, который
обычно приводит к паразитным компонентам в передаваемом сигнале [патент US 6636112,
столбец 8, строки 34-39].
Такой линейный регулятор снижает общую эффективность системы, поскольку в силу
своих свойств она рассеивает часть энергии, поставляемой PWM регулятором [патент US
6636112, столбец 9, строки 7-13].
3
BY 14262 C1 2011.04.30
В патенте US 6636112 (столбец 8, строки 1-14) предполагается, что сопротивление
оконечного каскада на его вводе питания постоянно.
Задачей настоящего изобретения является устранение или сокращение недостатков
предшествующего уровня техники.
Поставленная задача решена путем создания преобразователя мощности, имеющего
характеристики, указанные в формуле изобретения, которую следует рассматривать совместно с настоящим описанием.
Настоящее изобретение основано на идее восстановления избыточной энергии, накопленной на выходе, с использованием подходящей схемы и, в частности, передачи ее на вход.
Дополнительный инновационный аспект настоящего изобретения можно понять при
изучении патента US 6636112, столбец 8, строки 1-14, где предполагается, что сопротивление оконечного каскада на его вводе питания постоянно. Это справедливо только при
наличии идеально согласованных нагрузок и важно в вышеупомянутом патенте для
успешного и независимого от всего расчета напряжения, подаваемого на оконечный каскад для получения желательной мощности.
В решении, предложенном настоящим изобретением, такое ограничение отсутствует;
способ управления позволяет рассчитывать (периодически) рабочий цикл, реализуемый
(для получения напряжения, подаваемого на оконечный каскад) даже при наличии усилителя мощности, сопротивление которого на вводе питания изменяется. Истинное сопротивление усилителя мощности поэтому может быть измерено (периодически), и это
значение (или среднее от этого значения) может быть использовано в следующем цикле.
Поэтому с настоящим изобретением (в силу также оригинального способа управления) могут использоваться существенно несогласованные или изменяющиеся нагрузки.
Ниже изобретение поясняется подробнее с помощью соответствующих чертежей,
предназначенных только для пояснения, но не в качестве ограничивающих примеров, на
которых:
фиг. 1 изображает блок-схему передатчика с амплитудной модуляцией согласно изобретению;
фиг. 2 - упрощенную схему первого варианта реализации преобразователя, согласно
изобретению;
фиг. 3A - диаграмму фазора на I-Q плоскости, согласно изобретению;
фиг. 3B - диаграмму изменения амплитуды фазора на фиг. 3A со временем и соответствующего выходному напряжению преобразователя, согласно изобретению;
фиг. 4 - диаграммы изменения тока I1 в соответствии с формулой (3) и изменения
напряжения VOUT в соответствии со вторым предположением, на котором основывается
аналитическая модель настоящего изобретения и с формулой (4), согласно изобретению;
фиг. 5 - возможный вариант изменения тока I2 и соответствующий интеграл Qs, вычисленный в соответствии с формулой (19), согласно изобретению;
фиг. 6 - упрощенную схему второго варианта реализации преобразователя, согласно
изобретению;
фиг. 7 - упрощенную схему третьего варианта реализации преобразователя, согласно
изобретению.
Для достижения высокой эффективности преобразователь в соответствии с настоящим
изобретением использует широтно-импульсную модуляцию или PWM, показанную на
фиг. 2, 6 и 7.
Один из инновационных аспектов настоящего изобретения заключается в объединении
двух различных регуляторов PWM: первого, состоящего из катушки индуктивности L1,
конденсатора C1, транзистора M1 и диода D1, являющегося регулятором пошагового снижения и управляющего потоком мощности из главного источника питания, то есть источника положительного напряжения Vcc, на нагрузку RL, предположительно фактически
резистивную; второго, состоящего из катушки индуктивности L2, транзистора M2 и диода
4
BY 14262 C1 2011.04.30
D2, являющегося регулятором пошагового повышения и обеспечивающего быстрый разряд схемных элементов L1 и C1, то есть двух элементов первого регулятора, которые сохраняют энергию.
Другими словами, регулятор пошагового повышения пригоден для передачи, без рассеивания, энергии от элементов схемы L1 и C1 к главному источнику Vcc. Для достаточно
быстрого выполнения предпочтительно используется вторичный источник электропитания, то есть источник отрицательного напряжения Vdd.
Естественно, два регулятора PWM и их элементы M1 и M2 схемы переключения,
управляются соответствующим блоком UC управления (фиг. 2, 6 и 7); элемент M1 управляется сигналом переключения с рабочим циклом Dc, и элемент M2 управляется сигналом
переключения с рабочим циклом Ds.
Что касается элементов схемы переключения, то при соответственном выборе управляющей схемы транзисторы M1 и M2 могут быть N-канальными или P-канальными структурами MOSFET, независимо один от другого, или могут быть транзисторами других типов.
Что касается диодов D1 и D2, то они могут быть PN переходом или диодами Шоттки.
Кроме того, эти диоды могут быть заменены или собраны вместе с транзисторами, например соответствующим образом управляемой MOSFET структурой, для получения очень
ограниченного скачка напряжения на этих элементах схемы в течение режимов проводимости; это дополнительно увеличивает эффективность.
Главный генератор Vcc должен обеспечивать подачу всей необходимой мощности на
оконечный каскад радиочастотного усилителя.
Пошаговый понижающий регулятор, управляемый сигналом с рабочим циклом Dc, передает мощность на выход, позволяя выходному напряжению VOUT изменяться, как это
требуется в соответствии с модуляционным сигналом A(t).
Установившийся отклик регулятора пошагового снижения имеет вид
(1)
VOUT = Vcc ⋅ Dc,
где Vcc - напряжение главного источника; VOUT ∈ (0, Vcc ) - выходное напряжение;
Dc ∈ (0,1) - рабочий цикл.
Динамический отклик различается; это вызвано двумя различными физическими явлениями, то есть низкочастотным линейным откликом элементов L1, C1, RL и нелинейным
откликом вследствие топологии элементов M1 и D1 схемы, которая позволяет току протекать от Vcc до VOUT, но не наоборот.
Линейное поведение регулятора пошагового снижения может быть скомпенсировано
для действия на рабочий цикл Dc сигнала, управляющего транзистором M1.
Пошаговый понижающий регулятор обнаруживает нелинейное поведение, если для
выходного напряжения VOUT требуется крутой отрицательный наклон; в этом случае ни
транзистор M1, ни диод D1 не могут удалить энергию из катушки индуктивности L1 и конденсатора C1 и выходное напряжение падает в соответствии с законом RL-C1/L1.
Можно показать, что нелинейное искажение начинается тогда, когда наклон (отрицательный) желаемого выходного напряжения превышает время релаксации схемы с L1, C1,
RL (фиг. 3B):
dVOUT
V( 0)
I (0)
=−
+
.
(2)
dt t =0
R L ⋅ C1 C1
Прямое следствие формулы (2) заключается в том, что максимально допустимый
наклон выходного напряжения V0 стремится к нулю. Если напряжение V0 близко к нулю,
то выходное сопротивление RL не обеспечит быстрый разряд конденсатора C1 и в результате напряжение VOUT будет иметь (отрицательную) производную, близкую к нулю.
Этот результат показывает главную проблему, связанную с топологией пошагового
снижения: схема не может воспроизвести формы сигналов с острыми перегибами вблизи
нуля.
5
BY 14262 C1 2011.04.30
Типичный пример показан на фиг. 3, в частности на фиг. 3A показана траектория фазора X(t ) с модулем A(t) и фазой Ф(t), который, на I-Q плоскости проходит через начало
координат; траектории этого типа обычны для многих схем модуляции, таких как QAM,
SSB, DSB или других. На фиг. 3B показано соответствующее изменение амплитуды A(t)
фазора X(t ) и действующего выходного напряжения VOUT; выходное сопротивление RL
близко к острому перегибу и не может разрядить конденсатор C1 достаточно быстро, и в
результате VOUT отклоняется от A(t).
Для решения этой специфической задачи используется регулятор пошагового повышения. Второй регулятор, управляемый сигналом с рабочим циклом Ds, существует для
обращения направления потока энергии от выхода или, еще лучше, от элементов L1 и C1 к
главному источнику Vcc.
Регулятор пошагового повышения использует поддерживающий отрицательное напряжение источник Vdd для увеличения скорости разряда схемы выхода. Таким образом, этот
модулятор может следовать и за быстрой динамикой сигнала модуляции и за прохождением
через ноль, и приближение к нулю с ненулевой производной сигнала модуляции.
Кроме того, регулятор пошагового повышения, допуская удаление избыточной энергии на выходе посредством ее передачи главному генератору Vcc, поддерживает и полную
эффективность на высоком уровне.
Использование регуляторов PWM пошагового снижения и пошагового повышения для
изменения напряжения VOUT приводит к высокой эффективности и высокой динамичности, но привносит шум на частоте переключения и на ее гармониках. Этот шум может
быть замечен из-за присутствия паразитных компонент в амплитудной модуляции (на частоте переключения и на ее гармониках) с возможными проблемами "шума соседнего канала".
Частота переключения должна (в соответствии с теоремой Найквиста), по меньшей
мере, вдвое превышать максимальную ширину спектра сигнала модуляции. Результат состоит в том, что проблема передачи паразитных компонент относится не к внутриполосному сигналу, а к смежным каналам.
Для решения этой проблемы рассматривается два различных подхода.
Первый подход заключается в удалении нежелательных частот (частоты переключения fsw и ее гармоник 2fsw, 3fsw…) путем использования составного режекторного фильтра.
Изменение фазы, вводимое этим фильтром на частотах огибающей модулятора, рассматривается как часть полного отставания по фазе между A(t) и VOUT.
Режекторный фильтр при этом имеет структуру, которая минимизирует эквивалентную емкость относительно земли, поскольку она добавляется к емкости конденсатора C1 и он
является главным элементом, отвечающим за отмеченные выше нелинейные искажения.
На фиг. 2, 6 и 7 составной режекторный фильтр обозначен как F.
Второй подход заключается в растягивании нежелательных частот путем применения
случайного и изменяющегося временного дрожания для переключения при соответствующем небольшом, непрерывном и случайном изменении продолжительности T периода
переключения.
Это простое схемное решение увеличивает сложность управляющего блока UC
(фиг. 2, 6 и 7) не только из-за введения генератора случайного сигнала, но также и потому,
что в формулах алгоритма управления длительность периода переключения становится
переменной.
Следует отметить, что эти два подхода могут успешно использоваться одновременно.
Относительно управления систему можно рассматривать как имеющую два входа, то
есть рабочие циклы Dc и Ds, и один выход, то есть выходное напряжение VOUT. Поэтому
была разработана аналитическая модель, предназначенная для цифрового электронного
управления.
6
BY 14262 C1 2011.04.30
Эта модель рассчитывает значение выходного напряжения VOUT как функцию рабочего цикла Dc в конце каждого цикла переключения. Эта модель может легко быть инвертирована, представляя рабочий цикл Dc как функцию выходного напряжения VOUT. Приемлемый диапазон значений для Dc находится между 0 и 1; если рассчитанное значение Dc
меньше нуля, то алгоритм рассчитывает рабочий цикл Ds, который гарантирует желаемое
выходное напряжение.
Далее сделаны следующие шесть допущений.
В соответствии с первым допущением напряжение V0 на конденсаторе C1 равно выходному напряжению VOUT в диапазоне изменения A(t). Такое допущение оправдано режекторной структурой выходного фильтра, который поэтому существенно не ослабляет
сигналы в спектре сигнала модуляции.
В соответствии со вторым допущением напряжение V0 на конденсаторе C1 постоянно
в течение каждого цикла переключения.
В соответствии с третьим допущением усилитель мощности представляется как резистор со значением RL. Далее в описании допускается, что сопротивление RL постоянно в
каждом цикле переключения. Если усилитель мощности представить как имеющий характеристику RL = RL (VOUT), то можно также учесть возможное нелинейное поведение усилителя в модели. В этом случае может использоваться следующее выражение: RL = RL
(VOUT).
В соответствии с четвертым допущением пороговое напряжение диода D1 и диода D2
предполагается равным нулю.
В соответствии с пятым допущением ток I2, текущий через катушку индуктивности L2,
равен нулю в конце каждого цикла переключения. Этот выбор был сделан, поскольку поток энергии главным образом направлен от источника Vcc на нагрузку RL и только в некоторых частных случаях - в обратном направлении.
Таким образом возникают два преимущества.
Первое преимущество связано с тем фактом, что имеются только две (вместо трех) переменные состояния для системы, поскольку две являются компонентами, сохраняющими
энергию от одного цикла к другому, а именно катушка индуктивности L1 и конденсатор C1.
Второе преимущество связано с тем фактом, что конструкция позволяет избежать
энергетических петель. Другими словами, никогда не возникает нежелательный режим,
при котором энергия берется от источника Vcc, переносится на выход (регулятором пошагового снижения) и затем возвращается (регулятором пошагового повышения) к источнику Vcc.
В соответствии с шестым допущением изменение в рабочем цикле Dc от одного цикла
переключения до следующего оказывается малым по сравнению с рабочим циклом.
Модель использует два соотношения:
непрерывность тока I1, текущего через катушку индуктивности L1, отображается приведенной ниже формулой (3), и
сохранение заряда на конденсаторе C1 отображается приведенной ниже формулой (4):
(3)
I1( n +1) = I1( n ) + ∆I1+ − ∆I1− ,
∆Q ( n )
(4)
.
C1
На фиг. 4 показано, как изменяется ток I1 и как изменяется напряжение VOUT в соответствии со сделанными допущениями.
Подставляя в формулы (3) и (4) нижеследующие формулы (5), (6) и (7):
(n)
Vcc − VOUT
(5)
D (cn ) ⋅ T ( n ) ;
∆I1+ =
L1
( n +1)
( n +1)
VOUT
= VOUT
+
∆I1− =
(
)
(n )
VOUT
1 − D (cn ) ⋅ T ( n ) ;
L1
7
(6)
BY 14262 C1 2011.04.30
∆Q n = (I1( n ) − I 0( n ) )⋅ T (n ) +
где I (0n ) =
D (cn ) ⋅ T ( n ) + (1 − D (cn ) )⋅ T ( n )
2 ⋅ ∆I1+ − ∆I1− ) ,
∆I1 +
(
2
2
(7)
(n)
VOUT
, получаем следующие формулы (8) и (9):
RL
(n)
Vcc ⋅ T ( n ) ( n ) VOUT
( n +1)
(n )
I1
= I1 +
⋅ Dc −
⋅ T (n)
L1
L1
(8)

(T (n ) )2  + Vcc ⋅ (T (n ) )2 ⋅ D(cn ) 1 − D(cn )  + I(n ) ⋅ T (n ) . (9)
T(n)
( n +1)
(n )
VOUT
= VOUT
⋅ 1 −
−
1

L1 ⋅ C1
2 
C1

 R L ⋅ C1 2 ⋅ L1 ⋅ C1 
Формулы (8) и (9) отображают упрощенно, но очень эффективно модель пошагового
понижающего PWM регулятора и позволяют рассчитать напряжение V0 на конденсаторе
C1 (которое соответствует выходному напряжению VOUT) и ток I1, протекающий через катушку индуктивности L1, в цикле "n + 1" на основе значений тока I1, напряжения VOUT,
рабочего цикла Dc и длительности T периода переключения в цикле "n".
На основе этой аналитической модели могут быть осуществлены эффективные способы управления элементами переключения регуляторов PWM, включенных в преобразователь мощности в соответствии с настоящим изобретением.
Первый способ управления основан просто на аналитической модели с использованием формул (8) и (9). Упрощенная схема соответствующего преобразователя показана на
фиг. 2.
Проблема, которая должна быть решена, заключается в расчете того, какой рабочий
( n +1)
цикл Dc должен быть применен к циклу "n" ( D c( n ) на фиг. 4) с VOUT
(новое целевое напря(n)
жение), VOUT
и I1( n ) (настоящие значения двух переменных состояния системы) и при известном T ( n ) .
Поэтому формула (9) должна быть обработана, выражая рабочий цикл Dc как функцию остальных параметров. Проблема заключается в нелинейности формулы (9) относительно рабочего цикла Dc.
Вместо того, чтобы решать квадратное уравнение со сложной обработкой, которая потребовала бы сложную логическую схему, вводится предварительно упомянутое шестое
допущение совместно с тем фактом, что изменение в выражении 1 − D (cn ) 2 определенно
меньше, чем изменение в Dc (оба присутствуют во втором слагаемом формулы (9)).
Поэтому это приводит к
2

T(n)
T (n ) )  (n) T (n)
(
( n +1)
(n)
VOUT − VOUT ⋅ 1 −
−
 − I1 ⋅
C1
 R L ⋅ C1 2 ⋅ L1 ⋅ C1 

(n)
(10)
.
Dc =
2
Vcc ⋅ (T ( n ) )  D (cn −1) 

⋅ 1 −
L1 ⋅ C1
2 

Формула (10) позволяет получать рабочий цикл Dc, реализуемый в цикле "n" для по(n)
(n)
лучения напряжения VOUT
, с известными значениями VOUT
, I1( n ) и D (cn −1) .
Логический блок UC управления проводит расчет в каждом цикле по следующей паре
формул, причем формула (11) вначале следует за формулой (12):

(T (n ) )2  − I (n ) ⋅ T (n )
T (n)
( n +1)
(n)
VOUT
− VOUT
⋅ 1 −
−
1
C1
 R L ⋅ C1 2 ⋅ L1 ⋅ C1 
(n )
(11)
;
Dc =
2
Vcc ⋅ (T ( n ) )  D (cn −1) 

⋅ 1 −
L1 ⋅ C1
2 

(
8
)
BY 14262 C1 2011.04.30
(n )
Vcc ⋅ T ( n ) ( n ) VOUT
(12)
⋅ Dc −
⋅ T ( n ) , если I1( n +1) < 0 => I1( n +1) = 0.
L1
L1
Полагая, что ток I1 не может изменить свое направление, формула (12) должна ограничиваться нулем, то есть если I1( n +1) < 0 => I1( n +1) = 0 .
Результат формулы (11), однако, может быть положительным или отрицательным, но
отрицательный рабочий цикл не имеет никакого физического смыла. В этом случае мо( n +1)
заряд немедленно
дель указывает на то, что для достижения требуемого напряжения VOUT
следует отвести от C1, и это может быть достигнуто установкой Dc = 0 и Ds > 0.
Формулы (8) и (9) модели в этом случае будут оставаться справедливыми, установкой
(n)
D c = 0 и с добавлением величины заряда Q (sn ) , который должен быть удален от C1, имеем:
I1( n =1) = I1( n ) +
I1( n +1) = I1( n ) −
( n +1)
OUT
V
=V
(n)
OUT
(n)
VOUT
⋅ T (n) ;
L1
(13)
( )
2

T (n)
T ( n )  (n ) T ( n ) Q (sn )
−
⋅ 1 −
−
.
 + I1 ⋅
C1
C1
 R L ⋅ C1 2 ⋅ L1 ⋅ C1 
(14)
( n +1)
В рассматриваемом цикле заряд Q (sn ) , удаляемый от С1 для получения VOUT
, может
быть рассчитан как
2


T (n )
T ( n )  ( n ) T ( n ) 
(n)
( n +1)
(n ) 
.
−I ⋅
−
Q s = −C1 ⋅ VOUT − VOUT ⋅ 1 −
(15)
 R L ⋅ C1 2 ⋅ L1 ⋅ C1  1
C
1 




Следует отметить, что формула (15), кроме масштабного множителя "-C1", соответствует числителю формулы (11) и поэтому не должна быть повторно пересчитана. Если
поэтому в цикле "n" результатом является Dc < 0, то должно быть положено Dc = 0, и удаляемый от конденсатора C1 заряд должен быть рассчитан на основе формулы (15) (причем
заряд является определенно положительным, поскольку знаменатель формулы (11) определенно положительный).
В этом смысле, используя также ранее упомянутое пятое допущение, рабочий цикл
(n )
D s может быть рассчитан по заряду Q s( n ) (фиг. 5):
( )
I pk
2 =
(n)
VOUT
+ Vdd ( n ) ( n )
⋅ Ds ⋅ T ;
L2
(16)
(n)
Vcc − VOUT
(n)
(17)
I =
⋅ D OFF
− D s( n ) ⋅ T ( n ) .
L2
Приравнивая формулы (16) и (17), можно рассчитать момент, в который ток I2 обра(n)
T (n) :
щается в ноль, соответственно для D OFF
Vcc + Vdd
(n)
D OFF
= D s( n ) ⋅
.
(n )
Vcc − VOUT
Ограничение, наложенное в соответствии с ранее упомянутым пятым допущением,
(n)
отражено в максимальном значении D OFF
, которое должно быть равно 1. Из этого следует,
(
pk
2
)
(n)
что D s( n ) не может превысить некоторое значение, которое обозначим как D sMAX
:
(n)
D sMAX
=
(n)
Vcc − VOUT
.
Vcc + Vdd
(18)
Qs(n ) может быть рассчитано как функция D s( n ) :
Q
(n)
(s )
(
) ( ) ⋅ (V + V ) ⋅ (D ) .
(V − V )
(n )
⋅ T (n)
I pk ⋅ D OFF
V ( n ) + Vdd T ( n )
= 2
= OUT
⋅
2
L2
2
9
2
cc
cc
dd
(n)
OUT
(n) 2
s
(19)
BY 14262 C1 2011.04.30
Приравнивая формулы (15) и (19) и выражая D s( n ) , получаем:
Ds( n ) =
( )
(T )
(n)
(
(
)
)
2
(n)
(n )


T ( n )  ( n ) T ( n )  Vcc − VOUT
( n +1)
(n )
1 − T
. (20)

+
⋅

⋅
V
V
⋅
−
+
⋅
−
I
OUT
OUT
1
2
(n)
 R L ⋅ C1 2 ⋅ L1 ⋅ C1 
C
V
dd + VOUt
1 
⋅ (Vcc + Vdd ) 



2 ⋅ L 2 ⋅ C1
(n)
(n)
В заключение, алгоритм для расчета D c и Ds следующий.
Этап 1 (первый способ):
2

T (n)
T (n)  (n) T (n)
(n)
( n +1)
(n)
N = VOUT − VOUT ⋅ 1 − ( n )
−
.
 − I1 ⋅
C1
 R L ⋅ C1 2 ⋅ L1 ⋅ C1 
Этап 2 (первый способ):
N (n)
(n)
=
D
;
c
(n )
2
Vcc ⋅ T ( n )  D c( n −1) 
если N ≥ 0

⋅ 1 −
L1 ⋅ C1
2 

( )
(21)
( )
(22)
D s( n ) = 0 ,
если N ( n ) < 0
D (cn ) = 0 ;
D
(n)
s
=
2 ⋅ L 2 ⋅ C1
(T ) ⋅ (V
(n ) 2
cc
+ Vdd )
(
⋅ −N
(n)
)⋅ ((VV
)
)
(n)
− VOUT
,
(n)
dd + VOUT
cc
(n)
где D s( n ) должен быть ограничен до D sMAX
в соответствии с (18).
Этап 3 (первый способ):
(n)
Vcc ⋅ T ( n ) ( n ) VOUT
I c = I1( n ) +
⋅ Dc −
⋅ T (n) .
L1
L1
Этап 4 (первый способ):
если I c ≥ 0 => I1( n +1) = I c ;
(23)
(24)
если I c < 0 => I1(n +1) = 0.
Формула (23) наиболее трудна для расчета посредством назначенной логической схе(n)
(n)
мы из-за наличия выражения (Vcc − VOUT
) (Vdd + VOUT
) и из-за квадратного корня.
Учитывая, что разряд (и поэтому расчет по формуле (23)) имеет место обычно, когда
(n)
VOUT мало, может быть применено следующее приближение:
(n)
 Vcc  Vcc + Vdd  ( n )
 Vcc − VOUT
≈

−
 ⋅ VOUT .
(25)
2
(n) 
 Vdd + VOUT  Vdd  Vdd 
Второй способ управления основан на аналитической модели формул (8) и (9), но вме(n)
сто получения I1( n ) из модели и допуская, что требуемое VOUT
это действительно то, что
получено, он измеряет эти две величины.
Упрощенная схема соответствующего преобразователя показана на фиг. 6, которая отличается от схемы на фиг. 2 добавлением двух элементов ADC - аналого-цифровых преобразователей для выполнения измерений.
Этот второй способ имеет следующие преимущества:
меньшая сложность алгоритма, поскольку расчетов, относящихся к этапам 3 и 4, указанным выше, можно избежать;
возможность включения защитных мер против избыточных токов или избыточных
напряжений;
более точное управление в течение начального переходного процесса, когда ток I1 модели еще недостаточно стабилен.
Естественно, необходимо обеспечить измерение схемой вышеупомянутых величин.
10
BY 14262 C1 2011.04.30
Идея заключается в том, чтобы использовать измеренные величины не для управления
замкнутым контуром в обычном смысле, но как начальные значения цикла "n" для расчета
посредством модели рабочего цикла.
~
~ (n )
При VOUT
и I 1(n ) , используемых для указания измерений, алгоритм оказывается состоящим просто из следующих двух этапов.
Этап 1 (второй способ):
2
T (n)
T (n) )  ~ (n) T (n )
(
~ (n) 
(n)
( n +1)
N = VOUT − VOUT ⋅ 1 − ( n )
−
,
 − I1 ⋅
(26)
C1
 R L ⋅ C1 2 ⋅ L1 ⋅ C1 
(n)
где VOUT
- следующее значение выходного напряжения как следствие входного A(t).
Этап 2 (второй способ):
N (n)
(n)
(n)
Dc =
;
если N ≥ 0
2
(27)
Vcc ⋅ (T ( n ) )  D (cn −1) 

⋅ 1 −
L1 ⋅ C1
2 

D s( n ) = 0 ,
если N ( n ) < 0
D c( n ) = 0 ;
D s( n ) =
2 ⋅ L 2 ⋅ C1
(T ) ⋅ (V
(n ) 2
cc
+ Vdd )
⋅ (− N ( n ) )⋅
(V
(V
(n)
),
− VOUT
(n)
dd + VOUT )
cc
(28)
(n)
где D s( n ) должно быть ограничено значением D sMAX
в соответствии с (18).
Третий способ управления основан на аналитической модели формул (8) и (9), но он
требует измерения выходного напряжения VOUT и определения используемой на выходе
нагрузки, в частности фактического значения резистивной нагрузки RL.
В примере на фиг. 7 нагрузка определяется измерением выходного тока I0; отношение
измеренного значения напряжения VOUT и измеренного значения тока I0 соответствует
значению сопротивления нагрузки.
Нагрузка может быть определена другими способами, например измерением мощности, передаваемой на нагрузку, или измерением входного тока преобразователя и оценкой
выхода преобразователя.
Упрощенная схема преобразователя, основанного на этом способе, показана на фиг. 7;
это отличается от схемы на фиг. 2 добавлением двух элементов ADC - аналого-цифровых
преобразователей для выполнения измерений.
Истинное сопротивление усилителя мощности, в частности его выходного каскада,
может поэтому быть задано (цикл за циклом, если это желательно), и упомянутое значение (или среднее его значение) может быть использовано в следующем цикле для точного
расчета рабочего цикла, необходимого для получения желательной мощности.
~
~ (n)
и I (0n ) , используемых для указания измерений, алгоритм оказывается соПри VOUT
стоящим из следующих этапов.
Этап 1 (третий способ):
2
T(n)
T (n)
T(n) 
~ (n ) 
( n +1)
− VOUT
⋅ 1 − ~ ( n )
−
− I1( n ) ⋅
N ( n ) = VOUT

(29)
C1 
 R L ⋅ C1 2 ⋅ L1 ⋅ C1
( )
( n +1)
где VOUT
- следующее значение выходного напряжения как следствие входного сигнала
(n )
A(t); I1 - значение тока через катушку индуктивности L1, рассчитанное с использованием
~
~ (n) ~ (n)
/ I 0 - резистивная нагрузка, которую усилитель мощности имеет на
модели; R (Ln ) = VOUT
вводе питания.
11
BY 14262 C1 2011.04.30
Этап 2 (третий способ):
D (cn ) =
если N ( n ) ≥ 0
N (n)
( )
D s( n )
если N ( n ) < 0
2
 D (cn −1) 

⋅ 1 −
2 

= 0,
Vcc ⋅ T ( n )
L1 ⋅ C1
;
(30)
D c( n ) = 0 ;
D s( n ) =
(n)
( n )  Vcc − VOUT

⋅
−
⋅
N
2
 V + V (n)
⋅ (Vcc + Vdd )
OUT
 dd
2 ⋅ L 2 ⋅ C1
(T )
(n )
(
)



(31)
(n)
где D s( n ) должен быть ограничен значением D sMAX
в соответствии с (18).
Этап 3 (третий способ):
~ (n)
Vcc ⋅ T ( n ) ( n ) VOUT
(n)
(32)
I c = I1 +
⋅ Dc −
⋅ T (n) .
L1
L1
Этап 4 (третий способ):
если Ic ≥ 0 => I1( n +1) = I c ;
если Ic < 0 => I1( n +1) = 0.
Схемы на фиг. 2, 6 и 7 достаточно полные, но упрощенные, например, схемы управления транзистором MOSFET отсутствуют; также, например, только обозначена схема,
формирующая сигналы напряжения, которые подаются на элементы ADC схемы: в случае
определения сигнала напряжения она сводится к однопроводной, тогда как в случае определения сигнала тока она сводится к резистору, а именно к резистору Rs.
Практически, например, будет необходимо ввести схему для адаптации сигнала
напряжения для возможности выборки к динамическому диапазону аналогового входного
напряжения конкретных элементов ADC выбранной схемы; в случае детектирования токового сигнала необходимо выбрать подходящий преобразователь ток-напряжение.
Кроме того, детектированные сигналы должны быть соответственно отфильтрованы
(сглаживающим фильтром), чтобы не допустить выборку гармоник и других частот, вне
полосы элементов ADC схемы.
Наконец, на элементы ADC схемы должен подаваться синхронизирующий сигнал на
требуемой частоте осуществления выборки.
Следует отметить, что на этих схемах оба преобразователя PWM соединены непосредственно друг с другом; однако нельзя исключать, что это соединение может быть выполнено не непосредственно, а через другие элементы схемы, не представленные на этих схемах.
В завершение, ниже в таблице представлен список элементов, которые могут использоваться в этих схемах.
Элемент схемы
Изготовитель
Идентификация элемента
M1
INTERNATIONAL RECTIFIER
IRLR9343
D1
INTERNATIONAL RECTIFIER
50WQ10FN
L1
PULSE ENGINEERING
PE-54044S
TERN MURATA
3 × 330Nf
C1
MANUFACTURING
in parallel
M2
INTERNATIONAL RECTIFIER
IRLR3105
L2
COILCRAFT
4.7uH
D2
INTERNATIONAL RECTIFIER
50WQ10FN
XILINX
XC2S150E
+
UC
UNITRRODE
UC2715
ADC
ANALOG DEVICES
AD7894
12
BY 14262 C1 2011.04.30
Ясно, что возможны различные модификации изобретения, и описанные средства или
материалы могут быть заменены эквивалентными средствами или материалами без отступления от заявленных патентных притязаний.
Фиг. 1
Фиг. 3A
Фиг. 3B
Фиг. 4
Фиг. 5
13
BY 14262 C1 2011.04.30
Фиг. 6
Фиг. 7
Национальный центр интеллектуальной собственности.
220034, г. Минск, ул. Козлова, 20.
14
Документ
Категория
Без категории
Просмотров
0
Размер файла
197 Кб
Теги
by14262, патент
1/--страниц
Пожаловаться на содержимое документа