close

Вход

Забыли?

вход по аккаунту

?

Патент BY14614

код для вставкиСкачать
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К ПАТЕНТУ
РЕСПУБЛИКА БЕЛАРУСЬ
(46) 2011.08.30
(12)
(51) МПК
НАЦИОНАЛЬНЫЙ ЦЕНТР
ИНТЕЛЛЕКТУАЛЬНОЙ
СОБСТВЕННОСТИ
(54)
BY (11) 14614
(13) C1
(19)
G 06F 7/38
(2006.01)
ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО ПО МОДУЛЮ ТРИ
(21) Номер заявки: a 20091077
(22) 2009.07.16
(43) 2010.02.28
(71) Заявитель: Белорусский государственный университет (BY)
(72) Авторы: Супрун Валерий Павлович;
Городецкий Данила Андреевич
(BY)
(73) Патентообладатель: Белорусский государственный университет (BY)
(56) BY 7000 C1, 2005.
BY 3705 C1, 2000.
BY a20071526, 2008.
RU 2021630 C1, 1994.
RU 2090924 C1, 1997.
SU 1800453 A1, 1993.
SU 1830528 A1, 1993.
BY 14614 C1 2011.08.30
(57)
Вычислительное устройство по модулю три, содержащее элемент ИСКЛЮЧАЮЩЕЕ
ИЛИ с порогом один, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять, первый и второй элементы ИЛИ, первый вход i-го, где i = 1, 2, элемента из которых соединен с
BY 14614 C1 2011.08.30
выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом i, а второй вход - с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом i + 3, отличающееся тем, что дополнительно
содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом семь и элемент ИСКЛЮЧАЮЩЕЕ
ИЛИ с порогом восемь, j-й, где j = 1, 2, 3, 4, вход которого соединен c j-м входом элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом один, ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два,
ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять,
ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом семь и j-м настроечным входом устройства, (j + 4)-й
настроечный вход которого соединен с (2j + 3)-м и (2j + 4)-м входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом один, ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять, ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом семь и ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом восемь, выход
которого соединен с третьим входом второго элемента ИЛИ, выход которого соединен с
выходом устройства старшего разряда результата, выход младшего разряда результата которого соединен с выходом первого элемента ИЛИ, третий вход которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом семь.
Изобретение относится к области вычислительной техники, автоматики и микроэлектроники и может быть использовано для построения систем передачи и переработки дискретной информации, построения систем аппаратного контроля, а также построения
вычислительных устройств, реализующих алгоритмы модулярной арифметики.
Известно устройство для сложения по модулю три, содержащее два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом один, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом
два, шесть элементов И, два элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, восемь входов и
два выхода [1]. Устройство предназначено для вычисления (реализации) арифметической
операции X1 + X2 + X3 + X4 = S (mod 3).
Известное устройство, как и заявляемое устройство, содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом один и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два.
Недостатками известного устройства для сложения по модулю три являются:
а) низкое быстродействие, равное 3τ, где τ - усредненная задержка на один логический
элемент;
б) ограниченные функциональные возможности, поскольку оно не реализует операции
± X1 ± X2 ± X3 ± X4 = S (mod 3).
Наиболее близким по конструкции и функциональным возможностям техническим
решением к предлагаемому является устройство для сложения по модулю три, содержащее два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом один, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, два
элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять, четыре элемента ИЛИ, два элемента И,
два элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, двенадцать входов и два выхода [2].
Устройство для сложения по модулю три предназначено для реализации 64 операций
вида ± X1 ± X2 ± X3 ± X 4 ± X5 ± X6 = S (mod 3).
Быстродействие устройства, определяемое глубиной схемы, составляет 4τ, а его конструктивная сложность (по числу входов логических элементов) равна 66.
Устройство-прототип, как и заявляемое устройство, содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом один, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, элемент
ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом
пять и два элемента ИЛИ. Причем первый и второй входы первого элемента ИЛИ соединены с выходами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом один и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, а первый и второй входы второго элемента ИЛИ
соединены с выходами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять.
2
BY 14614 C1 2011.08.30
Недостатком устройства-прототипа является низкое быстродействие, определяемое
глубиной схемы, которое равно 4τ.
Изобретение направлено на решение технической задачи повышения быстродействия устройства при реализации (вычислении) 16 арифметических операций вида
± A ± B ± C ± D = S (mod 3).
Вычислительное устройство по модулю три содержит элемент ИСКЛЮЧАЮЩЕЕ
ИЛИ с порогом один, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять, первый и второй элементы ИЛИ.
Первый вход i-го, где i = 1, 2, элемента ИЛИ соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом i, а второй вход - с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ
с порогом i + 3.
В отличие от прототипа устройство дополнительно содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом семь и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом восемь, j-й,
где j = 1, 2, 3, 4, вход которого соединен с j-м входом элементов ИСКЛЮЧАЮЩЕЕ ИЛИ
с порогом один, ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять, ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом
семь и j-м настроечным входом устройства.
Причем (j + 4)-й настроечный вход устройства соединен с (2j + 3)-м и (2j + 4)-м входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом один, ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, ИСКЛЮЧАЮЩЕЕ ИЛИ с
порогом пять, ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом семь и ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом восемь.
Выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом восемь соединен с третьим входом второго элемента ИЛИ, выход которого соединен с выходом устройства старшего
разряда результата.
Выход устройства младшего разряда результата соединен с выходом первого элемента
ИЛИ, третий вход которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом семь.
Основной технический результат изобретения заключается в повышении быстродействия устройства для сложения по модулю три. Названный эффект достигается путем дополнительного введения в схему устройства элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом
семь и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом восемь, а также удалением из логической схемы устройства-прототипа элементов И и элементов СЛОЖЕНИЕ ПО МОДУЛЮ
ДВА.
На фигуре представлена схема заявляемого вычислительного устройства по модулю
три.
Вычислительное устройство по модулю три содержит элемент ИСКЛЮЧАЮЩЕЕ
ИЛИ с порогом один 1, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре 2, элемент
ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом семь 3, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом
два 4, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять 5, элемент ИСКЛЮЧАЮЩЕЕ
ИЛИ с порогом восемь 6, два элемента ИЛИ 7 и 8, восемь настроечных входов 9…16 и два
выхода 17 и 18.
Операнды A, B, С, D задаются двухразрядными двоичными кодами A = (a1, a2),
B = (b1, b2), C = (c1, c2) и D = (dl, d2), где a1, b1, c1, d1 - младшие разряды операндов, а
a2, b2, c2, d2 - старшие разряды операндов, т.е. A = 2a2 + a1, B = 2b2 + b1, C = 2c2 + c1 и
D = 2d2 + d1.
В соответствии с выбранным модулем P = 3 операнды A, B, C, D могут принимать
значения 0 (00), 1 (01), 2 (10). Результат выполнения операций ± A ± B ± C ± D = S (mod 3)
задается двухразрядным двоичным кодом S = (s1, s2), где S = 2s2 + s1.
Поясним принцип работы заявляемого устройства для сложения по модулю три.
3
BY 14614 C1 2011.08.30
На настроечные входы устройства 9…16 поступают двоичные переменные
u1, u2, …, u8, которые принимают следующие значения: u1, u2 ∈ {a1, a2}, u3, u4 ∈ {b1, b2},
u5, u6 ∈ {c1, c2} и u7, u8 ∈ {d1, d2}.
В зависимости от значений переменных u1, u2, …, u8 на выходах устройства 17 и 18
реализуются значения младшего s1 и старшего s2 разрядов результата выполнения одной
из 16 арифметических операций ± A ± B ± C ± D = S (mod 3). Соответствие между значениями переменных u1, u2, …, u8 и видом реализуемой операции ± A ± B ± C ± D =
S (mod 3) представлено посредством табл. 1.
На выходах устройства реализуются логические функции S1 и S2, принимающие значения младшего s1 и старшего s2 разрядов результата выполнения операции
± A ± B ± C ± D = S (mod 3), т.е. S = 2s2 + s1.
Логическая схема вычислительного устройства по модулю три (фигура) синтезирована по следующим аналитическим представлениям логических функций S1 =
S1(u1, u2, …, u8) и S2 = S2(u1, u2, …, u8):
S1 = g1 ∨ g2 ∨ g3 и S2 = h1 ∨ h2 ∨ h3,
где
1, если 2u1 + u 2 + 2u 3 + u 4 + 2u 5 + u 6 + 2u 7 + u 8 = 1;
g1 = 
 0 - в противном случае,
1, если 2u1 + u 2 + 2u 3 + u 4 + 2u 5 + u 6 + 2u 7 + u 8 = 4;
g2 = 
 0 - в противном случае,
1, если 2u1 + u 2 + 2u 3 + u 4 + 2u 5 + u 6 + 2u 7 + u 8 = 7;
g3 = 
 0 - в противном случае,
1, если 2u1 + u 2 + 2u 3 + u 4 + 2u 5 + u 6 + 2u 7 + u 8 = 2;
h1 = 
 0 - в противном случае,
1, если 2u1 + u 2 + 2u 3 + u 4 + 2u 5 + u 6 + 2u 7 + u 8 = 5;
h2 = 
 0 - в противном случае,
1, если 2u1 + u 2 + 2u 3 + u 4 + 2u 5 + u 6 + 2u 7 + u 8 = 1;
h3 = 
 0 - в противном случае.
В качестве примера рассмотрим одну из 16 арифметических операций, которые можно
реализовывать предлагаемым устройством. Допустим, требуется реализовать операцию
A - B - C + D = S (mod 3). Тогда, согласно таблице настройки (табл. 1), необходимо положить u1 = a2, u2 = a1, u3 = b1, u4 = b2, u5 = c1, u6 = c2, u7 = d2 и u8 = d1.
В таком случае на выходах устройства 17 и 18 реализуются соответственно значения
младшего s1 и старшего s2 разрядов результата выполнения операции A - B - C + D =
S (mod 3). Таблица истинности функций S1 и S2 представлена посредством табл. 2.
Основным достоинством вычислительного устройства по модулю три является высокое быстродействие, определяемое глубиной схемы, равное 2τ, где τ - усредненная задержка на один логический элемент. При этом конструктивная сложность устройства (по
числу входов логических элементов) равна 78.
Источники информации:
1. Патент РБ 5093, МПК G 06F 7/49, 2003.
2. Патент РБ 7000, МПК G 06F 7/49, 2005 (прототип).
4
BY 14614 C1 2011.08.30
Таблица 1
Реализуемая арифметическая операция
Входы настройки
u1
9
a2
a1
a2
a1
a2
a1
a2
a1
a2
a1
a2
a1
a2
a1
a2
a1
u1/a2
9
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
u2
10
a1
a2
a1
a2
a1
a2
a1
a2
a1
a2
a1
a2
a1
a2
a1
a2
u2/a1
10
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
u3
11
b2
b2
b1
b1
b2
b2
b1
b1
b2
b2
b1
b1
b2
b2
b1
b1
u3/b1
11
0
0
0
1
1
1
0
0
0
0
0
0
1
1
1
0
0
0
0
0
0
1
1
u4
12
b1
b1
b2
b2
b1
b1
b2
b2
b1
b1
b2
b2
b1
b1
b2
b2
u5
13
c2
c2
c2
c2
c1
c1
c1
c1
c2
c2
c2
c2
c1
c1
c1
c1
u6
14
c1
c1
c1
c1
c2
c2
c2
c2
c1
c1
c1
c1
c2
c2
c2
c2
Входы
u4/b2
u5/c1
12
13
0
0
0
0
0
0
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
0
1
0
1
0
1
0
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
5
u7
15
d2
d2
d2
d2
d2
d2
d2
d2
d1
d1
d1
d1
d1
d1
d1
d1
u6/c2
14
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
u8
16
d1
d1
d1
d1
d1
d1
d1
d1
d2
d2
d2
d2
d2
d2
d2
d2
u7/d2
15
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
±A±B±C±D
A+B+C+D
-A+B+C+D
A-B+C+D
-A-B+C+D
A+B-C+D
-A+B-C+D
A-B-C+D
-A-B-C+D
A+B+C-D
-A+B+C-D
A-B+C-D
-A-B+C-D
A+B-C-D
-A+B-C-D
A-B-C-D
-A-B-C-D
u8/d1
16
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
Таблица 2
Выходы
S1
S2
17
18
0
0
1
0
0
1
0
1
0
0
1
0
1
0
0
1
0
0
0
1
0
0
1
0
1
0
0
1
0
0
0
0
1
0
0
1
1
0
0
1
0
0
0
0
1
0
BY 14614 C1 2011.08.30
u1/a2
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
u2/a1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
u3/b1
1
0
0
0
0
0
0
1
1
1
0
0
0
0
0
0
1
1
1
0
0
0
0
0
0
1
1
1
0
0
0
0
0
0
1
1
1
0
0
0
0
0
0
1
1
1
Входы
u4/b2
u5/c1
0
0
1
0
1
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
0
1
0
1
0
1
0
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
1
0
1
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
0
1
0
1
0
1
0
1
6
u6/c2
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
Продолжение таблицы 2
Выходы
u7/d2
u8/d1
S1
S2
0
0
0
1
0
0
0
1
0
0
0
0
0
0
1
0
0
1
1
0
0
1
0
1
0
1
0
0
0
1
0
0
0
1
1
0
0
1
0
1
0
1
0
1
0
1
0
0
0
1
1
0
0
1
0
0
0
1
1
0
0
1
0
1
0
1
0
1
0
1
0
0
0
1
1
0
0
1
1
0
0
1
0
1
0
1
0
0
0
1
0
1
0
1
0
0
0
1
1
0
0
1
1
0
0
1
0
1
0
1
0
0
0
1
0
0
0
1
1
0
0
1
0
1
1
0
0
1
1
0
0
0
1
0
1
0
1
0
1
0
1
0
0
1
1
0
0
0
1
0
0
0
1
0
1
0
1
0
0
1
1
0
1
0
1
0
0
1
1
0
0
0
1
0
0
0
1
0
1
0
1
0
0
1
BY 14614 C1 2011.08.30
u1/a2
0
0
1
0
0
1
0
0
1
0
0
1
u2/a1
0
1
0
0
1
0
0
1
0
0
1
0
u3/b1
0
0
0
0
0
0
1
1
1
0
0
0
Входы
u4/b2
u5/c1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
1
0
1
0
1
0
u6/c2
0
0
0
1
1
1
1
1
1
1
1
1
Национальный центр интеллектуальной собственности.
220034, г. Минск, ул. Козлова, 20.
7
Продолжение таблицы 2
Выходы
u7/d2
u8/d1
S1
S2
1
0
0
1
1
0
0
0
1
0
1
0
1
0
0
0
1
0
1
0
1
0
0
1
1
0
0
1
1
0
0
0
1
0
1
0
1
0
1
0
1
0
0
1
1
0
0
0
Документ
Категория
Без категории
Просмотров
0
Размер файла
325 Кб
Теги
by14614, патент
1/--страниц
Пожаловаться на содержимое документа