close

Вход

Забыли?

вход по аккаунту

?

Патент BY15003

код для вставкиСкачать
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К ПАТЕНТУ
РЕСПУБЛИКА БЕЛАРУСЬ
(46) 2011.10.30
(12)
(51) МПК
НАЦИОНАЛЬНЫЙ ЦЕНТР
ИНТЕЛЛЕКТУАЛЬНОЙ
СОБСТВЕННОСТИ
(54)
G 06F 7/38
(2006.01)
ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО ПО МОДУЛЮ ТРИ
(21) Номер заявки: a 20100133
(22) 2010.02.03
(43) 2010.08.30
(71) Заявитель: Белорусский государственный университет (BY)
(72) Авторы: Супрун Валерий Павлович;
Городецкий Данила Андреевич
(BY)
BY 15003 C1 2011.10.30
BY (11) 15003
(13) C1
(19)
(73) Патентообладатель: Белорусский государственный университет (BY)
(56) BY 12003 C1, 2009.
BY 12200 C1, 2009.
BY a20071651, 2009.
BY 2050 C1, 1998.
BY 7000 C1, 2005.
SU 1800453 A1, 1993.
SU 1830528 A1, 1993.
(57)
Вычислительное устройство по модулю три, содержащее первый и второй элементы
ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, выход первого из которых соединен с выходом
младшего разряда результата, а i-й вход, где i = 1,2, - со входом старшего разряда i-го операнда, вход младшего разряда которого соединен с i-м входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, отличающееся тем, что содержит элемент
ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, выход которого соединен с выходом старшего
разряда результата, а i-й вход соединен со входом младшего разряда i-го операнда, вход
старшего разряда которого соединен с (2i + 1) и (2i + 2) входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, седьмой вход которого соединен с управляющим входом
устройства и с третьим входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два,
выход которого соединен с третьим и четвертым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два.
Изобретение относится к области вычислительной техники, автоматики и микроэлектроники и может быть использовано для построения систем передачи и переработки дис-
BY 15003 C1 2011.10.30
кретной информации, построения систем аппаратного контроля, а также для построения
вычислительных устройств, реализующих алгоритмы модулярной арифметики, и цифровых устройств, работающих в системе остаточных классов.
Известно вычислительное устройство по модулю три, содержащее четыре элемента
ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, два элемента РАВНОЗНАЧНОСТЬ, восемь входов и два выхода [1]. Устройство предназначено для вычисления операции
(A + B) ⋅ (C + D) = S (mod 3).
Недостатком устройства является высокая конструктивная сложность (по числу входов логических элементов), равная 32.
Известное устройство, как и заявляемое, содержит два элемента ИСКЛЮЧАЮЩЕЕ
ИЛИ с порогом два, первый и второй входы первого из которых соединены со входами
младших разрядов первого и второго операндов, входы старших разрядов которых соединены с первым и вторым входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом
два.
Наиболее близким по конструкции и функциональным возможностям техническим
решением к предлагаемому устройству является сумматор по модулю три, содержащий
два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, четыре входа и два выхода [2].
Сложность сумматора (по числу входов логических элементов) равна 12. Так как сумматор предназначен для вычисления операции A + B = S (mod 3), то основным его недостатком являются низкие функциональные возможности, поскольку сумматор не реализует
операцию A ⋅ B = P (mod 3).
Сумматор-прототип, как и заявляемое устройство, содержит два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, первый и второй входы первого из которых соединены со
входами младших разрядов первого и второго операндов, входы старших разрядов которых соединены с первым и вторым входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с
порогом два, выход которого соединен с выходом младшего разряда результата выполнения операции.
Изобретение направлено на решение технической задачи расширение функциональных возможностей сумматора за счет реализации операции A ⋅ B = P (mod 3).
Вычислительное устройство по модулю три содержит первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, выход первого из которых соединен с выходом
младшего разряда результата, а i-й, где i = 1,2, вход - со входом старшего разряда i-го операнда, вход младшего разряда которого соединен с i-м входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два.
В отличие от прототипа устройство содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, выход которого соединен с выходом старшего разряда результата, а i-й вход
соединен со входом младшего разряда i-го операнда, вход старшего разряда которого соединен с (2i + 1)-м и (2i + 2)-м входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три.
Седьмой вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три соединен с управляющим входом устройства и с третьим входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с
порогом два, выход которого соединен с третьим и четвертым входами первого элемента
ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два.
Основной технический результат изобретения заключается в расширении функциональных возможностей сумматора по модулю три, связанную с реализацией операции
A ⋅ B = P (mod 3). Названный эффект достигается путем введения в логическую схему
сумматора по модулю три дополнительного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом
три и изменением соединений между логическими элементами схемы сумматорапрототипа.
На фигуре представлена схема вычислительного устройства по модулю три, работа
которого описывается таблицей истинности (таблица).
2
BY 15003 C1 2011.10.30
Вычислительное устройство по модулю три содержит два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два 1 и 2, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три 3, четыре
информационных входа 4, 5, 6 и 7, управляющий вход 8, два выхода 9 и 10.
Первый и второй операнды A и B задаются двухразрядными двоичными кодами
A = (a1,a2) и B = (b1,b2), где a1,b1 - первые (младшие) разряды операндов; a2,b2 - вторые
(старшие) разряды операндов, т.е. A = al + 2a2 и B = b1 + 2b2.
В соответствии с выбранным модулем, равным 3, операнды A и B могут принимать
значения 0 (00), 1 (01), 2 (10). В этой связи результат выполнения операций A ⋅ B = P (mod 3)
и A + B = S (mod 3) задается двухразрядными двоичными кодами P = (p1,p2) и S = (s1,s2),
где P = p1 + 2p2 и S = sl + 2s2.
На входы устройства 4 и 5 подаются значения младших разрядов al, b1 первого A и
второго B операндов соответственно на входы 6 и 7.
Входы
Выходы
Двоичный код первого Двоичный код второго Двоичный код резульУправляющий
операнда
операнда
тата умножения
сигнал
A = (a2,a1)
B = (b2,b1)
P = (p2,p1)
u
a2
a1
b2
b1
p2
p1
8
6
4
7
5
10
9
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
1
0
0
0
0
0
1
0
0
0
0
0
0
1
0
1
0
1
0
0
1
1
0
1
0
0
1
0
0
0
0
0
0
1
0
0
1
1
0
0
1
0
1
0
0
1
Двоичный код резульУправляющий Двоичный код первого Двоичный код второго
тата сложения
сигнал
операнда A = (a2,a1)
операнда B = (b2,b1)
S = (s2,s1)
u
a2
a1
b2
b1
s2
s1
8
6
4
7
5
10
9
1
0
0
0
0
0
0
1
0
0
0
1
0
1
1
0
0
1
0
1
0
1
0
1
0
0
0
1
1
0
1
0
1
1
0
1
0
1
1
0
0
0
1
1
0
0
0
1
0
1
1
0
0
1
0
0
1
1
0
1
0
0
1
- значения старших разрядов a2,b2 первого A и второго B операндов соответственно; на
вход 8 - значение управляющего сигнала u; на выходе 9 реализуется младший разряд p1
(если u = 0) или младший разряд s1 (если u = 1), а на выходе 10 - старший разряд р2 (если
u = 0) или старший разряд s2 (если u = 1) результата выполнения операций А ⋅ В = Р (mod 3) и
A + B = S (mod 3).
Первообразные функции вычислительного устройства по модулю три имеют вид:
3
BY 15003 C1 2011.10.30
1, если a 2 + b 2 + 2f (a1 , b1 , u ) = 2;
F1 (u ) = 
0 − в противном случае,
1, если u + a1 + 2a 2 + b1 + 2b 2 = 3;
F2 (u ) = 
0 − в противном случае,
где
1, если u + a1 + b1 = 2;
f (a1 , b1 , u ) = 
0 − в противном случае.
Следует отметить, что значения первообразных функций F1(u) и F2(u) совпадают со
значениями функций Pl, Sl, P2, S2 в зависимости от значения управляющего сигнала и следующим образом: Fl(0) = Pl, Fl(1) = Sl и F2(0) = P2, F2(1) = S2.
Основным достоинством вычислительного устройства по модулю три являются высокие функциональные возможности.
К дополнительным достоинствам устройства необходимо отнести относительно небольшую конструктивную сложность (по числу входов логических элементов), которая
равна 14 (сложность сумматора-прототипа равна 12).
Источники информации:
1. Патент РБ 12201, МПК G 06F 7/38, 2009.
2. Патент РБ 12003, МПК G 06F 7/38, 2009 (прототип).
Национальный центр интеллектуальной собственности.
220034, г. Минск, ул. Козлова, 20.
4
Документ
Категория
Без категории
Просмотров
0
Размер файла
92 Кб
Теги
by15003, патент
1/--страниц
Пожаловаться на содержимое документа