close

Вход

Забыли?

вход по аккаунту

?

Патент BY15004

код для вставкиСкачать
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К ПАТЕНТУ
РЕСПУБЛИКА БЕЛАРУСЬ
(46) 2011.10.30
(12)
(51) МПК
НАЦИОНАЛЬНЫЙ ЦЕНТР
ИНТЕЛЛЕКТУАЛЬНОЙ
СОБСТВЕННОСТИ
(54)
G 06F 7/38
(2006.01)
УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ЧИСЕЛ ПО МОДУЛЮ ТРИ
(21) Номер заявки: a 20091752
(22) 2009.12.09
(43) 2010.06.30
(71) Заявитель: Белорусский государственный университет (BY)
(72) Авторы: Супрун Валерий Павлович;
Городецкий Данила Андреевич
(BY)
BY 15004 C1 2011.10.30
BY (11) 15004
(13) C1
(19)
(73) Патентообладатель: Белорусский государственный университет (BY)
(56) BY 5355 C1, 2003.
BY 12448 C1, 2009.
BY 11286 C1, 2008.
BY 12000 C1, 2009.
RU 2137181 C1, 1999.
SU 1667055 A1, 1991.
SU 1691834 A1, 1991.
(57)
Устройство для умножения чисел по модулю три, характеризующееся тем, что содержит первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, первый и второй
элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, i-й, где i = 1, 2, 3, вход первого из которых соединен с i-м входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и
входом устройства младшего разряда i-го операнда, вход старшего разряда которого соединен с i-м входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с i-м входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, четвертый и пятый входы
которого соединены с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два,
а выход соединен с выходом устройства старшего разряда результата умножения, выход
младшего разряда результата умножения которого соединен с выходом первого элемента
ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, четвертый и пятый входы которого соединены с
выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два.
Изобретение относится к области вычислительной техники, автоматики и микроэлектроники и может быть использовано для построения систем передачи и переработки дис-
BY 15004 C1 2011.10.30
кретной информации, построения систем аппаратного контроля, а также для построения
вычислительных устройств, реализующих алгоритмы модулярной арифметики и цифровых устройств, работающих в системе остаточных классов.
Известно устройство для умножения n чисел в унитарных кодах по модулю три, содержащее элемент ИЛИ, элемент СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, элемент ИЛИ-НЕ и
элемент ЗАПРЕТ, 2n входов и три выхода [1]. Устройство предназначено для реализации
арифметической операции X1·X2·…·Xn = P (mod 3).
Недостатком известного устройства для умножения n чисел в унитарных кодах, являются ограниченные функциональные возможности, так как оно не предназначено для выполнения операции умножения по модулю три в позиционных кодах.
Наиболее близким по конструкции и функциональным возможностям техническим
решением к предлагаемому устройству является устройство для умножения n чисел по
модулю три, которое содержит n + 2 элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, элемент И, 2n входов и два выхода [2]. Быстродействие устройства, определяемое глубиной
схемы, составляет 3τ, а его конструктивная сложность (по числу входов логических элементов) равна 4n + 2.
Недостатком устройства-прототипа является низкое быстродействие, определяемое
глубиной схемы.
Изобретение направлено на решение технической задачи повышения быстродействия
устройства при реализации операции умножения A·B·C = R (mod 3).
Устройство для умножения по модулю три характеризуется тем, что содержит первый
и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, первый и второй элементы
ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три.
Причем i-й, где i = 1, 2, 3, вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом
три соединен с i-м входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и
входом устройства младшего разряда i-го операнда, вход старшего разряда которого соединен с i-м входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и c i-м входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три.
Четвертый и пятый входы второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три
соединены с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, а выход
соединен с выходом устройства старшего разряда результата умножения.
Выход устройства младшего разряда результата умножения соединен с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, четвертый и пятый входы которого
соединены с выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два.
Основной технический результат изобретения заключается в повышении быстродействия устройства для умножения по модулю три. Названный эффект достигается путем
использования новых логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выполненных с порогом два и с порогом три.
На фигуре представлена схема заявляемого устройства для умножения по модулю три.
Устройство для умножения по модулю три содержит два элемента ИСКЛЮЧАЮЩЕЕ
ИЛИ с порогом два 1 и 2, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три 3 и 4,
шесть входов 5…10, два выхода 11 и 12.
Операнды A, B и C задаются двухразрядными двоичными кодами A = (a1, a2), B = (b1,
b2) и C = (c1, c2), где a1, b1, c1 - младшие разряды, а a2, b2, c2 - старшие разряды операндов,
т.е. A = 2a2 + a1, B = 2b2 + b1 и C = 2c2 + c1.
В соответствии с выбранным модулем P = 3 операнды A, B, C могут принимать значения 0 (00), 1 (01), 2 (10). Результат выполнения операции A·B·C = R (mod 3) задается двухразрядным двоичным кодом R = (rl, r2), где R = 2r2 + r1.
Поясним принцип работы устройства для умножения по модулю три. На входы
устройства 5, 6, 7 поступают значения младших разрядов a1, b1, c1, а на входы устройства
8, 9, 10 - значения старших разрядов a2, b2, c2 операндов A, B, C соответственно.
2
BY 15004 C1 2011.10.30
На выходах устройства 11 и 12 реализуются логические функции R1 и R2, которые
принимают значения младшего r1 и старшего r2 разрядов результата выполнения операции
A·B·C = R (mod 3) соответственно. Логические функции R1 и R2 представлены посредством таблицы истинности (таблица).
Двоичный код первого
операнда
A = (al, a2)
a2
a1
8
5
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
Входы
Выходы
Двоичный код второго Двоичный код Двоичный код реоперанда
третьего операн- зультата умножеB = (b1, b2)
да С = (с1, с2)
ния R = (r1, r2)
b2
b1
c2
c1
R2
R1
9
6
10
7
12
11
0
0
0
0
0
0
0
0
0
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
0
1
0
1
0
0
0
1
1
0
0
0
1
0
0
0
0
0
1
0
0
1
0
0
1
0
1
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
0
1
0
1
0
1
0
1
1
0
1
0
1
0
0
0
0
0
1
0
0
1
1
0
1
0
1
0
0
1
0
0
0
0
0
0
0
0
0
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
0
1
0
1
1
0
0
1
1
0
0
1
1
0
0
0
0
0
1
0
0
1
0
1
1
0
1
0
1
0
Логическая схема устройства для умножения по модулю три (фигура) синтезирована
согласно следующим аналитическим представлениям функций R1 = R1(a1, a2, b1, b2, c1, c2)
и R2 = R2(a1, a2, b1, b2, c1, c2):
1, если a1 + b1 + c1 + 2f = 3;
R1 = 
0 - в противном случае,
1, если a 2 + b 2 + c 2 = 2;
f =
0 - в противном случае,
1, если a 2 + b 2 + c 2 + 2g = 3;
R2 = 
0 - в противном случае,
1, если a1 + b1 + c1 = 2;
и g=
0 - в противном случае.
3
BY 15004 C1 2011.10.30
Основным достоинством устройства для умножения по модулю три является высокое быстродействие, определяемое глубиной схемы и равное 2τ, где τ - задержка на один
логический элемент.
Дополнительным достоинством заявляемого устройства является относительно небольшая конструктивная сложность, которая (по числу входов логических элементов)
равна 16.
Источники информации:
1. BY 6586, МПК G 06 F 7/49, 2004.
2. BY 5355, МПК G 06 F 7/49, 2003 (прототип).
Национальный центр интеллектуальной собственности.
220034, г. Минск, ул. Козлова, 20.
4
Документ
Категория
Без категории
Просмотров
0
Размер файла
89 Кб
Теги
патент, by15004
1/--страниц
Пожаловаться на содержимое документа