close

Вход

Забыли?

вход по аккаунту

?

Патент BY15005

код для вставкиСкачать
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К ПАТЕНТУ
РЕСПУБЛИКА БЕЛАРУСЬ
(46) 2011.10.30
(12)
(51) МПК
НАЦИОНАЛЬНЫЙ ЦЕНТР
ИНТЕЛЛЕКТУАЛЬНОЙ
СОБСТВЕННОСТИ
(54)
G 06F 7/38
(2006.01)
СУММАТОР УНИТАРНЫХ КОДОВ ПО МОДУЛЮ ТРИ
(21) Номер заявки: a 20091800
(22) 2009.12.16
(43) 2010.06.30
(71) Заявитель: Белорусский государственный университет (BY)
(72) Авторы: Супрун Валерий Павлович;
Городецкий Данила Андреевич
(BY)
BY 15005 C1 2011.10.30
BY (11) 15005
(13) C1
(19)
(73) Патентообладатель: Белорусский государственный университет (BY)
(56) BY a20081321, 2009.
BY 2473 C1, 1998.
BY 3674 C1, 2000.
BY 6479 C1, 2004.
SU 1827671 A1, 1993.
(57)
Сумматор унитарных кодов по модулю три, характеризующийся тем, что содержит
первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй, третий, четвертый и
пятый элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, первый, второй и третий элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, i-й вход, где i = 1, 2, 3, первого из которых соединен со входом сумматора "равно нулю" i-го операнда, а выход соединен с первым и
вторым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, третий вход
которого соединен с первым и вторым входами второго элемента ИСКЛЮЧАЮЩЕЕ
ИЛИ с порогом два, с первым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, i-й вход которого соединен со входом сумматора "равно единице" i-го операнда, с i-м входом четвертого элемента
ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с i-м входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, выход которого соединен с четвертым и пятым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, шестой вход которого соединен со
вторым и третьим входами третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, с
BY 15005 C1 2011.10.30
третьим входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с выходом
второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, i-й вход которого соединен со входом сумматора "равно двум" i-го операнда, с i-м входом пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с
порогом два и с i-м входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три,
выход которого соединен с седьмым и восьмым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, выход которого соединен с выходом сумматора "равно нулю"
результата сложения, выход которого "равно единице" результата сложения соединен с
выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, четвертый вход которого соединен с выходом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с
четвертым и пятым входами третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два,
выход которого соединен с выходом сумматора "равно двум" результата сложения, а шестой вход соединен с пятым и шестым входами второго элемента ИСКЛЮЧАЮЩЕЕ
ИЛИ с порогом два и с выходом пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два.
Изобретение относится к области вычислительной техники, автоматики и микроэлектроники и может быть использовано для построения систем передачи и переработки дискретной информации, построения систем аппаратного контроля, а также для построения
вычислительных устройств, реализующих алгоритмы модулярной арифметики, и цифровых устройств, работающих в системе остаточных классов.
Известен сумматор унитарных кодов по модулю три, содержащий шесть элементов
ИЛИ-НЕ, три мажоритарных элемента с порогом два, семь элементов РАВНОЗНАЧНОСТЬ, восемь входов и три выхода [1]. Сумматор предназначен для реализации арифметической операции A + B + C + D = S (mod 3).
Недостатком известного сумматора является низкое быстродействие, определяемое
глубиной схемы сумматора и равное 4τ, где τ - задержка на один логический элемент.
Наиболее близким по конструкции и функциональным возможностям техническим
решением к предлагаемому сумматору является сумматор унитарных кодов по модулю
три, который содержит три элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, пять входов
и три выхода [2].
Сумматор-прототип предназначен для реализации в унитарных кодах операции
A + B = S (mod 3). Конструктивная сложность сумматора (по числу входов логических
элементов) равна 18.
Недостатком сумматора-прототипа являются ограниченные функциональные возможности, поскольку сумматор не позволяет реализовать в унитарных кодах операцию
A + B + C = S (mod 3).
Изобретение направлено на решение следующей технической задачи: расширение
функциональных возможностей сумматора унитарных кодов по модулю три, предназначенного для реализации операции A + B = S (mod 3).
Сумматор унитарных кодов по модулю три содержит первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй, третий, четвертый и пятый элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, первый, второй и третий элементы ИСКЛЮЧАЮЩЕЕ
ИЛИ с порогом три.
Причем i-й вход, где i = 1, 2, 3, первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом
три соединен со входом сумматора "равно нулю" i-го операнда, а выход соединен с первым и вторым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два.
Третий вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен с
первым и вторым входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, с
первым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с выходом
первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, i-й вход которого соединен со входом сумма2
BY 15005 C1 2011.10.30
тора "равно единице" i-го операнда, с i-м входом четвертого элемента ИСКЛЮЧАЮЩЕЕ
ИЛИ с порогом два и с i-м входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом
три.
Выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три соединен с четвертым и пятым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, шестой
вход которого соединен со вторым и третьим входами третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, с третьим входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с
порогом два и с выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, i-й вход которого
соединен со входом сумматора "равно двум" i-го операнда, с i-м входом пятого элемента
ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с i-м входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три.
Выход третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три соединен с седьмым
и восьмым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, выход которого соединен с выходом сумматора "равно нулю" результата сложения, выход которого "равно единице" результата сложения соединен с выходом второго элемента
ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два.
Четвертый вход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен
выходом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с четвертым и пятым входами третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два.
Выход третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен с выходом
сумматора "равно двум" результата сложения, а шестой вход соединен с пятым и шестым
входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с выходом пятого
элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два.
Основной технический результат изобретения заключается в расширении функциональных возможностей сумматора унитарных кодов по модулю три за счет реализации
операции A + B + C = S (mod 3). Названный технический эффект достигается путем использования логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выполненных с порогами,
равными единице и трем.
На фигуре представлена схема заявляемого сумматора унитарных кодов по модулю три.
Сумматор унитарных кодов по модулю три содержит два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 1 и 2, пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два 3…7, три элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три 8, 9 и 10, девять входов 11…19, три выхода
20, 21 и 22.
Входные операнды A, B, C задаются унитарными двоичными кодами A = (a0, a1, а2),
B = (b0, b1, b2), C = (с0, c1, c2), где a0, a1, a2, b0, b1, b2, c0, c1, c2 ∈ {0,1}. При этом ak = 1, bk = 1
и ck = 1 тогда и только тогда, когда A = k (mod 3), В = k (mod 3) и C = k (mod 3), где
k = 0, 1, 2.
Сумматор унитарных кодов по модулю три предназначен для выполнения операции
A + B + C = S (mod 3) и работает следующим образом.
На входы сумматора 11, 14 и 17 поступают значения разрядов a0, a1, а2 унитарного
двоичного кода первого операнда A(a0, al, a2), на входы 12, 15 и 18 - значения разрядов b0,
b1, b2 унитарного двоичного кода второго операнда B(b0, b1, b2), на входы 13, 16 и 19 - значения разрядов c0, c1, c2 унитарного двоичного кода третьего операнда C(c0, cl, c2).
На выходах сумматора 20, 21 и 22 формируются значения разрядов.s0,s1,s2 унитарного
двоичного кода S = (s0, s1, s2) результата сложенияA + B + C = S (mod 3), где s0, s1,
s2 ∈ {0,1}. Здесь sk = 1 тогда и только тогда, когда A + B + C = k (mod 3),где k = 0, 1, 2.
Логические функции S0, S1, S2, реализуемые на выходах заявляемого сумматора, представлены таблицей истинности (таблица).
3
BY 15005 C1 2011.10.30
Унитарный код
первого операнда
A = (a0, al, a2)
а0
a1
а2
11
14
17
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
Входы
Выходы
Унитарный код вто- Унитарный код третье- Унитарный код рерого операнда
го операнда
зультата сложения
B = (b0, b1, b2)
C = (c0, c1, c2)
S = (s0, s1, s2)
b0
b1
b2
c0
c1
c2
S0
Sl
S2
12
15
18
13
16
19
20
21
22
1
0
0
1
0
0
1
0
0
1
0
0
0
1
0
0
1
0
1
0
0
0
0
1
0
0
1
0
1
0
1
0
0
0
1
0
0
1
0
0
1
0
0
0
1
0
1
0
0
0
1
1
0
0
0
0
1
1
0
0
0
0
1
0
0
1
0
1
0
1
0
0
0
0
1
0
0
1
0
1
0
1
0
0
1
0
0
0
1
0
1
0
0
0
1
0
0
0
1
1
0
0
0
0
1
1
0
0
0
1
0
1
0
0
0
0
1
0
1
0
0
1
0
1
0
0
0
1
0
0
0
1
0
1
0
0
0
1
1
0
0
1
0
0
0
0
1
0
1
0
0
1
0
0
0
1
0
0
1
0
0
1
1
0
0
1
0
0
0
0
1
1
0
0
0
1
0
1
0
0
1
0
0
0
0
1
0
1
0
0
1
0
1
0
0
1
0
0
0
1
0
0
1
0
0
1
0
0
1
0
0
0
1
0
0
1
0
0
1
1
0
0
0
1
0
0
0
1
0
1
0
0
0
1
0
0
1
0
0
1
1
0
0
Логическая схема сумматора унитарных кодов по модулю три (фигура) синтезирована
на основе использования следующих аналитических представлений логических функций
S0, S1, S2, зависящих от переменных a0, a1, a2, b0, b1, b2, c0, c1, c2:
1, если 2f + g1 + 2g 3 + h1 + 2h 3 = 2;
S0 = 
0 - в противном случае,
1, если g1 + 2g 2 + 2h1 + h 2 = 2;
S2 = 
0 - в противном случае,
1, если 2g1 + g 2 + h1 + 2h 2 = 2;
S1 = 
0 - в противном случае,
где
1, если a 0 + b0 + c0 = 3;
f =
0 - в противном случае,
4
BY 15005 C1 2011.10.30
1, если a 2 + b 2 + c 2 = 1;
h1 = 
0 - в противном случае,
1, если a 2 + b 2 + c 2 = 2;
h2 = 
0 - в противном случае,
1, если a 2 + b 2 + c 2 = 3;
h3 = 
0 - в противном случае.
1, если a1 + b1 + c1 = 1;
g1 = 
0 - в противном случае,
1, если a1 + b1 + c1 = 2;
g2 = 
0 - в противном случае,
1, если a1 + b1 + c1 = 3;
g3 = 
0 - в противном случае,
Основным достоинством сумматора унитарных кодов по модулю три являются широкие функциональные возможности, поскольку сумматор позволяет реализовать операцию
A + B + C = S (mod 3). В то время как сумматор-прототип ориентирован на реализацию
операции сложения A + B = S (mod 3).
Дополнительным достоинством заявляемого сумматора является относительно небольшая конструктивная сложность (по числу входов логических элементов), которая
равна 41. Кроме того, быстродействие сумматора, определяемое глубиной схемы, составляет 2τ.
Источники информации:
1. Патент BY 10201, МПК G 06F 7/48, 7/38, 2008.
2. Заявка на патент РБ a20081321, МПК G 06F 7/38, 2009 (прототип).
Национальный центр интеллектуальной собственности.
220034, г. Минск, ул. Козлова, 20.
5
Документ
Категория
Без категории
Просмотров
0
Размер файла
104 Кб
Теги
патент, by15005
1/--страниц
Пожаловаться на содержимое документа