close

Вход

Забыли?

вход по аккаунту

?

Патент BY15442

код для вставкиСкачать
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К ПАТЕНТУ
РЕСПУБЛИКА БЕЛАРУСЬ
(46) 2012.02.28
(12)
(51) МПК
НАЦИОНАЛЬНЫЙ ЦЕНТР
ИНТЕЛЛЕКТУАЛЬНОЙ
СОБСТВЕННОСТИ
(54)
G 06F 7/38
(2006.01)
СУММАТОР УНИТАРНЫХ КОДОВ ПО МОДУЛЮ ТРИ
(21) Номер заявки: a 20100408
(22) 2010.03.16
(43) 2010.10.30
(71) Заявитель: Белорусский государственный университет (BY)
(72) Авторы: Супрун Валерий Павлович;
Городецкий Данила Андреевич
(BY)
(73) Патентообладатель:
Белорусский
государственный университет (BY)
BY 15442 C1 2012.02.28
BY (11) 15442
(13) C1
(19)
(56) BY a20081321, 2009.
BY a20090648, 2009.
BY a20090796, 2009.
BY 12200 C1, 2009.
BY 5093 C1, 2003.
RU 2090924 C1, 1997.
SU 1153324 A, 1985.
SU 1830528 A1, 1993.
(57)
Сумматор унитарных кодов по модулю три, содержащий первый, второй и третий
элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, выход i-го из которых, где i = 1, 2, 3,
соединен с выходом сумматора "равно i-1", отличающийся тем, что содержит четвертый
и пятый элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, выход четвертого из которых
соединен с первым и вторым входами i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом
два, третий вход которого соединен с выходом пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с
порогом два, первый вход которого соединен со входом сумматора "равно нулю" первого
операнда, вход которого "равно единице" первого операнда соединен с первым входом
четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и со вторым и третьим входами пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, вход сумматора "равно
двум" первого операнда соединен со вторым и третьим входами четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, вход сумматора "равно нулю" второго операнда соединен с четвертым и пятым входами четвертого и пятого элементов ИСКЛЮЧАЮЩЕЕ
ИЛИ с порогом два, шестой вход каждого из которых соединен со входом сумматора
"равно двум" второго операнда, вход которого "равно нулю" третьего операнда соединен
BY 15442 C1 2012.02.28
с четвертым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с четвертым и пятым входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, шестой
вход которого соединен с четвертым и пятым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и со входом сумматора "равно двум" третьего операнда, вход
которого "равно единице" соединен с шестым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с пятым и шестым входами третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два.
Изобретение относится к области вычислительной техники, автоматики и микроэлектроники и может быть использовано для построения систем передачи и переработки дискретной информации, построения систем аппаратного контроля, а также для построения
вычислительных устройств, реализующих алгоритмы модулярной арифметики, и цифровых устройств, работающих в системе остаточных классов.
Известен сумматор унитарных кодов по модулю три, содержащий шесть элементов
ИЛИ, шесть элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, три элемента ИЛИ-НЕ, двенадцать входов и три выхода [1].
Сумматор предназначен для реализации арифметической операции A + B + C + D = S
(mod 3). Конструктивная сложность сумматора (по числу входов логических элементов)
равна 42.
Недостатком известного сумматора является низкое быстродействие, определяемое
глубиной логической схемы сумматора, равное 3τ, где τ - задержка на один логический
элемент.
Наиболее близким по конструкции и функциональным возможностям техническим
решением к предлагаемому сумматору является сумматор унитарных кодов по модулю
три, который содержит три элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, пять входов
и три выхода [2]. Сумматор предназначен для реализации в унитарных кодах операции
сложения A + B = S (mod 3). Конструктивная сложность сумматора (по числу входов логических элементов) равна 18.
Недостатком сумматора-прототипа являются низкие функциональные возможности,
поскольку сумматор не реализует арифметическую операцию A + B + C = S (mod 3).
Сумматор-прототип, как и заявляемый сумматор унитарных кодов по модулю три, содержит три элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, выход i-го (i = 1, 2, 3) из которых соединен с выходом сумматора "равно i-1" результата сложения.
Изобретение направлено на решение технической задачи - расширение функциональных возможностей сумматора унитарных кодов по модулю три.
Сумматор унитарных кодов по модулю три содержит первый, второй и третий элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, выход i-го из которых, где i = 1, 2, 3, соединен с выходом сумматора "равно i-1".
В отличие от прототипа сумматор содержит четвертый и пятый элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, выход четвертого из которых соединен с первым и вторым
входами i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, третий вход которого соединен с выходом пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, первый вход
которого соединен с входом сумматора "равно нулю" первого операнда.
Вход сумматора "равно единице" первого операнда соединен с первым входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и со вторым и третьим входами пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два.
Вход сумматора "равно двум" первого операнда соединен со вторым и третьим входами четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два.
Вход сумматора "равно нулю" второго операнда соединен с четвертым и пятым входами
четвертого и пятого элементов элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, шестой
вход каждого из которых соединен с входом сумматора "равно двум" второго операнда.
2
BY 15442 C1 2012.02.28
Вход сумматора "равно нулю" третьего операнда соединен с четвертым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с четвертым и пятым входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два.
Шестой вход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен с
четвертым и пятым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с
входом сумматора "равно двум" третьего операнда.
Вход сумматора "равно единице" третьего операнда соединен с шестым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с пятым и шестым входами третьего
элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два.
Основной технический результат изобретения заключается в расширении функциональных возможностей сумматора унитарных кодов по модулю три за счет реализации
операции сложения A + B + C = S (mod 3). Названный технический эффект достигается
путем дополнительного введения в логическую схему сумматора двух новых элементов
ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два.
На фигуре представлена схема сумматора унитарных кодов по модулю три.
Сумматор унитарных кодов по модулю три содержит пять элементов ИСКЛЮЧАЮЩЕЕ
ИЛИ с порогом два 1…5, а также имеет восемь входов 6…13 и три выхода 14, 15 и 16.
Входные операнды A, B, C задаются унитарными двоичными кодами A = (a0,a1,a2),
B = (b0,b1,b2), C = (c0,c1,c2), где a0, a1, a2, b0, b1, b2, c0, c1, c2 ∈ {0,1}. При этом ak = 1, bk = 1 и
ck = 1 тогда и только тогда, когда A = k (mod 3), B = k (mod 3) и C = k (mod 3), где k = 0, 1, 2.
Сумматор унитарных кодов по модулю три предназначен для выполнения операции
A + B + C = S (mod 3) и работает следующим образом.
На входы сумматора 6, 7 и 8 поступают значения "равно нулю", "равно единице" и
"равно двум" унитарного двоичного кода первого операнда A(a0,a1,a2); на входы 9 и 10 значения "равно нулю" и "равно двум" унитарного двоичного кода второго операнда
B(b0,b1,b2); на входы 11, 12 и 13 - значения "равно нулю", "равно единице" и "равно двум"
унитарного двоичного кода третьего операнда C(c0,c1,c2).
На выходах сумматора 14, 15 и 16 реализуются значения "равно нулю", "равно единице" и "равно двум" унитарного двоичного кода S = (s0,s1,s2) результата выполнения арифметической операции сложения A + B + C = S (mod 3), где s0,s1,s2 ∈ {0,1}. При этом sk = 1
тогда и только тогда, когда A + B + C = k (mod 3), где k = 0, 1, 2.
Логические функции S0, S1, S2, реализуемые на выходах сумматора унитарных кодов
по модулю три, представлены таблицей истинности.
Логическая схема сумматора унитарных кодов по модулю три (фигура) синтезирована
на основе использования следующих аналитических представлений функций S0, S1, S2,
зависящих от логических переменных a0, a1, a2, b0, b2, c0, c1, c2:
1, если 2f 0 + f 2 + c1 + 2c 2 = 2;
S0 = 
0 − в противном случае,
1, если 2f 0 + f 2 + 2c0 + c 2 = 2;
S1 = 
0 − в противном случае,
1, если 2f 0 + f 2 + c 0 + 2c1 = 2;
S2 = 
0 − в противном случае,
где
1, если a1 + 2a 2 + 2b 0 + b 2 = 2;
f0 = 
0 − в противном случае,
1, если a 0 + 2a1 + 2b 0 + b 2 = 2;
f2 = 
0 − в противном случае.
3
BY 15442 C1 2012.02.28
Унитарный код
первого операнда
A = (a0,a1,a2)
a0
a1
a2
6
7
8
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
Входы
Унитарный код
второго операнда
B = (b0,b1,b2)
b0
b1
b2
9
10
1
0
0
1
0
0
1
0
0
0
1
0
0
1
0
0
1
0
0
0
1
0
0
1
0
0
1
1
0
0
1
0
0
1
0
0
0
1
0
0
1
0
0
1
0
0
0
1
0
0
1
0
0
1
1
0
0
1
0
0
1
0
0
0
1
0
0
1
0
0
1
0
0
0
1
0
0
1
0
0
1
Выходы
Унитарный код треУнитарный код
тьего операнда
результата сложения
C = (c0,c1,c2)
S = (s0,s1,s2)
c0
c1
c2
s0
s1
s2
11
12
13
14
15
16
1
0
0
1
0
0
0
1
0
0
1
0
0
0
1
0
0
1
1
0
0
0
1
0
0
1
0
0
0
1
0
0
1
1
0
0
1
0
0
0
0
1
0
1
0
1
0
0
0
0
1
0
1
0
1
0
0
0
1
0
0
1
0
0
0
1
0
0
1
1
0
0
1
0
0
0
0
1
0
1
0
1
0
0
0
0
1
0
1
0
1
0
0
1
0
0
0
1
0
0
1
0
0
0
1
0
0
1
1
0
0
0
0
1
0
1
0
1
0
0
0
0
1
0
1
0
1
0
0
1
0
0
0
1
0
0
1
0
0
0
1
0
0
1
1
0
0
0
1
0
0
1
0
0
0
1
0
0
1
1
0
0
Основным достоинством сумматора унитарных кодов по модулю три являются широкие функциональные возможности, поскольку сумматор реализует в унитарных кодах
операцию A + B + C = S (mod 3).
К дополнительным достоинствам сумматора можно отнести относительно небольшую
конструктивную сложность, которая равна 30, а также небольшое число внешних выводов, которое равно 11 (8 входов и 3 выхода).
Источники информации:
1. Патент РБ 9600, МПК G 06F 7/38, 7/48, 2007.
2. Заявка на патент РБ a20081321, МПК G 06F 7/38, 2009 (прототип).
Национальный центр интеллектуальной собственности.
220034, г. Минск, ул. Козлова, 20.
4
Документ
Категория
Без категории
Просмотров
0
Размер файла
103 Кб
Теги
by15442, патент
1/--страниц
Пожаловаться на содержимое документа