close

Вход

Забыли?

вход по аккаунту

?

Патент BY15494

код для вставкиСкачать
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К ПАТЕНТУ
РЕСПУБЛИКА БЕЛАРУСЬ
(46) 2012.02.28
(12)
(51) МПК
НАЦИОНАЛЬНЫЙ ЦЕНТР
ИНТЕЛЛЕКТУАЛЬНОЙ
СОБСТВЕННОСТИ
(54)
G 06F 7/38
(2006.01)
СУММАТОР УНИТАРНЫХ КОДОВ ПО МОДУЛЮ ПЯТЬ
(21) Номер заявки: a 20100357
(22) 2010.03.10
(43) 2010.08.30
(71) Заявитель: Белорусский государственный университет (BY)
(72) Авторы: Супрун Валерий Павлович;
Городецкий Данила Андреевич
(BY)
BY 15494 C1 2012.02.28
BY (11) 15494
(13) C1
(19)
(73) Патентообладатель: Белорусский государственный университет (BY)
(56) BY a20090059, 2009.
BY 2991 C1, 1999.
BY 7008 C1, 2005.
BY 11172 C1, 2008.
BY 12202 C1, 2009.
RU 2018931 C1, 1994.
SU 1803911 A1, 1993.
(57)
Сумматор унитарных кодов по модулю пять, содержащий первый, второй, третий,
четвертый и пятый элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, выход i-го из которых, где
i = 1, 2,…, 5, соединен с выходом сумматора "равно i–1", отличающийся тем, что элементы ИСКЛЮЧАЮЩЕЕ ИЛИ выполнены с порогом четыре, а вход сумматора "равно нулю" первого операнда соединен с первого по четвертый входами третьего элемента
ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, с первого по третий входами четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре и с первым и вторым входами пятого
элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре; вход сумматора "равно единице"
первого операнда соединен с первыми входами первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, с пятым входом третьего элемента ИСКЛЮЧАЮЩЕЕ
ИЛИ с порогом четыре, с четвертого по седьмой входами четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре и с третьим входом пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре; вход сумматора "равно двум" первого операнда соединен со
BY 15494 C1 2012.02.28
вторыми и третьими входами первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, с шестым и седьмым входами третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с
порогом четыре, с восьмым и девятым входами четвертого элемента ИСКЛЮЧАЮЩЕЕ
ИЛИ с порогом четыре и с четвертого по седьмой входами пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре; вход сумматора "равно трем" первого операнда соединен
с четвертого по седьмой входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом
четыре, с четвертого по шестой входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, с восьмого по десятый входами третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ
с порогом четыре и с десятым входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре; вход сумматора "равно четырем" первого операнда соединен с восьмого по
десятый входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, с седьмого
по десятый входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре и с
восьмого по десятый входами пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре; вход сумматора "равно нулю" второго операнда соединен с одиннадцатого по четырнадцатый входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, с
одиннадцатого по тринадцатый входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, с одиннадцатым и двенадцатым входами третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, с одиннадцатого по тринадцатый входами четвертого
элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре и с одиннадцатым входом пятого
элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре; вход сумматора "равно единице"
второго операнда соединен с пятнадцатым входом первого элемента ИСКЛЮЧАЮЩЕЕ
ИЛИ с порогом четыре, с четырнадцатого по семнадцатый входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, с тринадцатого по пятнадцатый входами третьего
элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, с четырнадцатым и пятнадцатым
входами четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре и с двенадцатого
по пятнадцатый входами пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре;
вход сумматора "равно трем" второго операнда соединен с шестнадцатым и семнадцатым
входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, с восемнадцатым
входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, с шестнадцатого по
девятнадцатый входами третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, с
шестнадцатым входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре и с
шестнадцатого по восемнадцатый входами пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с
порогом четыре; вход сумматора "равно четырем" второго операнда соединен с восемнадцатого по двадцатый входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, с девятнадцатым и двадцатым входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с
порогом четыре, с двадцатым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, с семнадцатого по двадцатый входами четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре и с девятнадцатым и двадцатым входами пятого элемента
ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре.
Изобретение относится к области вычислительной техники и микроэлектроники и
может быть использовано для построения средств аппаратурного контроля и цифровых
устройств, работающих в системе остаточных классов.
Известен сумматор унитарных кодов по модулю пять, который содержит четыре элемента ИЛИ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, десять элементов РАВНОЗНАЧНОСТЬ, пять элементов И, восемь входов и пять выходов [1].
Недостатком известного сумматора является низкое быстродействие, определяемое
глубиной схемы и равное 3τ, где τ - задержка на один логический элемент. Известный и
заявляемый сумматоры реализуют операцию A + B = S (mod 5) в унитарных кодах.
2
BY 15494 C1 2012.02.28
Наиболее близким по функциональным возможностям и конструкции техническим
решением к предлагаемому сумматору является сумматор унитарных кодов по модулю
пять, содержащий пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть, десять входов и пять выходов [2]. Недостатком сумматора-прототипа является высокая конструктивная сложность, которая (по числу входов логических элементов) равна 150.
Сумматор-прототип, как и заявляемый сумматор, содержит пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с тем лишь отличием, что в предлагаемом изобретении элементы ИСКЛЮЧАЮЩЕЕ ИЛИ выполнены с порогом четыре.
Изобретение направлено на решение следующей технической задачи: уменьшение
конструктивной сложности сумматора унитарных кодов по модулю пять.
Сумматор унитарных кодов по модулю пять содержит первый, второй, третий, четвертый и пятый элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, выход i-го из которых, где i = 1, 2,…, 5,
соединен с выходом сумматора "равно i–1".
В отличие от прототипа элементы ИСКЛЮЧАЮЩЕЕ ИЛИ выполнены с порогом четыре, а вход сумматора "равно нулю" первого операнда соединен с первого по четвертый
входами третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, с первого по третий входами четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре и с первым и
вторым входами пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре.
Вход сумматора "равно единице" первого операнда соединен с первыми входами первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, с пятым входом
третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, с четвертого по седьмой
входами четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре и с третьим входом пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре.
Вход сумматора "равно двум" первого операнда соединен со вторыми и третьими входами первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, с шестым и
седьмым входами третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, с восьмым и девятым входами четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре
и с четвертого по седьмой входами пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом
четыре.
Вход сумматора "равно трем" первого операнда соединен с четвертого по седьмой
входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, с четвертого по
шестой входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, с восьмого
по десятый входами третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре и с десятым входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре.
Вход сумматора "равно четырем" первого операнда соединен с восьмого по десятый
входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, с седьмого по десятый входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре и с восьмого
по десятый входами пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре.
Вход сумматора "равно нулю" второго операнда соединен с одиннадцатого по четырнадцатый входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, с одиннадцатого по тринадцатый входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом
четыре, с одиннадцатым и двенадцатым входами третьего элемента ИСКЛЮЧАЮЩЕЕ
ИЛИ с порогом четыре, с одиннадцатого по тринадцатый входами четвертого элемента
ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре и с одиннадцатым входом пятого элемента
ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре.
Вход сумматора "равно единице" второго операнда соединен с пятнадцатым входом
первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, с четырнадцатого по семнадцатый входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, с тринадцатого по пятнадцатый входами третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом
четыре, с четырнадцатым и пятнадцатым входами четвертого элемента ИСКЛЮЧАЮ-
3
BY 15494 C1 2012.02.28
ЩЕЕ ИЛИ с порогом четыре и с двенадцатого по пятнадцатый входами пятого элемента
ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре.
Вход сумматора "равно трем" второго операнда соединен с шестнадцатым и семнадцатым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, с восемнадцатым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, с
шестнадцатого по девятнадцатый входами третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с
порогом четыре, с шестнадцатым входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с
порогом четыре и с шестнадцатого по восемнадцатый входами пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре.
Вход сумматора "равно четырем" второго операнда соединен с восемнадцатого по
двадцатый входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, с девятнадцатым и двадцатым входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, с двадцатым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре,
с семнадцатого по двадцатый входами четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре и с девятнадцатым и двадцатым входами пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре.
Основной технический результат изобретения заключается в уменьшении конструктивной сложности (по числу входов логических элементов) логической схемы сумматора,
выполняющего операцию A + B = S (mod 5) в унитарных кодах. Названный эффект достигается путем применения логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре.
На фигуре представлена логическая схема сумматора унитарных кодов по модулю
пять. Сумматор содержит пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре
1…5, девять входов 6…14 и пять выходов 15…19.
Сумматор предназначен для выполнения в унитарных кодах операции сложения
A + B = S (mod 5) и работает следующим образом.
На входы сумматора 6…10 поступают значения разрядов "равно нулю", "равно единице", "равно двум", "равно трем" и "равно четырем" унитарного двоичного кода первого
операнда A = (a0,a1,a2,a3,a4), на входы 11…14 - значения разрядов "равно нулю", "равно
единице", "равно трем" и "равно четырем" унитарного двоичного кода второго операнда
B = (b0, b1, b2, b3, b4), где a0,a1,a2,a3,a4 ∈ {0,1} и b0,b1,b2,b3,b4 ∈ {0,1}. Здесь ak = 1 и bk = 1
тогда и только тогда, когда A = k (mod 5) и B = k (mod 5), где k = 0, 1, 2, 3, 4.
На выходах сумматора 15…19 формируется унитарный двоичный код S = (s0,s1,s2,s3,s4)
результата выполнения операции сложения A + B = S (mod 5), где s0,s1,s2,s3,s4 ∈ {0,1}. При
этом sk = 1 тогда и только тогда, когда A + B = k (mod 5), где k = 0, 1, 2, 3, 4.
Работа сумматора унитарных кодов по модулю пять описывается таблицей истинности логических функций S0, S1, S2, S3, S4 (таблица).
Логическая схема сумматора унитарных кодов по модулю пять синтезирована на основе применения следующих аналитических представлений функций S0, S1, S2, S3, S4:
1, если a1 + 2a2 + 4a3 + 3a4 + 4b0 + b1 + 2b3 + 3b4 = 4;
S0 = 
0 − в противном случае,
1, если a1 + 2a2 + 3a3 + 4a4 + 3b0 + 4b1 + b3 + 2b4 = 4;
S1 = 
0 − в противном случае,
1, если 4a0 + a1 + 2a2 + 3a3 + 2b0 + 3b1 + 4b3 + b4 = 4;
S2 = 
0 − в противном случае,
1, если 3a0 + 4a1 + 2a2 + a3 + 3b0 + 2b1 + b3 + 4b4 = 4;
S3 = 
0 − в противном случае,
4
BY 15494 C1 2012.02.28
1, если 2a0 + a1 + 4a2 + 3a4 + b0 + 4b1 + 3b3 + 2b4 = 4;
S4 = 
0 − в противном случае.
Быстродействие сумматора, определяемое глубиной логической схемы, равно τ, где τ задержка на один логический элемент. Сложность сумматора (по числу входов логических
элементов) равна 100, а число внешних выводов равно четырнадцати.
Основным достоинством сумматора унитарных кодов по модулю пять является низкая
конструктивная сложность. К дополнительным достоинствам сумматора необходимо отнести высокое быстродействие и небольшое число внешних выводов (сумматор-прототип
имеет 15 внешних выводов, а заявляемый сумматор - 14).
Сумматор унитарных кодов по модулю пять
Входы
Выходы
Унитарный двоичный код
Унитарный двоичный код
Унитарный двоичный код
первого операнда
второго операнда
результата сложения
A = (a0,a1,a2,a3,a4)
B = (b0,b1,b2,b2,b3,b4)
S = (s0,s1,s2,s3,s4)
a0
a1
a2
a3
a4
b0
b1
b2
b3
b4
S0
S1
S2
S3 S4
6
7
8
9
10
11
12
13
14
15
16
17
18 19
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
0
1
0
0
0
0
1
0
0
0
1
0
0
0
0
0
0
1
0
0
0
0
1
0
0
1
0
0
0
0
0
0
0
1
0
0
0
0
1
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
1
0
1
0
0
0
1
0
0
0
0
0
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
0
1
0
0
0
1
0
0
0
0
0
1
0
0
0
0
0
1
0
0
1
0
0
0
0
0
0
1
0
0
0
0
0
1
0
1
0
0
0
0
0
0
0
1
1
0
0
0
0
0
0
1
0
0
1
0
0
0
0
0
0
1
0
0
0
0
1
0
0
0
1
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
1
0
0
0
0
0
0
1
0
0
1
0
0
0
0
0
1
0
1
0
0
0
0
0
0
1
0
0
0
0
0
0
1
0
1
0
0
0
0
0
0
1
0
1
0
0
0
0
0
0
0
1
0
0
0
0
1
0
0
1
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
1
0
0
1
0
0
0
0
0
0
0
1
0
0
0
0
1
0
0
1
0
0
0
0
0
0
1
0
0
0
0
0
1
0
0
1
0
0
0
0
0
0
1
1
0
0
0
0
0
0
0
0
1
0
0
0
0
1
0
1
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
1
0
0
0
1
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
1
0
0
0
0
0
0
1
0
0
0
0
1
0
0
0
1
0
Источники информации:
1. Патент РБ 10834, МПК G 06 F 7/38, 2008.
2. Заявка на патент РБ a20090059, МПК G 06 F 7/00, 7/38, 2009 (прототип).
Национальный центр интеллектуальной собственности.
220034, г. Минск, ул. Козлова, 20.
5
Документ
Категория
Без категории
Просмотров
0
Размер файла
125 Кб
Теги
by15494, патент
1/--страниц
Пожаловаться на содержимое документа