close

Вход

Забыли?

вход по аккаунту

?

Патент BY15891

код для вставкиСкачать
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К ПАТЕНТУ
РЕСПУБЛИКА БЕЛАРУСЬ
(46) 2012.06.30
(12)
(51) МПК
НАЦИОНАЛЬНЫЙ ЦЕНТР
ИНТЕЛЛЕКТУАЛЬНОЙ
СОБСТВЕННОСТИ
(54)
G 06F 7/49
(2006.01)
СУММАТОР УНИТАРНЫХ КОДОВ ПО МОДУЛЮ ТРИ
(21) Номер заявки: a 20100705
(22) 2010.05.11
(43) 2010.10.30
(71) Заявитель: Белорусский государственный университет (BY)
(72) Авторы: Супрун Валерий Павлович;
Городецкий Данила Андреевич
(BY)
BY 15891 C1 2012.06.30
BY (11) 15891
(13) C1
(19)
(73) Патентообладатель: Белорусский государственный университет (BY)
(56) BY 6479 C1, 2004.
BY 3705 C1, 2000.
BY a 20090938, 2009.
SU 1827671 A1, 1993.
(57)
Сумматор унитарных кодов по модулю три, содержащий пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, выход i-го, где i = 1, 2, 3, из которых соединен с выходом
сумматора "равно i–1" результата сложения, первый вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен с первым и вторым входами второго элемента
ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, с первым инверсным входом третьего элемента
ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с выходом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, j-й, где j = 1, 2, вход которого соединен со входом сумматора
"равно нулю" j-го операнда и с j-м инверсным входом пятого элемента ИСКЛЮЧАЮЩЕЕ
ИЛИ с порогом два, выход которого соединен с первым прямым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, со вторым и третьим входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с третьим входом второго элемента
ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, четвертый вход которого соединен со входом
сумматора "равно двум" третьего операнда, со вторым прямым входом третьего элемента
ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с четвертым и пятым входами первого элемента
ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, шестой вход которого соединен с пятым и шестым
входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, со вторым инверсным
входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и со входом сумматора
"равно нулю" третьего операнда, вход сумматора "равно двум" первого операнда соединен
с третьим и четвертым входами четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом
BY 15891 C1 2012.06.30
два и с первым прямым входом пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два,
второй прямой вход которого соединен с пятым и шестым входами четвертого элемента
ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и со входом сумматора "равно двум" второго операнда.
Изобретение относится к области вычислительной техники, автоматики и микроэлектроники и может быть использовано для построения систем передачи и переработки дискретной информации, построения систем аппаратного контроля, а также для построения
вычислительных устройств, реализующих алгоритмы модулярной арифметики.
Известен сумматор унитарных кодов по модулю три, содержащий три элемента ИЛИНЕ, три элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, шесть элементов И, элемент СЛОЖЕНИЕ ПО
МОДУЛЮ ДВА, два элемента ИЛИ, девять входов и три выхода [1].
Сумматор предназначен для реализации арифметической операции A + B + C = S (mod 3).
Недостатком известного сумматора является высокая конструктивная сложность (по числу входов логических элементов), равная 39.
Наиболее близким по функциональным возможностям техническим решением к предлагаемому сумматору является сумматор унитарных кодов по модулю три, который содержит три элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, четыре элемента ИЛИ-НЕ, три элемента И,
элемент СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, элемент ИЛИ, девять входов и три выхода [2].
Сумматор предназначен для реализации в унитарных кодах операции сложения
A + B + C = S (mod 3).
Конструктивная сложность сумматора-прототипа равна 34, а его быстродействие, определяемое глубиной схемы, составляет 3τ, где τ - задержка на логический элемент. Число
внешних выводов равно 12.
К недостаткам сумматора-прототипа необходимо отнести следующее: высокая конструктивная сложность, низкое быстродействие и большое число внешних выводов.
Изобретение направлено на решение следующих технических задач: понижение конструктивной сложности сумматора унитарных кодов по модулю три, повышение его быстродействия и уменьшение числа внешних выводов.
Сумматор унитарных кодов по модулю три содержит пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, выход i-го, где i = 1, 2, 3, из которых соединен с выходом сумматора "равно i–1" результата сложения.
Первый вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен с
первым и вторым входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, с
первым инверсным входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с
выходом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, j-й, где j = 1, 2,
вход которого соединен с входом сумматора "равно нулю" j-го операнда и с j-м инверсным входом пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два.
Выход пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен с первым
прямым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, со вторым и
третьим входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с третьим
входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два.
Четвертый вход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен со
входом сумматора "равно двум" третьего операнда, со вторым прямым входом третьего
элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с четвертым и пятым входами первого
элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два.
Шестой вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен с пятым и шестым входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, со вторым инверсным входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и со
входом сумматора "равно нулю" третьего операнда.
2
BY 15891 C1 2012.06.30
Вход сумматора "равно двум" первого операнда соединен с третьим и четвертым входами четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с первым прямым
входом пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два.
Второй прямой вход пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен с пятым и шестым входами четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом
два и со входом сумматора "равно двум" второго операнда.
Основными техническими результатами изобретения являются: понижение конструктивной сложности; повышение быстродействия; уменьшение числа внешних выводов
сумматора унитарных кодов по модулю три. Названные технические эффекты достигаются путем использования при синтезе логической схемы сумматора новых логических элементов (элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два).
На фигуре представлена схема заявляемого сумматора унитарных кодов по модулю
три.
Сумматор унитарных кодов по модулю три содержит пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два 1…5, шесть входов 6...11 и три выхода 12, 13 и 14.
Входные операнды A, B, С задаются унитарными двоичными кодами A = (a0,a1,a2),
B = (b0, b1, b2), C = (c0, c1, c2), где a0, a1, a2, b0, b1, b2, c0, c1, c2 ∈ {0, 1}. При этом ak = 1,
bk = 1 и ck = 1 тогда и только тогда, когда A = k (mod 3), B = k (mod 3) и C = k (mod 3), где
k = 0, 1, 2.
Выходной операнд S задается посредством унитарного двоичного кода S = (s0,s1,s2),
где s0, s1, s2 ∈ {0, 1}. Здесь sk = 1 тогда и только тогда, когда A + B + C = k (mod 3), где
k = 0, 1, 2.
Сумматор унитарных кодов по модулю три предназначен для выполнения операции
A + B + C = S (mod 3) и работает следующим образом.
На входы сумматора 6 и 9 поступают значения "равно нулю" и "равно двум" унитарного двоичного кода первого операнда A = (a0, a1, a2), на входы 7 и 10 - значения "равно
нулю" и "равно двум" унитарного двоичного кода второго операнда B = (b0, b1, b2), на входы 8 и 11 - значения "равно нулю" и "равно двум" унитарного двоичного кода третьего
операнда C = (c0, c1, c2).
На выходах сумматора 12, 13 и 14 реализуются значения "равно нулю", "равно единице" и "равно двум" унитарного двоичного кода S = (s0, s1, s2) результата выполнения арифметической операции сложения A + B + C = S (mod 3).
Логические функции S0, S1, S2, реализуемые на выходах заявляемого сумматора, представлены таблицей истинности (таблица).
Логическая схема сумматора унитарных кодов по модулю три синтезирована на основе использования следующих аналитических представлений логических функций
S0, S1, S2, зависящих от шести переменных а0, а2, b0, b2, с0, с2:
1, если 2f 0 + f 2 + 2c 0 + c 2 = 2;
1, если f 0 + 2f 2 + c0 + 2c 2 = 2;
S1 = 
S0 = 
0 − в противном случае,
0 − в противном случае,
 1, если f 0 + f 2 + c0 + c 2 = 2;
S2 = 
0 − в противном случае,
где
 1, если a 0 + a 2 + b 0 + b 2 = 2;
 1, если a 0 + 2a 2 + b 0 + 2b 2 = 2;
f0 = 
f2 = 
 0 − в противном случае,
0 − в противном случае.
Основными достоинствами сумматора унитарных кодов по модулю три являются низкая конструктивная сложность (по числу входов логических элементов), равная 26, высокое быстродействие, равное 2τ, и небольшое число внешних выводов, которое равно 9
(6 входов и 3 выхода).
3
BY 15891 C1 2012.06.30
Входы
Выходы
Унитарный двоичУнитарный двоич- Унитарный двоичный Унитарный двоичный
ный код первого опе- ный код второго опе- код третьего операнда код результата слоранда A = (a0, a1, a2) ранда B = (b0, b1, b2)
C = (c0, c1, c2)
жения S = (s0, s1, s2)
a0
a1
a2
b0
b1
b2
c0
c1
c2
S0
S1
S2
6
9
7
10
8
11
12
13
14
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
0
1
0
0
1
0
1
0
0
1
0
0
0
0
1
0
0
1
1
0
0
0
1
0
1
0
0
0
1
0
1
0
0
0
1
0
0
1
0
0
0
1
1
0
0
0
1
0
0
0
1
1
0
0
1
0
0
0
0
1
1
0
0
0
0
1
1
0
0
0
0
1
0
1
0
1
0
0
1
0
0
0
0
1
0
0
1
0
1
0
0
1
0
1
0
0
1
0
0
0
1
0
0
1
0
1
0
0
0
1
0
0
0
1
0
1
0
1
0
0
0
0
1
1
0
0
0
1
0
0
1
0
1
0
0
0
0
1
0
1
0
0
1
0
0
1
0
1
0
0
0
1
0
0
1
0
0
0
1
0
1
0
0
1
0
0
0
1
1
0
0
1
0
0
0
1
0
0
0
1
0
1
0
0
1
0
0
1
0
0
0
1
0
0
1
0
0
1
0
0
1
1
0
0
1
0
0
0
0
1
0
0
1
1
0
0
0
1
0
1
0
0
0
0
1
1
0
0
0
0
1
0
1
0
0
0
1
0
1
0
1
0
0
1
0
0
0
0
1
0
1
0
0
1
0
0
1
0
0
0
1
0
1
0
0
0
1
0
0
1
0
0
1
0
0
1
1
0
0
0
1
0
0
0
1
0
0
1
0
1
0
0
0
1
0
0
1
0
0
1
0
0
1
1
0
0
Источники информации:
1. Патент РБ 3674, МПК G 06F 7/49, 2000.
2. Патент РБ 6479, МПК G 06F 7/49, 2004 (прототип).
Национальный центр интеллектуальной собственности.
220034, г. Минск, ул. Козлова, 20.
4
Документ
Категория
Без категории
Просмотров
0
Размер файла
103 Кб
Теги
by15891, патент
1/--страниц
Пожаловаться на содержимое документа