close

Вход

Забыли?

вход по аккаунту

?

Патент BY15902

код для вставкиСкачать
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К ПАТЕНТУ
РЕСПУБЛИКА БЕЛАРУСЬ
(46) 2012.06.30
(12)
(51) МПК
НАЦИОНАЛЬНЫЙ ЦЕНТР
ИНТЕЛЛЕКТУАЛЬНОЙ
СОБСТВЕННОСТИ
(54)
G 06F 7/38
(2006.01)
ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО УНИТАРНЫХ КОДОВ ПО
МОДУЛЮ ТРИ
(21) Номер заявки: a 20100731
(22) 2010.05.13
(43) 2010.12.30
(71) Заявитель: Белорусский государственный университет (BY)
(72) Автор: Супрун Валерий Павлович
(BY)
BY 15902 C1 2012.06.30
BY (11) 15902
(13) C1
(19)
(73) Патентообладатель: Белорусский государственный университет (BY)
(56) BY a20090796, 2009.
BY а20090769, 2010.
BY a20090649, 2009.
BY a20090648, 2009.
SU 1800453 A1, 1993.
(57)
Вычислительное устройство унитарных кодов по модулю три, содержащее первый и
второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и первый, второй и третий элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, выход i-го из которых, где i = 1, 2, 3, соединен с выходом устройства "равно i-1", а первый и второй входы первого элемента
ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединены с первым входом второго элемента
ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с выходом первого элемента ИСКЛЮЧАЮЩЕЕ
ИЛИ с порогом три, j-й вход которого, где j = 1, 2, соединен со входом устройства "равно
двум" j-го операнда; вход устройства "равно двум" (j + 2)-го операнда соединен с j-м входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, выход которого соединен с
третьим входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, со вторым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с первым входом третьего
элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два; первый и второй элементы ИЛИ, j-й
вход первого из которых соединен с j-м инверсным входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и со входом устройства "равно нулю" j-го операнда; вход
устройства "равно нулю" (j + 2)-го операнда соединен с j-м инверсным входом второго
элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и с j-м входом второго элемента ИЛИ,
выход которого соединен с третьим и четвертым входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, с четвертым входом первого элемента ИСКЛЮЧАЮЩЕЕ
ИЛИ с порогом два и с первым инверсным входом третьего элемента ИСКЛЮЧАЮЩЕЕ
BY 15902 C1 2012.06.30
ИЛИ с порогом два, второй вход которого соединен с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, а второй инверсный вход соединен с выходом первого элемента ИЛИ, с пятым и шестым входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ
с порогом два и с пятым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два,
шестой вход которого соединен с выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с
порогом три.
Изобретение относится к области вычислительной техники, автоматики и микроэлектроники и может быть использовано для построения систем передачи и переработки дискретной информации, построения систем аппаратного контроля, а также для построения
вычислительных устройств, реализующих алгоритмы модулярной арифметики.
Известно вычислительное устройство унитарных кодов по модулю три, выполняющее
операцию A⋅B + C⋅D = S(mod 3) [1]. Устройство содержит восемь элементов И, три элемента ИЛИ, три элемента РАВНОЗНАЧНОСТЬ, двенадцать входов и три выхода. Недостатками известного устройства являются низкое быстродействие, определяемое глубиной
схемы, и высокая конструктивная сложность (по числу входов логических элементов). Известное устройство, как и изобретение, содержит два элемента ИЛИ.
Наиболее близкими по функциональным возможностям и конструкции техническим
решением к заявляемому устройству является вычислительное устройство унитарных кодов по модулю три, предназначенное для реализации операции A⋅B + C⋅D = S(mod 3) [2].
Устройство-прототип содержит пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом
два, три элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, восемь входов и три выхода.
Недостатком известного устройства является высокая конструктивная сложность (по числу входов логических элементов), равная 44.
Заявляемое вычислительное устройство, как и устройство-прототип, содержит два
элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и три элемента ИСКЛЮЧАЮЩЕЕ ИЛИ
с порогом два, выход i-го из которых, где i = 1, 2, 3, соединен с выходом устройства "равно i-1" результата выполнения операции A⋅B + C⋅D = S(mod 3).
Изобретение направлено на решение следующей технической задачи: понижение конструктивной сложности вычислительного устройства унитарных кодов по модулю три,
предназначенного для вычисления операции A⋅B + C⋅D = S(mod 3).
Вычислительное устройство унитарных кодов по модулю три содержит первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и первый, второй и третий элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, выход i-го из которых, где i = 1, 2, 3, соединен
с выходом устройства "равно i-1".
Первый и второй входы первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединены с первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с
выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, j-й вход которого, где
j = 1, 2, соединен со входом устройства "равно двум" j-го операнда.
Вход устройства "равно двум" (j + 2)-го операнда соединен с j-м входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, выход которого соединен с третьим входом
первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, со вторым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с первым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два.
При этом устройство содержит первый и второй элементы ИЛИ, j-й вход первого из
которых соединен с j-м инверсным входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с
порогом три и со входом устройства "равно нулю" j-го операнда.
Вход устройства "равно нулю" (j + 2)-го операнда соединен с j-м инверсным входом
второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и с j-м входом второго элемента
ИЛИ, выход которого соединен с третьим и четвертым входами второго элемента ИС2
BY 15902 C1 2012.06.30
КЛЮЧАЮЩЕЕ ИЛИ с порогом два, с четвертым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с первым инверсным входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два.
Второй вход третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен с
выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, а второй инверсный
вход соединен с выходом первого элемента ИЛИ, с пятым и шестым входами второго
элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с пятым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, шестой вход которого соединен с выходом второго
элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три.
Названный технический результат достигается путем использования новых логических элементов (элементов ИЛИ) с последующим изменением соединений между элементами логической схемы устройства.
На чертеже (фигура) представлена логическая схема вычислительного устройства унитарных кодов по модулю три.
Вычислительное устройство унитарных кодов по модулю три содержит два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три 1 и 2, два элемента ИЛИ 3 и 4, три элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два 5, 6 и 7, восемь входов 8, 9,…, 15 и три выхода 16, 17 и 18.
Устройство, предназначенное для выполнения в унитарных кодах операции
A⋅B + C⋅D = S(mod 3), работает следующим образом.
На входы устройства 8 и 12 поступают разряды "равно нулю" и "равно двум" унитарного двоичного кода первого операнда A = (a0, a1, a2), на входы 9 и 13 - разряды "равно
нулю" и "равно двум" унитарного двоичного кода второго операнда B = (b0, b1, b2), на входы 10 и 14 - разряды "равно нулю" и "равно двум" унитарного двоичного кода третьего
операнда C = (c0, c1, c2), на входы 11 и 15 - разряды "равно нулю" и "равно двум" унитарного двоичного кода четвертого операнда D = (d0, d1, d2), где a0, a1, a2, b0, b1, b2, c0, c1, c2, d0,
d1, d2 ∈ {0, 1}. При этом ak = 1, bk = 1, ck = 1 и dk = 1 тогда и только тогда, когда A = k(mod
3), B = k(mod 3), C = k(mod 3) и D = k(mod 3), где k = 0, 1, 2.
На выходах устройства 16, 17 и 18 формируется унитарный двоичный код результата
выполнения операции A⋅B + C⋅D = S(mod3), где S = (s0,s1,s2) и s0,s1,s2 ∈ {0, 1}. Здесь sk = 1
тогда и только тогда, когда A⋅B + C⋅D = S(mod3) и k = 0, 1, 2.
Логические функции S0, S1, S2, реализуемые на выходах вычислительного устройства
унитарных кодов по модулю три, представлены посредством таблицы истинности (таблица).
Логическая схема (фигура) устройства для вычисления в унитарных кодах операции
A⋅B + C⋅D = S(mod 3) синтезирована на основе использования следующих аналитических
представлений логических функций S0, S1, S2, зависящих от переменных a0, a2, b0, b2, c0, c2, d0, d2:
1, если 2f 0 + 2g 0 + f 2 + g 2 = 2;
1, если f 0 + g 0 + 2f 2 + 2g 2 = 2;
S1 = 
S0 = 
0 − в противном случае,
0 − в противном случае,
1, если f 0 + g 0 + f 2 + g 2 = 2;
S0 = 
0 − в противном случае,
где f0 = a0∨b0, g0 = c0∨d0,
1, если a 0 + b 0 + a 2 + b 2 = 3;
1, если c 0 + d 0 + c 2 + d 2 = 3;
f2 = 
g2 = 
0 − в противном случае,
0 − в противном случае.
Основным достоинством вычислительного устройства унитарных кодов по модулю
три является низкая конструктивная сложность, равная 28 (сложность устройствапрототипа равна 44).
Быстродействие заявляемого устройства совпадает с быстродействием устройствапрототипа и составляет 2τ, где τ - задержка на логический элемент. Кроме этого, оба устройства имеют по 11 внешних выводов (восемь входов и три выхода).
3
BY 15902 C1 2012.06.30
Вычислительное устройство унитарных кодов по модулю три
Входы
Выходы
Унитарный двоУнитарный дво- Унитарный двоичный код S реУнитарный дво- Унитарный двоичный код
ичный код четзультата
ичный код пер- ичный код втотретьего операнвертого
выполнения опевого операнда A рого операнда B
да C
операнда D
рации A⋅B + C⋅D
a0
a1
a2
b0
b1
b2
c1
c2
c3
d0
d1
d2
S0
S1
S2
8
12
9
13 10
14
11
15
16
17
18
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
0
1
0
1
0
0
1
0
0
1
0
0
1
0
0
0
0
1
1
0
0
1
0
0
1
0
0
0
1
0
1
0
0
1
0
0
1
0
0
1
0
0
0
1
0
0
1
0
0
1
0
1
0
0
1
0
0
0
1
0
0
0
1
0
0
1
1
0
0
1
0
0
0
0
1
1
0
0
1
0
0
1
0
0
1
0
0
0
0
1
0
1
0
0
0
1
1
0
0
1
0
0
0
0
1
0
0
1
0
1
0
1
0
0
0
1
0
1
0
0
1
0
0
1
0
0
1
0
0
0
1
0
1
0
0
0
1
0
1
0
0
1
0
0
0
1
0
1
0
0
0
0
1
1
0
0
1
0
0
0
1
0
0
1
0
1
0
0
1
0
0
1
0
0
0
1
0
0
1
0
0
1
0
0
1
0
1
0
0
0
1
0
0
1
0
0
0
1
0
0
1
1
0
0
0
1
0
0
0
1
1
0
0
1
0
0
1
0
0
0
1
0
0
0
1
0
1
0
0
0
1
1
0
0
0
1
0
0
0
1
0
0
1
0
1
0
1
0
0
0
0
1
1
0
0
1
0
0
1
0
0
1
0
0
0
0
1
1
0
0
0
1
0
1
0
0
1
0
0
0
0
1
1
0
0
0
0
1
1
0
0
1
0
0
0
0
1
0
1
0
1
0
0
1
0
0
1
0
0
0
0
1
0
1
0
0
1
0
0
1
0
1
0
0
0
0
1
0
1
0
0
0
1
0
0
1
1
0
0
0
0
1
0
0
1
1
0
0
1
0
0
1
0
0
0
0
1
0
0
1
0
1
0
0
0
1
1
0
0
0
0
1
0
0
1
0
0
1
0
1
0
0
1
0
1
0
0
1
0
0
1
0
0
1
0
0
0
1
0
1
0
0
1
0
0
0
1
0
1
0
0
0
1
0
1
0
0
1
0
0
0
0
1
1
0
0
0
1
0
1
0
0
0
1
0
1
0
0
1
0
0
0
1
0
1
0
0
0
1
0
0
1
0
0
1
0
0
1
0
1
0
0
0
1
0
0
0
1
0
0
1
0
1
0
1
0
0
0
0
1
1
0
0
1
0
0
0
1
0
1
0
0
0
0
1
0
1
0
0
0
1
0
1
0
1
0
0
0
0
1
0
0
1
0
1
0
0
1
0
0
1
0
1
0
0
1
0
0
0
1
0
0
1
0
0
1
0
1
0
0
0
1
0
0
1
0
0
1
0
0
1
0
1
0
0
0
0
1
0
1
0
0
1
0
0
1
0
0
1
0
1
0
0
0
1
0
4
BY 15902 C1 2012.06.30
Входы
Унитарный дво- Унитарный двоУнитарный дво- Унитарный двоичный код
ичный код четичный код пер- ичный код втотретьего операнвертого
вого операнда A рого операнда B
да C
операнда D
a0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
a1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
a2
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
b0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
b1
1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
0
b2
0
0
0
0
0
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
c1
0
0
0
0
0
1
1
1
0
0
0
0
0
0
1
1
1
0
0
0
0
0
0
1
1
1
0
0
0
0
0
0
1
1
1
0
0
0
0
0
0
c2
1
1
0
0
0
0
0
0
1
1
1
0
0
0
0
0
0
1
1
1
0
0
0
0
0
0
1
1
1
0
0
0
0
0
0
1
1
1
0
0
0
5
c3
0
0
1
1
1
0
0
0
0
0
0
1
1
1
0
0
0
0
0
0
1
1
1
0
0
0
0
0
0
1
1
1
0
0
0
0
0
0
1
1
1
d0
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
d1
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
d2
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
Выходы
Унитарный двоичный код S результата выполнения операции
A⋅B + C⋅D
S0
S1
S2
0
0
1
1
0
0
0
1
0
1
0
0
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
1
0
0
0
1
0
0
0
1
0
1
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
0
1
0
0
0
1
1
0
0
0
0
1
0
1
0
0
0
1
0
0
1
0
0
1
0
0
1
1
0
0
0
1
0
0
0
1
0
1
0
1
0
0
0
1
0
0
1
0
0
1
0
0
1
0
0
0
1
1
0
0
0
1
0
1
0
0
0
0
1
BY 15902 C1 2012.06.30
Источники информации:
1. Патент РБ 9341, МПК G 06 F 7/38, 7/48, 2007.
2. Заявка на патент РБ а20090796, МПК G 06 F 7/38, 2009 (прототип).
Национальный центр интеллектуальной собственности.
220034, г. Минск, ул. Козлова, 20.
6
Документ
Категория
Без категории
Просмотров
0
Размер файла
150 Кб
Теги
патент, by15902
1/--страниц
Пожаловаться на содержимое документа