close

Вход

Забыли?

вход по аккаунту

?

Патент BY15908

код для вставкиСкачать
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К ПАТЕНТУ
РЕСПУБЛИКА БЕЛАРУСЬ
(46) 2012.06.30
(12)
(51) МПК
НАЦИОНАЛЬНЫЙ ЦЕНТР
ИНТЕЛЛЕКТУАЛЬНОЙ
СОБСТВЕННОСТИ
(54)
G 06F 7/38
(2006.01)
СУММАТОР УНИТАРНЫХ КОДОВ ПО МОДУЛЮ ТРИ
(21) Номер заявки: a 20100749
(22) 2010.05.15
(43) 2010.12.30
(71) Заявитель: Белорусский государственный университет (BY)
(72) Авторы: Супрун Валерий Павлович;
Городецкий Данила Андреевич
(BY)
BY 15908 C1 2012.06.30
BY (11) 15908
(13) C1
(19)
(73) Патентообладатель: Белорусский государственный университет (BY)
(56) BY a20090769, 2010.
BY a20081321, 2009.
BY 6479 C1, 2004.
BY 3674 C1, 2000.
RU 2018927 C1, 1994.
(57)
Сумматор унитарных кодов по модулю три, характеризующийся тем, что содержит
первый, второй, третий, четвертый, пятый, шестой и седьмой элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, выход i-го из которых, где i = 1, 2, 3, соединен с выходом сумматора "равно i–1", а выход четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два
соединен с первым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, с
первым и вторым входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с
первым инверсным входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два,
второй инверсный вход которого соединен с выходом пятого элемента ИСКЛЮЧАЮЩЕЕ
ИЛИ с порогом два, со вторым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с
порогом два, с третьим и четвертым входами второго элемента ИСКЛЮЧАЮЩЕЕ
ИЛИ с порогом два, пятый вход которого соединен с выходом шестого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, с третьим и четвертым входами первого элемента
ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с первым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, второй вход которого соединен с пятым и шестым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, с шестым входом второго
BY 15908 C1 2012.06.30
элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с выходом седьмого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, первый вход которого соединен со входом сумматора "равно двум" третьего операнда и с первым и вторым входами пятого элемента
ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, третий и четвертый входы которого соединены со
входом сумматора "равно двум" четвертого операнда и со вторым входом седьмого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, j-й инверсный вход которого, где j = 1, 2,
соединен с (j + 4)-м входом пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и со
входом сумматора "равно нулю" (j + 2)-го операнда; вход сумматора "равно нулю" j-го
операнда соединен с j-м входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом
два и с j-м инверсным входом шестого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два,
первый вход которого соединен со входом сумматора "равно двум" первого операнда и с
третьим и четвертым входами четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом
два, пятый и шестой входы которого соединены со входом сумматора "равно двум" второго операнда и со вторым входом шестого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом
два.
Изобретение относится к области вычислительной техники и микроэлектроники и
может быть использовано для построения средств аппаратурного контроля и цифровых
устройств, работающих в системе остаточных классов.
Известен сумматор унитарных кодов по модулю три, который содержит шесть элементов ИЛИ, шесть элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, три элемента ИЛИ-НЕ,
двенадцать входов и три выхода [1]. Сумматор реализует операцию A + B + C + D = S в
унитарных кодах по модулю три. Сложность сумматора (по числу входов логических элементов) равна 42, а быстродействие, определяемое глубиной схемы, составляет 3τ, где
τ - задержка на один логический элемент.
К основным недостаткам известного сумматора следует отнести высокую сложность и
низкое быстродействие.
Наиболее близким по функциональным возможностям и конструкции техническим
решением к предлагаемому сумматору является вычислительное устройство унитарных
кодов по модулю три, которое реализует операцию (A + B) ⋅ (C + D) = S (mod 3) [2].
Устройство-прототип содержит пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом
два, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, десять входов и три выхода.
Сложность устройств равна 40, число внешних выводов (входов и выходов схемы) - 13.
К недостаткам устройства-прототипа следует отнести ограниченные функциональные
возможности, так как устройство не позволяет вычислить операцию A + B + C + D = S (mod 3),
и высокую конструктивную сложность, равную 40.
Устройство-прототип, как и заявляемый сумматор, содержит пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, выход первого из которых соединен с выходом устройства "равно нулю" результата.
Изобретение направлено на решение следующих технических задач: расширение
функциональных возможностей вычислительного устройства унитарных кодов по модулю
три и понижение его конструктивной сложности при реализации операции
A + B + C + D = S (mod 3).
Сумматор унитарных кодов по модулю три характеризуется тем, что содержит первый, второй, третий, четвертый, пятый, шестой и седьмой элементы ИСКЛЮЧАЮЩЕЕ
ИЛИ с порогом два, выход i-го из которых, где i = 1, 2, 3, соединен с выходом сумматора
"равно i–1".
Выход четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен с первым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, с первым и вторым
2
BY 15908 C1 2012.06.30
входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с первым инверсным
входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два.
Второй инверсный вход третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен с выходом пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, со вторым
входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, с третьим и четвертым
входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два.
Пятый вход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен с выходом шестого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, с третьим и четвертым
входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с первым входом
третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два.
Второй вход третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен с пятым и шестым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, с шестым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с выходом
седьмого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два.
Первый вход седьмого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен с
входом сумматора "равно двум" третьего операнда и с первым и вторым входами пятого
элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, третий и четвертый входы которого соединены со входом сумматора "равно двум" четвертого операнда и со вторым входом
седьмого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два.
Причем j-й инверсный вход, где j = 1, 2, седьмого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с
порогом два соединен с (j + 4)-м входом пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и со входом сумматора "равно нулю" (j + 2)-го операнда.
Вход сумматора "равно нулю" j-го операнда соединен с j-м входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с j-м инверсным входом шестого элемента
ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два.
Первый вход шестого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен со
входом сумматора "равно двум" первого операнда и с третьим и четвертым входами четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два.
Пятый и шестой входы четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два
соединены со входом сумматора "равно двум" второго операнда и со вторым входом шестого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два.
Названный технический результат достигается путем использования в логической схеме сумматора только логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и изменением соединений между элементами логической схемы устройства-прототипа.
На чертеже (фигура) представлена схема сумматора унитарных кодов по модулю три.
Сумматор унитарных кодов по модулю три содержит семь элементов ИСКЛЮЧАЮЩЕЕ
ИЛИ с порогом два 1…7, восемь входов 8…15 и три выхода 16, 17 и 18.
Сумматор унитарных кодов по модулю три работает следующим образом. На входы 8
и 12 поступают разряды "равно нулю" и "равно двум" унитарного двоичного кода первого
операнда A = (a0, a1, a2); на входы 9 и 13 - разряды "равно нулю" и "равно двум" унитарного двоичного кода второго операнда B = (b0, b1, b2); на входы 10 и 14 - разряды "равно нулю" и "равно двум" унитарного двоичного кода третьего операнда C = (c0, c1, c2); на входы
11 и 15 - разряды "равно нулю" и "равно двум" унитарного двоичного кода четвертого
операнда D = (d0, d1, d2), где a0, b0, c0, d0, a1, b1, c1, d1, a2, b2, c2, d2 ∈ {0, l}. При этом ak = 1,
bk = 1, ck = 1, dk = 1 тогда и только тогда, когда A = k (mod 3), B = k (mod 3), C = k (mod 3)
и D = k (mod 3) соответственно, где k = 0, 1, 2.
На выходах сумматора 16, 17 и 18 формируется унитарный двоичный код результата
выполнения операции A + B + C + D = S (mod 3), где S = (s0, s1, s2) и s0, s1, s2 ∈ {0, 1}. Причем sk = 1 тогда и только тогда, когда A + B + C + D = k (mod 3) и k = 0, 1, 2.
Логические функции S0, S1, S2, реализуемые на выходах заявляемого сумматора, представлены посредством таблицы истинности (таблица).
3
BY 15908 C1 2012.06.30
Логическая схема сумматора для выполнения в унитарных кодах операции
A + B + C + D = S (mod 3) синтезирована на основе использования следующих аналитических представлений логических функций S0, S1, S2, зависящих от переменных a0, a2, b0, b2,
c0, c2, d0, d2:
1, если 2f 0 + f 2 + 2g 0 + g 2 = 2;
1, если f 0 + 2f 2 + g 0 + 2g 2 = 2;
S1 = 
S0 = 
0 − в противном случае,
0 − в противном случае,
1, если f 0 + f 2 + g 0 + g 2 = 2;
S2 = 
0 − в противном случае,
где
1, если c0 + 2c 2 + d 0 + 2d 2 = 2;
1, если a 0 + 2a 2 + b 0 + 2b 2 = 2;
g0 = 
f0 = 
0 − в противном случае,
0 − в противном случае,
1, если c 0 + c 2 + d 0 + d 2 = 2;
1, если a 0 + a 2 + b0 + b 2 = 2;
g2 = 
f2 = 
и
0 − в противном случае.
0 − в противном случае,
Основным достоинством сумматора унитарных кодов по модулю три являются широкие функциональные возможности, поскольку сумматор позволяет реализовать операцию
A + B + C + D = S (mod 3). Кроме того, сложность заявляемого сумматора равна 36, а
сложность устройства-прототипа составляет 40.
При этом сумматор и устройство-прототип имеют одинаковое быстродействие, определяемое глубиной соответствующих логических схем.
ВХОДЫ
ВЫХОДЫ
Унитарный двоУнитарный дво- Унитарный дво- ичный код S реУнитарный дво- Унитарный двоичный код
ичный код четзультата
ичный код пер- ичный код второтретьего операнвертого
выполнения опевого операнда A го операнда B
да C
операнда D
рации
A+B+C+D
a0
a1
a2
b0
b1
b2
c0
c1
c2
d0
d1
d2
S0
S1
S2
8
12
9
13 10
14
11
15 16
17
18
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
0
1
0
0
1
0
1
0
0
1
0
0
1
0
0
0
0
1
0
0
1
1
0
0
1
0
0
0
1
0
1
0
0
0
1
0
1
0
0
1
0
0
0
1
0
0
1
0
0
0
1
1
0
0
1
0
0
0
1
0
0
0
1
1
0
0
1
0
0
1
0
0
0
0
1
1
0
0
0
0
1
1
0
0
1
0
0
0
0
1
0
1
0
1
0
0
1
0
0
1
0
0
0
0
1
0
0
1
0
1
0
1
0
0
0
1
0
1
0
0
1
0
0
0
1
0
1
0
0
0
1
0
1
0
0
0
1
0
0
0
1
1
0
0
0
1
0
1
0
0
0
0
1
1
0
0
1
0
0
0
1
0
0
1
0
1
0
0
0
0
1
1
0
0
0
1
0
0
1
0
0
1
0
1
0
0
1
0
0
0
1
0
0
1
0
0
0
1
0
1
0
1
0
0
0
1
0
0
0
1
1
0
0
1
0
0
4
BY 15908 C1 2012.06.30
Унитарный двоичный код первого операнда A
a0
8
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
a1
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
a2
12
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
Продолжение таблицы
ВХОДЫ
ВЫХОДЫ
Унитарный двоУнитарный дво- Унитарный дво- ичный код S реУнитарный двоичный код
ичный код четзультата
ичный код втотретьего операнвертого
выполнения оперого операнда B
да C
операнда D
рации
A+B+C+D
b0
b1 b2 c0
c1
c2
d0
d1
d2
S0
S1
S2
9
13 10
14
11
15
16
17
18
0
1
0
0
0
1
0
1
0
0
1
0
0
1
0
0
0
1
0
0
1
0
0
1
0
0
1
1
0
0
1
0
0
0
0
1
0
0
1
1
0
0
0
1
0
1
0
0
0
0
1
1
0
0
0
0
1
0
1
0
0
0
1
0
1
0
1
0
0
1
0
0
0
0
1
0
1
0
0
1
0
0
1
0
0
0
1
0
1
0
0
0
1
0
0
1
0
0
1
0
0
1
1
0
0
0
1
0
0
0
1
0
0
1
0
1
0
0
0
1
0
0
1
0
0
1
0
0
1
1
0
0
1
0
0
1
0
0
1
0
0
0
1
0
1
0
0
1
0
0
0
1
0
0
0
1
1
0
0
1
0
0
0
0
1
1
0
0
1
0
0
0
1
0
1
0
0
0
0
1
1
0
0
0
1
0
0
1
0
1
0
0
1
0
0
0
1
0
0
0
1
0
1
0
1
0
0
0
0
1
1
0
0
1
0
0
1
0
0
0
0
1
0
1
0
0
1
0
1
0
0
0
0
1
0
0
1
0
0
1
0
1
0
1
0
0
1
0
0
0
0
1
0
1
0
1
0
0
0
1
0
1
0
0
0
1
0
1
0
0
0
0
1
0
1
0
0
1
0
0
1
0
1
0
0
1
0
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
0
1
0
0
1
0
1
0
0
0
1
1
0
0
0
1
0
0
1
0
0
0
1
0
1
0
0
0
1
0
1
0
0
0
1
0
0
1
1
0
0
0
0
1
1
0
0
1
0
0
1
0
0
0
0
1
1
0
0
0
1
0
0
1
0
0
0
1
1
0
0
0
0
1
0
0
1
0
0
1
0
1
0
1
0
0
0
1
0
0
0
1
0
1
0
0
1
0
0
0
1
0
0
1
0
1
0
0
0
1
1
0
0
0
0
1
0
0
1
1
0
0
0
0
1
0
0
1
0
0
1
0
1
0
1
0
0
0
0
1
0
0
1
0
0
1
0
1
0
1
0
0
1
0
0
1
0
0
0
0
1
5
BY 15908 C1 2012.06.30
Унитарный двоичный код первого операнда A
a0
8
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
a1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
a2
12
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
Продолжение таблицы
ВХОДЫ
ВЫХОДЫ
Унитарный двоУнитарный дво- Унитарный дво- ичный код S реУнитарный двоичный код
ичный код четзультата
ичный код втотретьего операнвертого
выполнения оперого операнда B
да C
операнда D
рации
A+B+C+D
b0
b1 b2 c0
c1
c2
d0
d1
d2
S0
S1
S2
9
13 10
14
11
15
16
17
18
1
0
0
1
0
0
0
1
0
1
0
0
1
0
0
1
0
0
0
0
1
0
1
0
1
0
0
0
1
0
1
0
0
1
0
0
1
0
0
0
1
0
0
1
0
0
1
0
1
0
0
0
1
0
0
0
1
0
0
1
1
0
0
0
0
1
1
0
0
0
1
0
1
0
0
0
0
1
0
1
0
0
0
1
1
0
0
0
0
1
0
0
1
1
0
0
0
1
0
1
0
0
1
0
0
1
0
0
0
1
0
1
0
0
0
1
0
0
1
0
0
1
0
1
0
0
0
0
1
0
0
1
0
1
0
0
1
0
1
0
0
0
1
0
0
1
0
0
1
0
0
1
0
0
0
1
0
1
0
0
1
0
0
0
1
1
0
0
0
1
0
0
0
1
1
0
0
0
0
1
0
1
0
0
0
1
0
1
0
1
0
0
0
1
0
0
0
1
0
0
1
0
1
0
0
0
1
1
0
0
1
0
0
0
1
0
0
0
1
1
0
0
0
1
0
0
0
1
0
0
1
1
0
0
0
0
1
1
0
0
0
0
1
0
1
0
1
0
0
0
0
1
0
0
1
0
1
0
0
1
0
1
0
0
0
0
1
0
1
0
0
0
1
0
1
0
0
0
1
0
0
1
1
0
0
1
0
0
0
0
1
0
0
1
0
1
0
0
1
0
0
0
1
0
0
1
0
0
1
0
0
1
Источники информации:
1. Патент РБ 9600, МПК G 06F 7/38, 7/48, 2007.
2. Заявка на патент РБ a 20090769, МПК G 06F 7/38, 2010 (прототип).
Национальный центр интеллектуальной собственности.
220034, г. Минск, ул. Козлова, 20.
6
Документ
Категория
Без категории
Просмотров
0
Размер файла
151 Кб
Теги
by15908, патент
1/--страниц
Пожаловаться на содержимое документа