close

Вход

Забыли?

вход по аккаунту

?

Патент BY16189

код для вставкиСкачать
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К ПАТЕНТУ
РЕСПУБЛИКА БЕЛАРУСЬ
(46) 2012.08.30
(12)
(51) МПК
НАЦИОНАЛЬНЫЙ ЦЕНТР
ИНТЕЛЛЕКТУАЛЬНОЙ
СОБСТВЕННОСТИ
(54)
BY (11) 16189
(13) C1
(19)
G 06F 7/38
(2006.01)
СУММАТОР УНИТАРНЫХ КОДОВ ПО МОДУЛЮ ПЯТЬ
(21) Номер заявки: a 20101425
(22) 2010.10.01
(43) 2011.02.28
(71) Заявитель: Белорусский государственный университет (BY)
(72) Авторы: Супрун Валерий Павлович;
Городецкий Данила Андреевич (BY)
(73) Патентообладатель: Белорусский государственный университет (BY)
(56) BY a 20090059, 2009.
BY 7008 C1, 2005.
BY a 20100357, 2010.
RU 2018935 C1, 1994.
SU 1803911 A1, 1993.
BY 16189 C1 2012.08.30
(57)
Сумматор унитарных кодов по модулю пять, характеризующийся тем, что содержит
пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть, выход i-го, где i = 1, 2, …, 5, из
которых соединен с выходом сумматора "равно i - 1" результата сложения, вход сумматора "равно нулю" первого операнда соединен с первым и вторым инверсными входами i-го
элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть, третий инверсный вход которого соединен со входом сумматора "равно единице" первого операнда, вход сумматора "равно
трем" первого операнда соединен с первым входом i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ
BY 16189 C1 2012.08.30
с порогом шесть, второй и третий входы которого соединены со входом сумматора "равно
четырем" первого операнда, вход сумматора "равно нулю" второго операнда соединен с
четвертым и пятым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть,
с четвертым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть, с четвертым инверсным входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть
и с четвертым и пятым инверсными входами пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с
порогом шесть, вход сумматора "равно единице" второго операнда соединен с четвертым
и пятым инверсными входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом
шесть, с пятым и шестым входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом
шесть, с четвертым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть и
с шестым инверсным входом пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть,
вход сумматора "равно двум" второго операнда соединен с шестым инверсным входом
первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть, с четвертым и пятым инверсными входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть, с пятым и
шестым входами третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть и с четвертым входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть, вход сумматора "равно трем" второго операнда соединен с шестым инверсным входом второго
элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть, с четвертым и пятым инверсными
входами третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть, с пятым и шестым
входами четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть и с четвертым
входом пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть, вход сумматора "равно четырем" второго операнда соединен с шестым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть, с шестым инверсным входом третьего элемента
ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть, с пятым и шестым инверсными входами четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть и с пятым и шестым входами
пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть.
Изобретение относится к области вычислительной техники и микроэлектроники и
может быть использовано для построения средств аппаратурного контроля и цифровых
устройств, работающих в системе остаточных классов.
Известен сумматор унитарных кодов по модулю пять, который содержит пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом четыре, девять входов и пять выходов [1].
Известный сумматор, как и заявляемый сумматор, содержит пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с тем лишь отличием, что в предлагаемом сумматоре элементы ИСКЛЮЧАЮЩЕЕ ИЛИ выполнены с порогом шесть. Причем в каждом из сумматоров
выход i-го, где i = 1, 2, 3, 4, 5, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с выходом
сумматора "равно i - 1" результата выполнения операции сложения.
Недостатком известного сумматора является высокая конструктивная сложность, которая по числу входов логических элементов равна 100.
Наиболее близким по функциональным возможностям и конструкции техническим
решением к предлагаемому сумматору является сумматор унитарных кодов по модулю
пять, содержащий пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть, десять входов и пять выходов [2]. Недостатком сумматора-прототипа является высокая конструктивная сложность, которая равна 150.
Сумматор-прототип, как и изобретение, содержит пять элементов ИСКЛЮЧАЮЩЕЕ
ИЛИ с порогом шесть, выход i-го, где i = 1, 2, 3, 4, 5, из которых соединен с выходом
сумматора "равно i - 1" результата выполнения операции сложения.
Изобретение направлено на решение следующей технической задачи: уменьшение
конструктивной сложности сумматора унитарных кодов по модулю пять.
2
BY 16189 C1 2012.08.30
Сумматор унитарных кодов по модулю пять характеризуется тем, что содержит пять
элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть, выход i-го, где i = 1, 2,..., 5, из которых соединен с выходом сумматора "равно i - 1" результата сложения.
Вход сумматора "равно нулю" первого операнда соединен с первым и вторым инверсными входами i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть, третий инверсный
вход которого соединен с входом сумматора "равно единице" первого операнда.
Вход сумматора "равно трем" первого операнда соединен с первым входом i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть, второй и третий входы которого соединены с входом сумматора "равно четырем" первого операнда.
Вход сумматора "равно нулю" второго операнда соединен с четвертым и пятым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть, с четвертым входом
второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть, с четвертым инверсным входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть и с четвертым и пятым инверсными входами пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть.
Вход сумматора "равно единице" второго операнда соединен с четвертым и пятым инверсными входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть, с пятым и
шестым входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть, с четвертым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть и с шестым инверсным входом пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть.
Вход сумматора "равно двум" второго операнда соединен с шестым инверсным входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть, с четвертым и пятым
инверсными входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть, с пятым и шестым входами третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть и с
четвертым входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть.
Вход сумматора "равно трем" второго операнда соединен с шестым инверсным входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть, с четвертым и пятым инверсными входами третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть, с пятым
и шестым входами четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть и с четвертым входом пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть.
Вход сумматора "равно четырем" второго операнда соединен с шестым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть, с шестым инверсным входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть, с пятым и шестым инверсными
входами четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть и с пятым и шестым входами пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом шесть.
Основной технический результат изобретения заключается в уменьшении конструктивной сложности логической схемы сумматора, выполняющего операцию A + B = S (mod 5)
в унитарных кодах. Названный эффект достигается путем изменения соединений между
элементами логической схемы сумматора.
На фигуре представлена логическая схема сумматора унитарных кодов по модулю
пять. Схема сумматора содержит пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом
шесть 1...5, девять входов 6...14 и пять выходов 15...19.
Сумматор предназначен для выполнения в унитарных кодах арифметической операции A + B = S (mod 5) и работает следующим образом.
На входы сумматора 6...9 поступают значения разрядов "равно нулю", "равно единице", "равно трем" и "равно четырем" унитарного двоичного кода первого операнда
A = (a0, al, a2, a3, a4), на входы 10...14 - значения разрядов "равно нулю", "равно единице",
"равно двум", "равно трем" и "равно четырем" унитарного двоичного кода второго операнда B = (b0, bl, b2, b3, b4), где a0, a1, a2, a3, a4, b0, b1, b2, b3, b4 ∈{0,1}.
Здесь ak = 1 и bk = 1 тогда и только тогда, когда A = k (mod 5) и B = k (mod 5), где
k = 0, 1, 2, 3, 4.
3
BY 16189 C1 2012.08.30
На выходах сумматора 15...19 формируется унитарный двоичный код S = (s0, s1, s2, s3, s4)
результата выполнении операции сложения A + B = S (mod 5), где s0, s1, s2, s3, s4 ∈{0,1}.
При этом sk = 1 тогда и только тогда, когда A + B = k (mod 5), где k = 0, 1, 2, 3, 4.
Работа сумматора унитарных кодов по модулю пять описывается таблицей истинности логических функций S0, S1, S2, S3, S4 (таблица), реализуемых на его выходах.
Логическая схема сумматора унитарных кодов по модулю пять синтезирована на основе применения следующих аналитических представлений функций S0, Sl, S2, S3, S4:
1, если 2a 0 + a1 + a 3 + 2a 4 + 2b 0 + 2b1 + b 2 + b 4 = 6;
S0 = 
0 − в противном случае,
1, если 2a 0 + a1 + a 3 + 2a 4 + b 0 + 2b1 + 2b 2 + b 3 = 6;
S1 = 
0 − в противном случае,
1, если 2a 0 + a1 + a 3 + 2a 4 + b1 + 2b 2 + 2b 3 + b 4 = 6;
S2 = 
0 − в противном случае,
1, если 2a 0 + a1 + a 3 + 2a 4 + b 0 + b 2 + 2b 3 + 2b 4 = 6;
S3 = 
0 − в противном случае,
1, если 2a 0 + a 1 + a 3 + 2a 4 + 2b 0 + b1 + b 3 + 2b 4 = 6;
S4 = 
0 − в противном случае.
Сумматор унитарных кодов по модулю пять
Входы
Выходы
Унитарный двоичный код
Унитарный двоичный код
Унитарный двоичный код
первого операнда
второго операнда
результата сложения
A = (a0, a1, a2, a3, a4)
B = (b0, b1, b2, b3, b4)
S = (s0, s1, s2, s3, s4)
a0
a1
a2
a3
a4
b0
b1
b2
b3
b4
S0
S1
S2
S3
S4
6
7
8
9
10
11
12
13
14
15
16
17
18
19
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
0
1
0
0
0
0
1
0
0
0
1
0
0
0
0
0
0
1
0
0
0
0
1
0
0
1
0
0
0
0
0
0
0
1
0
0
0
0
1
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
1
0
1
0
0
0
1
0
0
0
0
0
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
0
1
0
0
0
1
0
0
0
0
0
1
0
0
0
0
0
1
0
0
1
0
0
0
0
0
0
1
0
0
0
0
0
1
0
1
0
0
0
0
0
0
0
1
1
0
0
0
0
0
0
1
0
0
1
0
0
0
0
0
0
1
0
0
0
0
1
0
0
0
1
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
1
0
0
0
0
0
0
1
0
0
1
0
0
0
0
0
1
0
1
0
0
0
0
0
0
1
0
0
0
0
0
0
1
0
1
0
0
0
0
0
0
1
0
1
0
0
0
0
0
0
0
1
0
0
0
0
1
0
0
1
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
1
0
0
1
0
0
0
0
0
0
0
1
0
0
0
0
1
0
0
1
0
0
0
0
0
0
1
0
0
0
0
0
1
0
0
1
0
0
4
BY 16189 C1 2012.08.30
Входы
Унитарный двоичный код
Унитарный двоичный код
первого операнда
второго операнда
A = (a0, a1, a2, a3, a4)
B = (b0, b1, b2, b3, b4)
0
0
0
0
1
1
0
0
0
0
0
0
0
0
1
0
1
0
0
0
0
0
0
0
1
0
0
1
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
0
1
0
0
0
0
1
Продолжение таблицы
Выходы
Унитарный двоичный код
результата сложения
S = (s0, s1, s2, s3, s4)
0
0
0
0
1
1
0
0
0
0
0
1
0
0
0
0
0
1
0
0
0
0
0
1
0
Быстродействие сумматора, определяемое глубиной схемы, равно τ, где τ - задержка
на один логический элемент. Сложность сумматора по числу входов логических элементов равна 60, а число внешних выводов равно четырнадцати.
Основным достоинством заявляемого сумматора унитарных кодов по модулю пять
является низкая конструктивная сложность.
К дополнительным достоинствам сумматора необходимо отнести высокое быстродействие и небольшое число внешних выводов.
Источники информации:
1. Заявка на патент РБ a 20100357, МПК G 06F 7/38, 2010.
2. BY a 20090059, 2009.
Национальный центр интеллектуальной собственности.
220034, г. Минск, ул. Козлова, 20.
5
Документ
Категория
Без категории
Просмотров
0
Размер файла
285 Кб
Теги
by16189, патент
1/--страниц
Пожаловаться на содержимое документа