close

Вход

Забыли?

вход по аккаунту

?

Патент BY16253

код для вставкиСкачать
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К ПАТЕНТУ
РЕСПУБЛИКА БЕЛАРУСЬ
(46) 2012.08.30
(12)
(51) МПК
НАЦИОНАЛЬНЫЙ ЦЕНТР
ИНТЕЛЛЕКТУАЛЬНОЙ
СОБСТВЕННОСТИ
(54)
G 06F 7/38
(2006.01)
УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ УНИТАРНЫХ КОДОВ
ПО МОДУЛЮ ПЯТЬ
(21) Номер заявки: a 20101358
(22) 2010.09.21
(43) 2011.02.28
(71) Заявитель: Белорусский государственный университет (BY)
(72) Авторы: Супрун Валерий Павлович;
Городецкий Данила Андреевич
(BY)
BY 16253 C1 2012.08.30
BY (11) 16253
(13) C1
(19)
(73) Патентообладатель: Белорусский государственный университет (BY)
(56) BY 13493 C1, 2010.
BY 10652 C1, 2008.
RU 2181904 С1, 2002.
SU 1644131 A1, 1991.
(57)
Устройство для умножения унитарных кодов по модулю пять, характеризующееся
тем, что содержит элемент ИЛИ и четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом
пять, выход i-го, где i = 1, 2, …, 4, из которых соединен с выходом устройства "равно i"
результата умножения, выход устройства "равно нулю" результата умножения соединен с
выходом элемента ИЛИ, j-й, где j = 1, 2, вход которого соединен со входом устройства
"равно нулю" j-го операнда и с j-м инверсным входом i-го элемента ИСКЛЮЧАЮЩЕЕ
ИЛИ с порогом пять, первый вход которого соединен со входом устройства "равно двум"
первого операнда, вход устройства "равно трем" первого операнда соединен со вторым и
третьим входами i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять, четвертый, пятый
и шестой входы которого соединены со входом устройства "равно четырем" первого операнда, вход устройства "равно единице" второго операнда соединен с седьмым, восьмым и
девятым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять, с седьмым и
восьмым входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять и с седьмым
BY 16253 C1 2012.08.30
входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять, вход устройства "равно
двум" второго операнда соединен с десятым входом первого элемента ИСКЛЮЧАЮЩЕЕ
ИЛИ с порогом пять, с девятым, десятым и одиннадцатым входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять и с седьмым и восьмым входами четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять, вход устройства "равно трем" второго
операнда соединен с одиннадцатым и двенадцатым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять, с восьмым, девятым и десятым входами третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять и с девятым входом четвертого элемента
ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять, вход устройства "равно четырем" второго операнда соединен с двенадцатым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять, с одиннадцатым и двенадцатым входами третьего элемента ИСКЛЮЧАЮЩЕЕ
ИЛИ с порогом пять и с десятым, одиннадцатым и двенадцатым входами четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять.
Изобретение относится к области вычислительной техники и микроэлектроники и
может быть использовано для построения средств аппаратурного контроля и цифровых
устройств, работающих в системе остаточных классов.
Известно устройство для умножения унитарных кодов по модулю пять, которое содержит шестнадцать элементов И, пять элементов ИЛИ, десять входов и пять выходов [1].
Известное устройство, как и изобретение, содержит элемент ИЛИ, выход которого соединен с выходом устройства "равно нулю" результата умножения, а входы элемента ИЛИ
соединены со входами устройства "равно нулю" первого и второго операндов.
Недостатком известного устройства является низкое быстродействие, определяемое
глубиной логической схемы и равное 2τ, где τ - задержка на один логический элемент.
Наиболее близким по функциональным возможностям и конструкции техническим
решением к предлагаемому устройству является устройство для умножения унитарных
кодов по модулю пять, содержащее элемент ИЛИ и четыре элемента ИСКЛЮЧАЮЩЕЕ
ИЛИ с порогом пять, десять входов и пять выходов [2]. Недостатком устройствапрототипа является высокая конструктивная сложность, которая по числу входов логических элементов равна 82.
Устройство-прототип, как и заявляемое устройство, содержит элемент ИЛИ и четыре
элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять, выход i-го из которых, где i = 1,2,3,4,
соединен с выходом устройства "равно i" результата, а выход устройства "равно нулю"
результата соединен с выходом элемента ИЛИ, j-й вход которого, где j = 1, 2, соединен со
входом устройства "равно нулю" j-го операнда.
Изобретение направлено на решение технической задачи уменьшения конструктивной
сложности (по числу входов логических элементов) устройства для умножения унитарных
кодов по модулю пять.
Устройство для умножения унитарных кодов по модулю пять характеризуется тем,
что содержит элемент ИЛИ и четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять,
выход i-го, где i = 1, 2, …, 4, из которых соединен с выходом устройства "равно i" результата умножения.
Выход устройства "равно нулю" результата умножения соединен с выходом элемента
ИЛИ, j-й, где j = 1, 2, вход которого соединен со входом устройства "равно нулю" j-го операнда и с j-м инверсным входом i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять,
первый вход которого соединен со входом устройства "равно двум" первого операнда.
Вход устройства "равно трем" первого операнда соединен со вторым и третьим входами i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять, четвертый, пятый и шестой
входы которого соединены со входом устройства "равно четырем" первого операнда.
Вход устройства "равно единице" второго операнда соединен с седьмым, восьмым и
девятым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять, с седьмым и
2
BY 16253 C1 2012.08.30
восьмым входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять и с седьмым
входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять.
Вход устройства "равно двум" второго операнда соединен с десятым входом первого
элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять, с девятым, десятым и одиннадцатым
входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять и с седьмым и восьмым входами четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять.
Вход устройства "равно трем" второго операнда соединен с одиннадцатым и двенадцатым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять, с восьмым,
девятым и десятым входами третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять и
с девятым входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять.
Вход устройства "равно четырем" второго операнда соединен с двенадцатым входом
второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять, с одиннадцатым и двенадцатым входами третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять и с десятым,
одиннадцатым и двенадцатым входами четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с
порогом пять.
Основной технический результат изобретения заключается в уменьшении конструктивной сложности (по числу входов логических элементов) схемы устройства, выполняющего операцию A ⋅ B = P (mod 5) в унитарных кодах. Названный эффект достигается
путем изменения соединений между элементами логической схемы устройства.
На фигуре представлена логическая схема устройства для умножения унитарных кодов по модулю пять. Схема устройства содержит элемент ИЛИ 1, четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом пять 2…5, девять входов 6…14 и пять выходов 15…19.
Устройство предназначено для выполнения в унитарных кодах арифметической операции A ⋅ B = P (mod 5) и работает следующим образом.
На входы устройства 6…9 поступают разряды "равно нулю", "равно двум", "равно
трем" и "равно четырем" унитарного двоичного кода операнда A = (a0, a1, a2, a3, a4); на
входы 10…14 - разряды "равно нулю", "равно единице", "равно двум", "равно трем" и
"равно четырем" унитарного двоичного кода операнда B = (b0, b1, b2, b3, b4), где a0, a1, a2,
a3, a4, b0, b1, b2, b3, b4 ∈ {0, 1}. Здесь ak = 1 и bk = 1 тогда и только тогда, когда A = k (mod
5) и B = k (mod 5), где k = 0, 1, 2, 3, 4.
На выходах устройства 15…19 формируется унитарный двоичный код P = (р0, р1, p2, p3, p4)
результата выполнении операции умножения A ⋅ B = P (mod 5), где p0, p1, p2, p3, p4 ∈ {0,1}.
При этом pk = 1 тогда и только тогда, когда A ⋅ B = k (mod 5), где k = 0, 1, 2, 3, 4.
Работа устройства для умножения унитарных кодов по модулю пять описывается,
таблицей истинности логических функций P0, P1, P2, P3, P4.
Логическая схема устройства синтезирована на основе применения следующих аналитических представлений функций P0, P1, P2, P3, P4:
P0 = a0∨b0,
1, если a 0 + a 2 + 2a 3 + 3a 4 + b 0 + 3b1 + b 2 + 2b 3 = 5;
P1 = 
0 − в противном случае,
1, если a 0 + a 2 + 2a 3 + 3a 4 + b 0 + 2b1 + 3b 2 + b 4 = 5;
P2 = 
0 − в противном случае,
1, если a 0 + a 2 + 2a 3 + 3a 4 + b 0 + b1 + 3b 3 + 2b 4 = 5;
P3 = 
0 − в противном случае,
1, если a 0 + a 2 + 2a 3 + 3a 4 + b 0 + 2b 2 + b 3 + 3b 4 = 5;
P4 = 
0 − в противном случае.
3
BY 16253 C1 2012.08.30
Быстродействие устройства, определяемое глубиной схемы, равно τ, где τ - задержка
на один логический элемент. Сложность устройства по числу входов логических элементов равна 58, а число внешних выводов равно 14. Основным достоинством заявляемого
устройства для умножения унитарных кодов по модулю пять является низкая конструктивная сложность. К дополнительным достоинствам устройства относится высокое быстродействие и небольшое число внешних выводов.
Входы
Унитарный двоичный код
Унитарный двоичный код
первого операнда
второго операнда
A (a0, a1, a2, a3, a4)
B (b0, b1, b2, b3, b4)
a0
a1
a2
a3
a4
b0
b1
b2
b3
b4
6
7
8
9
10
11
12
13
14
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
0
1
0
0
0
1
0
0
0
0
0
0
1
0
0
1
0
0
0
0
0
0
0
1
0
1
0
0
0
0
0
0
0
0
1
0
1
0
0
0
1
0
0
0
0
0
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
0
1
0
0
0
1
0
0
0
0
0
0
1
0
0
1
0
0
0
0
0
0
0
1
0
0
1
0
0
1
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
0
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
0
1
0
0
0
1
0
0
0
0
0
0
1
0
0
0
1
0
1
0
0
0
0
0
0
0
1
0
0
1
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
0
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
0
1
0
0
0
0
1
1
0
0
0
0
0
0
0
0
1
0
1
0
0
0
0
0
0
0
1
0
0
1
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
0
1
0
0
0
0
1
Источники информации:
1. Патент РБ 10531, МПК G 06F 7/38, 2008.
2. Патент РБ 13493, МПК G 06F 7/38, 2010 (прототип).
Национальный центр интеллектуальной собственности.
220034, г. Минск, ул. Козлова, 20.
4
Выходы
Унитарный двоичный код
результата умножения
P (p0, p1, p2, p3, p4)
p0
p1
p2
p3
p4
15
16
17
18
19
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
0
1
0
0
0
0
0
1
0
0
0
0
0
1
0
0
0
0
0
1
1
0
0
0
0
0
0
1
0
0
0
0
0
0
1
0
1
0
0
0
0
0
0
1
0
1
0
0
0
0
0
0
0
1
0
0
1
0
0
0
0
0
0
0
1
0
0
1
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
1
0
0
0
1
0
0
0
Документ
Категория
Без категории
Просмотров
0
Размер файла
107 Кб
Теги
by16253, патент
1/--страниц
Пожаловаться на содержимое документа